DE19983293B4 - Eine Belastungsnachführungs-Schaltungskonfiguration - Google Patents
Eine Belastungsnachführungs-Schaltungskonfiguration Download PDFInfo
- Publication number
- DE19983293B4 DE19983293B4 DE19983293T DE19983293T DE19983293B4 DE 19983293 B4 DE19983293 B4 DE 19983293B4 DE 19983293 T DE19983293 T DE 19983293T DE 19983293 T DE19983293 T DE 19983293T DE 19983293 B4 DE19983293 B4 DE 19983293B4
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- transistor
- integrated circuit
- stack
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P13/00—Drugs for disorders of the urinary system
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P13/00—Drugs for disorders of the urinary system
- A61P13/08—Drugs for disorders of the urinary system of the prostate
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P15/00—Drugs for genital or sexual disorders; Contraceptives
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P15/00—Drugs for genital or sexual disorders; Contraceptives
- A61P15/10—Drugs for genital or sexual disorders; Contraceptives for impotence
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P15/00—Drugs for genital or sexual disorders; Contraceptives
- A61P15/12—Drugs for genital or sexual disorders; Contraceptives for climacteric disorders
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P17/00—Drugs for dermatological disorders
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P19/00—Drugs for skeletal disorders
- A61P19/08—Drugs for skeletal disorders for bone diseases, e.g. rachitism, Paget's disease
- A61P19/10—Drugs for skeletal disorders for bone diseases, e.g. rachitism, Paget's disease for osteoporosis
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P25/00—Drugs for disorders of the nervous system
- A61P25/28—Drugs for disorders of the nervous system for treating neurodegenerative disorders of the central nervous system, e.g. nootropic agents, cognition enhancers, drugs for treating Alzheimer's disease or other forms of dementia
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P3/00—Drugs for disorders of the metabolism
- A61P3/04—Anorexiants; Antiobesity agents
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P3/00—Drugs for disorders of the metabolism
- A61P3/08—Drugs for disorders of the metabolism for glucose homeostasis
- A61P3/10—Drugs for disorders of the metabolism for glucose homeostasis for hyperglycaemia, e.g. antidiabetics
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P35/00—Antineoplastic agents
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P43/00—Drugs for specific purposes, not provided for in groups A61P1/00-A61P41/00
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P5/00—Drugs for disorders of the endocrine system
- A61P5/24—Drugs for disorders of the endocrine system of the sex hormones
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P9/00—Drugs for disorders of the cardiovascular system
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P9/00—Drugs for disorders of the cardiovascular system
- A61P9/10—Drugs for disorders of the cardiovascular system for treating ischaemic or atherosclerotic diseases, e.g. antianginal drugs, coronary vasodilators, drugs for myocardial infarction, retinopathy, cerebrovascula insufficiency, renal arteriosclerosis
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Animal Behavior & Ethology (AREA)
- Organic Chemistry (AREA)
- Veterinary Medicine (AREA)
- Public Health (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Medicinal Chemistry (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- General Health & Medical Sciences (AREA)
- Pharmacology & Pharmacy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Endocrinology (AREA)
- Diabetes (AREA)
- Physical Education & Sports Medicine (AREA)
- Urology & Nephrology (AREA)
- Reproductive Health (AREA)
- Hematology (AREA)
- Computing Systems (AREA)
- Heart & Thoracic Surgery (AREA)
- Obesity (AREA)
- Biomedical Technology (AREA)
- Rheumatology (AREA)
- Neurology (AREA)
- Neurosurgery (AREA)
- Orthopedic Medicine & Surgery (AREA)
- Mathematical Physics (AREA)
- Cardiology (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Emergency Medicine (AREA)
- Child & Adolescent Psychology (AREA)
- Dermatology (AREA)
- Gynecology & Obstetrics (AREA)
- Psychiatry (AREA)
- Vascular Medicine (AREA)
Abstract
Integrierte
Schaltung, aufweisend:
ein Anschluß-Pad;
einen Transistorstapel, von dem ein Transistor mit dem Anschluß-Pad verbunden ist;
eine Schaltungsanordnung zur Spannungsnachführung, die zwischen dem Anschluß-Pad und dem Gate des Transistors eingekoppelt ist;
wobei die Schaltungsanordnung zur Spannungsnachführung so eingekoppelt ist, daß sie die Spannungsbelastung über der Gate-Isolatorschicht des Transistors sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale (VDD, VSS) der integrierten Schaltung durch die Spannung am Anschluß-Pad derart reduziert, daß im Betrieb der Transistor in dem Stapel eine Betriebsspannung von bis zu ca. 1,5 Volt oberhalb seiner Nennspannung tolerieren kann.
ein Anschluß-Pad;
einen Transistorstapel, von dem ein Transistor mit dem Anschluß-Pad verbunden ist;
eine Schaltungsanordnung zur Spannungsnachführung, die zwischen dem Anschluß-Pad und dem Gate des Transistors eingekoppelt ist;
wobei die Schaltungsanordnung zur Spannungsnachführung so eingekoppelt ist, daß sie die Spannungsbelastung über der Gate-Isolatorschicht des Transistors sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale (VDD, VSS) der integrierten Schaltung durch die Spannung am Anschluß-Pad derart reduziert, daß im Betrieb der Transistor in dem Stapel eine Betriebsspannung von bis zu ca. 1,5 Volt oberhalb seiner Nennspannung tolerieren kann.
Description
- Die Erfindung bezieht sich auf Transistoren und insbesondere auf eine Belastungsnachführungs-Schaltungskonfiguration zum Schützen der Transistoren.
- Wie es gut bekannt ist, können Transistoren unter einer elektrischen Überbeanspruchung (EOS; Electrical Over-Stress) leiden, welche sich in diesem Kontext auf das Anlegen von Spannungen oberhalb eines spezifizierten sicheren Bereichs eines elektrischen Bauelements bezieht und zu einer Bauelementezerstörung führen kann. Dies kann beispielsweise auftreten, wenn der Transistor auf eine weise benutzt wird, die eine signifikant höhere Betriebsspannung verwendet, als die ursprünglichen prozeßgemäßen Transistoren (native process transistors) tolerieren können. Die ursprünglichen prozeßgemäßen Transistoren sind die Grundbausteine eines Halbleiterprozesses. Beispielsweise kann ein 0,25μm-Halbleiterherstellungsprozeß ursprüngliche Transistoren mit spezifizierten Betriebsspannungen von 1,8 bis 2,5 Volt aufweisen. Wenn jedoch eine Technik oder eine Lösung entwickelt würde, bei welcher diese Transistoren diese höheren Betriebsspannungen tolerieren könnten, würde dies ermöglichen, daß unter Verwendung dieser Technologie Bauelemente und/oder Systeme hergestellt werden könnten, die bei höheren Spannungen arbeiten. Bei der heutigen Umgebung benutzen typische Nachfolgebauelemente, -komponenten oder -systeme, wie beispielsweise solche, die Peripheriekomponentenverbindung (PCI), Beschleunigter Grafik-Port (AGP) oder dynamischen Speicher mit wahlfreien Zugriff (DRAM) benutzen oder damit kombiniert werden, höhere Spannungen als herkömmliche Transistoren, die unter Verwendung ursprünglicher (native) Prozesse hergestellt sind.
- Die
US 5,546,016 beschreibt eine Einrichtung und ein Verfahren zur Begrenzung von Spannungen an integrierten Schaltungen. Wird ein Spannungs-Schwellwert an einem Steueranschluss überschritten, begrenzt eine Schaltungs-Anordnung die Spannung auf eine Schwellenspannung. - Die
EP 0 902 517 A2 offenbart eine Schaltung zum Schutz von Transistoren vor heissen Elektronen. Die Transistoren werden vor einer übermässigen Spannungbelastung zwischen Source und Drain geschützt. Allerdings wird die Isolatorschicht des Transistors nicht vor derartigen Überlastungen geschützt. - Gemäß einem Ausführungsbeispiel der Erfindung enthält eine integrierte Schaltung: eine Schaltungskonfiguration zur Spannungsnachführung. Die Schaltungskonfiguration zur Spannungsnachführung ist mit einem Anschluß-Pad (einer Bondinsel) der integrierten Schaltung gekoppelt. Die Schaltungskonfiguration zur Spannungsnachführung ist so ausgebildet, daß sie die Spannungsbelastung über der Gate-Isolatorschicht eines Transistors in einem Transistorstapel derart sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale der integrierten Schaltung durch die Spannung am Anschluß-Pad reduziert, daß der Transistor in dem Stapel im Betrieb eine Betriebsspannung toleriert, die etwa 1,5 Volt über seiner Nennspannung liegt. Der Transistorstapel ist ebenfalls mit dem Anschluß-Pad gekoppelt.
- Der als Erfindung angesehene Gegenstand ist insbesondere in dem angefügten Abschnitt der Spezifikation angegeben und deutlich beansprucht. Jedoch kann die Erfindung sowohl hinsichtlich ihrer Organisation als auch des Betriebsverfahrens zusammen mit ihren Aufgaben, Merkmalen und Vorteilen am besten unter Bezugnahme auf die folgende detaillierte Beschreibung verstanden werden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird, in welchen:
-
1 ein Schaltbild ist, das ein Ausführungsbeispiel einer Belastungsverfolger-Schaltungskonfiguration gemäß der vorliegenden Erfindung veranschaulicht; -
2 ein Schaltbild eines Ausführungsbeispiels einer Vorspannungsquelle ist, die bei dem in1 veranschaulichten Ausführungsbeispiel benutzt werden kann; -
3 eine schematische Darstellung ist, die ein Ausführungsbeispiel eines Vertikal-Drain-Metall-Oxid-Halbleiter-Transistors (VDMOS-Transistors) veranschaulicht, wie er bei dem Ausführungsbeispiel gemäß1 verwendet werden kann. - DETAILLIERTE BESCHREIBUNG
- In der folgenden detaillierten Beschreibung werden zahlreiche spezielle Details angegeben, um ein besseres Verständnis der Erfindung zu erreichen. Für Fachleute ist es jedoch klar, daß die vorliegende Erfindung auch ohne diese speziellen Details ausgeführt werden kann. An anderen Stellen werden gut bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht im Detail beschrieben, um die vorliegende Erfindung nicht zu verdunkeln.
- Wie es zuvor beschrieben wurde und wie es gut bekannt ist, können Transistoren einer elektrischen Überbeanspruchung (EOS) unterliegen, unter welcher in diesem Kontext das Anlegen von Spannungen oberhalb des spezifizierten sicheren Bereichs eines elektrischen Bauelements zu verstehen ist und welche zu einer Bauelementezerstörung führen kann. Diese kann beispielsweise bei einer Situation auftreten, bei welcher ein Transistor bei einer signifikant höheren Betriebsspannung benutzt wird, als die ursprünglichen prozeßgemäßen Transistoren in der Lage sind zu tolerieren. Typischerweise kann dies auftreten, wenn die Transistoren in einer Schnittstelle benutzt werden, weil dies eine übliche Situation ist, in welcher eine bestimmte Betriebsspannung benutzt werden kann. In gleicher Weise ist es auch gut bekannt, daß die Betriebsspannungen für Schaltungen, insbesondere für integrierte Schaltungen, in den letzten Jahren abnahmen. Im Ergebnis ergab sich eine Situation, bei welcher Transistoren in einem ursprünglichen Prozeß hergestellt werden, welche eine niedrigere Betriebsspannung tolerieren als kompatible Nachfolgeschnittstellen-Betriebsspannungspegel für einige Transistoranwendungen. Beispielsweise ist dies der Fall bei einigen Situationen für Schnittstellen, die beispielsweise die Peripheriekomponentenverbindungs(PCI)-Spezifikation, Version 2.1, erhältlich von der PCI Special Interest Group, 2575 NE Kathryn St. #17, Hillsboro, OR 97124, Dezember 1997, oder die Beschleunigte-Grafik-Port(AGP)-Schnittstellenspezifikation, Version 1, vom 1. August 1996 oder Version 2.0 vom 4. Mai 1998, beispielsweise erhältlich von dem AGP Implementors Forum oder von der Intel Corp., einhalten oder die dynamischem Speicher mit wahlfreiem Zugriff (DRAM) entsprechen, welcher Spannungen im Bereich von 3 bis 5 Volt benutzen kann. Bei einer speziellen Situation ist ein Nachfolgeschnittstellenspannungspegel für eine Eingabe/Ausgabe(I/O)-Operation etwa 3,3 Volt, wohingegen bei einigen bekannten Transistorfabrikationsprozessen der ursprüngliche (native) Spannungspegel in der Größenordnung von beispielsweise 1,8 Volt liegt, obwohl die Erfindung in ihrem Umfang nicht auf diese spezielle Situation eingeschränkt ist. Selbstverständlich ist es nicht vorgesehen, den Umfang der Erfindung auf Fabrikationsprozesse des Standes der Technik einzuschränken. Es wäre wünschenswert, wenn die Transistoren auf eine Weise modifiziert oder benutzt werden könnten, die es ihnen ermöglichte, bei solchen Nachfolgeschnittstellenspannungspegeln mit Zuverlässigkeit und bei verringertem Risiko der Zerstörung infolge einer hohen oder relativ höheren Betriebsspannung betrieben zu werden.
-
1 ist ein Schaltbild, das ein Ausführungsbeispiel100 einer Belastungsverfolger-Schaltungskonfiguration gemäß der vorliegenden Erfindung veranschaulicht. Dieses spezielle Ausführungsbeispiel einer Belastungsverfolger-Schaltungskonfiguration umfaßt das veranschaulichte Belastungsverfolger-Schaltungsausführungsbeispiel und zusätzliche Komponenten. Dieses Ausführungsbeispiel ist auf einem Chip einer integrierten Schaltung (IC) veranschaulicht. Selbstverständlich ist die Erfindung nicht auf dieses spezielle Ausführungsbeispiel beschränkt. Folglich können alternative Ausführungsbeispiele ausschließlich ein Ausführungsbeispiel einer Belastungsverfolger-Schaltung gemäß der Erfindung oder mehr als nur ein Ausführungsbeispiel einer Belastungsverfolger-Schaltung umfassen, und diese Alternativen können außerdem auf einem IC, auf mehr als einem IC oder überhaupt nicht auf einem IC ausgebildet sein. Bei dem in1 veranschaulichten Ausführungsbeispiel ist ein Zwei-Transistor-Stapel als mit einer Spannung Vdd gekoppelt veranschaulicht. Bei diesem speziellen Ausführungsbeispiel sind diese Transistoren P-Kanal-Metall-Oxid-Halbleiter(MOS)-Transistoren, wie beispielsweise120 und130 , wie es in1 veranschaulicht ist. Folglich ist der Stapel ein Hochzieh-Stapel (pull-up stack); jedoch ist die Erfindung diesbezüglich nicht eingeschränkt. Beispielsweise kann der Stapel alternativ N-Kanal-Transistoren enthalten und kann als Herunterzieh-Stapel arbeiten. Bei dem in1 veranschaulichten Ausführungsbeispiel werden Vorspannungsklemmschaltungen an die Gates der Transistoren des Stapels angelegt. Beispielsweise wird eine Isolationsvorspannung105 an das Gate des Transistors120 und ein Pegelschieber140 an das Gate des Transistors130 angelegt. In diesem Kontext ist ein Pegelschieber eine Schaltung, die ein logisches Signal eines Spannungspegels in einen geeigneten Spannungspegel zur anderweitigen Verwendung ändert. Beispielsweise kann sie Signale zwischen Masse und 1,8 Volt, die in einer Kernlogik verwendet werden, in 1,5- bis 3,3-Volt-Signalpegel ändern, die in einer Ausgabeschaltung verwendet werden. Pegelschieber (Pegelumsetzer) sind gut bekannte Schaltungsblöcke und brauchen hier nicht detaillierter beschrieben zu werden. Irgendeine einer Vielzahl von Möglichkeiten sichert einen befriedigenden Betrieb. Schaltungskonfigurationen zum Erzeugen einer Vorspannungsquelle sind ebenfalls im Stand der Technik gut bekannt und werden hier nicht detaillierter beschrieben. Eine beliebige einer Vielzahl von Vorspannungsquellen oder Vorspannungsgeneratorschaltungen kann verwendet werden.2 veranschaulicht (ohne Einschränkung) ein solches Ausführungsbeispiel. Die Ausgangsspannung bei diesem Ausführungsbeispiel ist die Summe der Spannung über der Diode und der Spannung über dem N-Kanal-Metall-Oxid-Halbleiter(NMOS)-Transistor. Zusätzlich könnte als weiteres Beispiel eine Bandlückenschaltung benutzt werden, obwohl die erzeugte Spannung nützlich sein kann oder nicht, was von dem speziellen Ausführungsbeispiel der Erfindung abhängig ist. Wie detaillierter unten erläutert werden wird, sind die Vorspannungsklammern oder -klemmschaltungen in die Schaltung so eingekoppelt, daß die Vorspannung "automatisch" Anschlußspannungsausschläge, d.h. Anschlußspannungen, die die Pegel der Versorgungsanschlüsse der Schaltung überschreiten oder unterschreiten, berücksichtigt oder sich automatisch auf diese einstellt. Bei dem speziellen Ausführungsbeispiel gemäß der Erfindung ist es erwünscht, die Belastung oder Beanspruchung infolge der Spannung über den Isolationsschichten oder Gates der Transistoren120 und130 zu reduzieren, wenn diese Ausschläge auftreten. Bei diesem Ausführungsbeispiel sind die Isolationsschichten Gate-Oxide, obwohl die Erfindung diesbezüglich nicht eingeschränkt ist. - Ausführungsbeispiel
100 , wie es in1 veranschaulicht ist, enthält eine Belastungsverfolger-Schaltung110 . Wie es bei diesem speziellen Ausführungsbeispiel veranschaulicht ist, ist die Belastungsverfolger-Schaltung mit einem Anschluß (Pad) des IC, hier150 , gekoppelt, wenn die Schaltung auf dem IC ausgebildet ist. Wie zuvor angedeutet, ist die Belastungsverfolger-Schaltung hier so eingekoppelt, daß sie die Spannungsbelastung über dem Gate der Transistoren bei einem Zwei-Transistor-Stapel so reduziert, daß die Transistoren in dem Stapel im Betrieb tolerieren, daß eine Betriebsspannung ihre nominelle oder ursprüngliche (native) Spannung überschreitet. In gleicher Weise ist der Zwei-Transistor-Stapel ebenfalls mit dem Anschluß150 bei diesem speziellen Ausführungsbeispiel gekoppelt. Bei diesem speziellen Ausführungsbeispiel ermöglicht es die Belastungsverfolger-Schaltung, daß die Transistoren in dem Stapel eine Betriebs spannung tolerieren, die etwa 1,5 Volt über ihrer Nennspannung liegt. Obwohl die Erfindung diesbezüglich nicht eingeschränkt ist, haben beispielsweise die Transistoren120 und130 eine Nennspannung oder ursprüngliche Spannung von etwa 1,8 Volt, wohingegen bei diesem speziellen Ausführungsbeispiel die Betriebsspannung etwa 3,3 Volt ist. - Bei der in
1 veranschaulichten Belastungsverfolger-Schaltung sind die benutzten Transistoren Vertikal-Drain-Metall-Oxid-Halbleiter-Feldeffekttransistoren (im folgenden VDMOS-Transistoren). Selbstverständlich ist die Erfindung in ihrem Umfang diesbezüglich nicht eingeschränkt. Bei einem Ausführungsbeispiel können die VDMOS-Transistoren ausgebildet werden, indem der Drain-Knoten eines Transistors mit dem Kanal des Transistors über eine leicht dotierte Wannenschicht gekoppelt wird, welche unterhalb einer Feldoxid-Isolationsschicht durchgeführt ist und vertikal in den Transistorkanal einkoppelt. Dies verringert das hohe elektrische Feld an der Drain/Gate-Grenzfläche und ermöglicht höhere Drainspannungen. - Dieses Ausführungsbeispiel ist in
3 veranschaulicht und umfaßt eine Drain- und Kanalausbildung, die es derartigen Transistoren gestattet, höheren Spannungen zu widerstehen als ursprüngliche Transistoren. Bei einem Herstellungsprozeß mit einer Nennspannung von 1,8 Volt beispielsweise, wäre es bei derartigen Transistoren nicht ungewöhnlich, daß diese mehr als 6 Volt tolerieren. - Bei dem in
1 veranschaulichten Ausführungsbeispiel wird eine Isolationsvorspannung105 an das Gate des Transistors120 des Stapels angelegt. wie veranschaulicht, ist der Transistor120 direkt mit dem Anschluß-Pad150 gekoppelt, wohingegen der Transistor130 mit dem Anschluß-Pad indirekt über den Transistor120 gekoppelt ist. Darüber hinaus koppeln bei diesem speziellen Ausführungsbeispiel drei VDMOS-Transistoren160 ,170 und180 das Anschluß-Pad150 mit der Isolationsvorspannung105 . Beispielsweise ist der Transistor180 zwischen der Vorspannung105 und dem Anschluß-Pad150 eingekoppelt. Eine (weitere) Vorspannung ist an das Gate des Transistors180 angelegt. Bei diesem Ausführungsbeispiel ist die angelegte Vorspannung eine Spannung, die um eine Halbleiterschwellenspannung von einer Source-Betriebsspannung für die integrierte Schaltung abweicht, bei diesem Ausführungsbeispiel eine um eine Schwellenspannung eines N-Kanal-Transistors über VSS liegende Spannung. Selbstverständlich kann bei einem alternativen Ausführungsbeispiel, wie beispielsweise dann, wenn ein P-Kanal-Transistor benutzt wird, eine abweichende Vorspannung angelegt werden. In gleicher Weise sind bei diesem speziellen Ausführungsbeispiel zwei VDMOS-Transistoren160 und170 , wie es in1 veranschaulicht ist, miteinander gekoppelt, wobei jeder in einer Diodenkonfiguration geschaltet ist. In gleicher Weise sind bei diesem Ausführungsbeispiel diese beiden Transistoren160 und170 zwischen dem Anschluß-Pad150 und der Isolationsvorspannung105 eingekoppelt. Es sei angemerkt, daß bei dem in1 veranschaulichten Ausführungsbeispiel der Transistor175 ebenfalls ein VDMOS-Transistoren ist, obwohl wiederum alternative Ausführungsbeispiele möglich sind und die Erfindung folglich diesbezüglich nicht beschränkt ist. - Wie zuvor angedeutet, wird die Schaltungskonfiguration gemäß
1 benutzt, um eine Spannungsbelastung über den Isolatorschichten oder Gates zu reduzieren, wenn die Anschlußspannung die Stromversorgungspotentiale der Schaltung überschreitet oder unterschreitet. Wenn beispielsweise die Anschlußspannung nach "unten" gezogen wird, zieht die Belastungsverfolger-Schaltung bei diesem Ausführungsbeispiel die Spannung der Vorspannung105 auf einen niedrigeren Pegel. In gleicher Weise zieht die Belastungsverfolger-Schaltung dann, wenn die Anschlußspannung Vdd überschreitet, die Vorspannung auf einen höheren Pegel. Jedoch wird die Vorspannung105 nominell auf den Ursprungsspannungspegel (native voltage level) gesetzt. - Insbesondere bei Spannungsüberschreitungen (overshoots) über Vdd, wenn der Anschluß ein Eingangsspannungssignal empfängt, ziehen die Transistoren
160 und170 , zum Teil infolge der benutzten Diodenkonfiguration, die Spannung des Vorspannungsknotens hoch, wobei die Belastung über dem Gate-Oxid des Transistors120 verringert wird. Wenn andererseits die Anschlußspannung abfällt (undershoots), wird die Spannung des Vorspannungsknotens über den Transistor180 auf geringeren Pegel gezogen, um wiederum die Belastung an dem Gate-Oxid des Transistors120 zu verringern. Bei dem Transistor130 andererseits ist bei diesem Ausführungsbeispiel dessen Gate über den Pegelschieber140 auf eine Spannung festgelegt, die um eine Halbleiterschwellenspannung unterhalb einer Drain-Betriebsspannung liegt, was bei diesem speziellen Ausführungsbeispiel Vdd minus eine P-Kanal-Transistorschwellenwertspannung ist. Wenn die Spannung des Anschlusses150 unter den niedrigeren Pegel fällt (undershoots), wird der Zwischenknoten, der in1 mit115 bezeichnet ist, ebenfalls ein wenig nach unten gezogen. Somit erfährt die Drain/Gate-Grenzfläche des Transistors120 keine oder nur eine geringe Überbelastung. Wenn der Knoten115 so konstruiert ist, daß er nicht mehr abfällt als die ursprüngliche Prozeßspannung, welche bei diesem Beispiel 1,8 Volt ist, obwohl die Erfindung diesbezüglich nicht eingeschränkt ist, plus eine P-Kanal-Schwellenwertspannung gegenüber Vdd gesenkt, dann erfährt die Gate/Source-Grenzfläche des Bauelements130 ebenfalls keine oder nur eine geringe Überbelastung. So werden die Spannungsbelastungen beim Bauelement130 im Bereich der Belastungen des ursprünglichen Prozesses gehalten, was in diesem Fall 1,8 Volt ist, obwohl wiederum die Erfindung diesbezüglich nicht eingeschränkt ist. Diese Operation gestattet es darüber hinaus, daß der Transistorstapel als MOS-Klammer für den Anschluß benutzt wird. Diesbezüglich siehe beispielsweise das US-Patent 5,546,016 mit dem Titel "MOS Termination for Low Power Signaling" von M. Allen, ausgegeben am 3. Juli 1995 und auf den Zedenten der vorliegenden Erfindung übertragen. - Ein Vorteil dieses Ausführungsbeispiel besteht darin, daß es eine im Vergleich zu der ursprünglichen prozeßgemäßen Spannungsfähigkeit signifikant höhere Betriebsspannung bei akzeptabler EOS und akzeptablem Zuverlässigkeitsrisiko gestattet. Während typische Lösungen gegenüber der ursprünglichen Spannung auf das etwa 1,4-fache erhöhte Betriebsspannungen ermöglichen, ermöglicht diese Lösung eine gegenüber der ursprünglichen Spannung verdoppelte Betriebsspannung. Andere Vorteile dieser Lösung bestehen darin, daß weder zusätzliche Pins noch zusätzliche Stromversorgungen benutzt werden, um ihre Ergebnisse zu erreichen. Folglich können durch Benutzung dieses speziellen Ausführungsbeispiels führende Schaltungsprodukte unter Verwendung von Prozessen mit geringeren ursprünglichen (nativen) Spannungen hergestellt werden, die aber weiterhin eine Schnittstelle zu Bauelementen, Komponenten oder Systemen bilden können, die höhere Nachfolgebetriebsspannungen benutzen, wie beispielsweise 3,3-Volt-Busse oder andere derartige Systeme.
- Ein Ausführungsbeispiel eines Verfahrens zum Verringern der Spannungsbelastung über einer Isolationsschicht eines mit dem Anschluß einer integrierten Schaltung gekoppelten Transistors gemäß der vorliegenden Erfindung umfaßt das Folgende. Eine Vorspannung wird über der Isolationsschicht des Transistors angelegt bzw. mit ihr gekoppelt, wie es beispielsweise in
1 veranschaulicht ist. In gleicher Weise wird ein anderer Anschluß des Transistors, wie beispielsweise das Drain oder die Source, mit dem Anschluß-Pad gekoppelt. Die Vorspannung wird ebenfalls mit dem Anschluß-Pad über eines oder mehrere Halbleiterbauelemente gekoppelt, die in der Lage sind, eine Spannung zu tolerieren, die größer als die Nennbetriebsspannung des Transistors ist, wie beispielsweise VDMOS-Transistoren, wie sie in1 veranschaulicht sind. Folglich wird, wie zuvor erläutert, die An schlußvorspannung "automatisch" eingestellt, um die Belastung über der Isolationsschicht des Transistors zu verringern. Selbstverständlich ist die Erfindung in ihrem Umfang nicht auf dieses spezielle Ausführungsbeispiel eingeschränkt.
Claims (12)
- Integrierte Schaltung, aufweisend: ein Anschluß-Pad; einen Transistorstapel, von dem ein Transistor mit dem Anschluß-Pad verbunden ist; eine Schaltungsanordnung zur Spannungsnachführung, die zwischen dem Anschluß-Pad und dem Gate des Transistors eingekoppelt ist; wobei die Schaltungsanordnung zur Spannungsnachführung so eingekoppelt ist, daß sie die Spannungsbelastung über der Gate-Isolatorschicht des Transistors sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale (VDD, VSS) der integrierten Schaltung durch die Spannung am Anschluß-Pad derart reduziert, daß im Betrieb der Transistor in dem Stapel eine Betriebsspannung von bis zu ca. 1,5 Volt oberhalb seiner Nennspannung tolerieren kann.
- Integrierte Schaltung nach Anspruch 1, wobei die Transistoren in dem Transistorstapel Metall-Oxid-Halbleiter-Transistoren sind.
- Integrierte Schaltung nach Anspruch 2, wobei die Nennspannung etwa 1,8 Volt und die Betriebsspannung etwa 3,3 Volt ist.
- Integrierte Schaltung nach Anspruch 2, wobei die Transistoren der Schaltungsanordnung zur Spannungsnachführung Vertikal-Drain-Metall-Oxid-Halbleiter-Feldeffekttransistoren (VDMOS-Transistoren) umfassen.
- Integrierte Schaltung nach Anspruch 4, wobei die Schaltungsanordnung zur Spannungsnachführung drei VDMOS-Transistoren aufweist; wobei die integrierte Schaltung ferner eine Vorspannung umfaßt, die an das Gate des Transistors in dem Stapel, der mit dem Anschluß-Pad verbunden ist, angelegt ist; wobei einer der VDMOS-Transistoren das Anschluß-Pad mit der Vorspannung koppelt, wobei an das Gate dieses VDMOS-Transistors eine weitere Vorspannung angelegt ist; wobei die verbleibenden VDMOS-Transistoren miteinander gekoppelt sind, jeweils eine Diodenkonfiguration haben und darüber hinaus das Anschluß-Pad mit der Vorspannung koppeln.
- Integrierte Schaltung nach Anspruch 5, wobei die an den VDMOS-Transistor angelegte weitere Vorspannung um eine Schwellenspannung von einer Source-Betriebsspannung der integrierten Schaltung abweicht.
- Integrierte Schaltung nach Anspruch 6, wobei eine an einen anderen Transistor des Stapels angelegte Vorspannung um eine Schwellenspannung von einer Drain-Betriebsspannung für die integrierte Schaltung abweicht.
- Integrierte Schaltung nach Anspruch 2, wobei der Transistorstapel ein P-Kanal-Transistorstapel oder ein N-Kanal-Transistorstapel ist.
- Integrierte Schaltung nach Anspruch 2, wobei der Transistorstapel ein Zwei-Transistor-Stapel ist; wobei die Schaltungsanordnung zur Spannungsnachführung so eingekoppelt ist, daß sie die Spannungsbelastung an dem Gate beider Transistoren in dem Stapel reduziert.
- Verfahren zum Verringern der Spannungsbelastung an einer Gate-Isolatorschicht eines Transistors, der mit einem Anschluß-Pad einer den Transistor enthaltenden integrierten Schaltung gekoppelt ist, umfassend: Anlegen einer Vorspannung an das Gate des Transistors und Koppeln eines anderen Anschlusses des Transistors mit dem Anschluß-Pad; und Koppeln des Gates des Transistors mit dem Anschluß-Pad über eine Schaltungsanordnung zur Spannungsnachführung, welche die Spannungsbelastung über der Gate-Isolatorschicht des Transistors in einem Transistor-Stapel sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale (VDD, VSS) der integrierten Schaltung durch die Spannung am Anschluß-Pad derart verringert, daß im Betrieb der Transistor in dem Stapel eine Betriebsspannung von bis zu ca. 1,5 Volt oberhalb seiner Nennspannung tolerieren kann.
- Verfahren nach Anspruch 10, wobei der Transistor ein Metall-Oxid-Halbleiter-Transistor ist.
- Verfahren nach Anspruch 11, wobei die Schaltungsanordnung zur Spannungsnachführung mehrere Vertikal-Drain-Metall-Oxid-Halbleiter-Transistoren aufweist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/096,283 US6351358B1 (en) | 1998-06-11 | 1998-06-11 | Stress-follower circuit configuration |
US09/096,283 | 1998-06-11 | ||
PCT/US1999/009672 WO1999065130A1 (en) | 1998-06-11 | 1999-05-03 | A stress-follower circuit configuration |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19983293T1 DE19983293T1 (de) | 2001-05-10 |
DE19983293B4 true DE19983293B4 (de) | 2006-08-31 |
Family
ID=22256658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19983293T Expired - Fee Related DE19983293B4 (de) | 1998-06-11 | 1999-05-03 | Eine Belastungsnachführungs-Schaltungskonfiguration |
Country Status (6)
Country | Link |
---|---|
US (3) | US6351358B1 (de) |
AU (1) | AU3878499A (de) |
DE (1) | DE19983293B4 (de) |
GB (1) | GB2355121B (de) |
HK (2) | HK1056268A1 (de) |
WO (1) | WO1999065130A1 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4648533B2 (ja) * | 2000-10-30 | 2011-03-09 | Okiセミコンダクタ株式会社 | 半導体装置 |
US6803801B2 (en) * | 2002-11-07 | 2004-10-12 | Lsi Logic Corporation | CMOS level shifters using native devices |
US7411415B2 (en) * | 2004-02-25 | 2008-08-12 | Ashfaq Shaikh | Bus termination scheme having concurrently powered-on transistors |
US7812638B2 (en) * | 2007-09-06 | 2010-10-12 | National Sun Yat-Sen University | Input output device for mixed-voltage tolerant |
US8022729B2 (en) | 2008-04-11 | 2011-09-20 | Micron Technology, Inc. | Signal driver circuit having adjustable output voltage for a high logic level output signal |
US7839174B2 (en) * | 2008-12-09 | 2010-11-23 | Himax Technologies Limited | Mixed-voltage tolerant I/O buffer and output buffer circuit thereof |
US8421501B1 (en) * | 2011-12-07 | 2013-04-16 | Arm Limited | Digital data handling in a circuit powered in a high voltage domain and formed from devices designed for operation in a lower voltage domain |
US8766675B1 (en) | 2013-03-15 | 2014-07-01 | International Business Machines Corporation | Overvoltage protection circuit |
US9219473B2 (en) | 2013-03-15 | 2015-12-22 | International Business Machines Corporation | Overvoltage protection circuit |
US9117547B2 (en) | 2013-05-06 | 2015-08-25 | International Business Machines Corporation | Reduced stress high voltage word line driver |
US9401711B2 (en) | 2014-11-14 | 2016-07-26 | International Business Machines Corporation | Driver output with dynamic switching bias |
CN106325352B (zh) * | 2015-06-30 | 2019-01-29 | 奇景光电股份有限公司 | 输出级电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5381062A (en) * | 1993-10-28 | 1995-01-10 | At&T Corp. | Multi-voltage compatible bidirectional buffer |
US5546016A (en) * | 1995-07-03 | 1996-08-13 | Intel Corporation | MOS termination for low power signaling |
US5576635A (en) * | 1995-02-14 | 1996-11-19 | Advanced Micro Devices, Inc. | Output buffer with improved tolerance to overvoltage |
WO1997029544A1 (en) * | 1996-02-12 | 1997-08-14 | Advanced Micro Devices, Inc. | Gate oxide voltage limiting devices for digital circuits |
WO1997048184A1 (en) * | 1996-06-13 | 1997-12-18 | Cypress Semiconductor Corporation | High voltage-tolerant low voltage input/output cell |
US5736869A (en) * | 1996-05-16 | 1998-04-07 | Lsi Logic Corporation | Output driver with level shifting and voltage protection |
EP0902517A2 (de) * | 1997-09-09 | 1999-03-17 | Motorola, Inc. | Gegen heisse Elektronen geschützte Schaltung und Methode |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9419689D0 (en) * | 1994-09-29 | 1994-11-16 | Inmos Ltd | Off-chip driver circuit |
US5726589A (en) * | 1995-11-01 | 1998-03-10 | International Business Machines Corporation | Off-chip driver circuit with reduced hot-electron degradation |
US5874836A (en) * | 1996-09-06 | 1999-02-23 | International Business Machines Corporation | High reliability I/O stacked fets |
US5804998A (en) * | 1996-12-26 | 1998-09-08 | International Business Machines Corporation | Voltage upwardly compliant CMOS off-chip driver |
US6028449A (en) * | 1997-08-05 | 2000-02-22 | Lsi Logic Corporation | Integrated circuit I/O buffer having pull-up to voltages greater than transistor tolerance |
US5852540A (en) * | 1997-09-24 | 1998-12-22 | Intel Corporation | Circuit for protecting the input/output stage of a low voltage integrated circuit device from a failure of the internal voltage supply or a difference in the power-up sequencing of supply voltage levels |
US6054875A (en) | 1997-12-31 | 2000-04-25 | Intel Corporation | Output buffer for a mixed voltage environment |
TW428253B (en) * | 1998-04-20 | 2001-04-01 | United Microelectronics Corp | Buried channel vertical doubly-diffused metal oxide semiconductor device |
-
1998
- 1998-06-11 US US09/096,283 patent/US6351358B1/en not_active Expired - Lifetime
-
1999
- 1999-05-03 WO PCT/US1999/009672 patent/WO1999065130A1/en active Application Filing
- 1999-05-03 GB GB0029868A patent/GB2355121B/en not_active Expired - Fee Related
- 1999-05-03 AU AU38784/99A patent/AU3878499A/en not_active Abandoned
- 1999-05-03 DE DE19983293T patent/DE19983293B4/de not_active Expired - Fee Related
-
2001
- 2001-01-02 US US09/753,646 patent/US6285537B2/en not_active Expired - Fee Related
- 2001-05-11 HK HK03108550A patent/HK1056268A1/xx not_active IP Right Cessation
- 2001-05-11 HK HK01103302A patent/HK1032684A1/xx not_active IP Right Cessation
- 2001-11-01 US US10/015,727 patent/US6643110B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5381062A (en) * | 1993-10-28 | 1995-01-10 | At&T Corp. | Multi-voltage compatible bidirectional buffer |
US5576635A (en) * | 1995-02-14 | 1996-11-19 | Advanced Micro Devices, Inc. | Output buffer with improved tolerance to overvoltage |
US5546016A (en) * | 1995-07-03 | 1996-08-13 | Intel Corporation | MOS termination for low power signaling |
WO1997029544A1 (en) * | 1996-02-12 | 1997-08-14 | Advanced Micro Devices, Inc. | Gate oxide voltage limiting devices for digital circuits |
US5736869A (en) * | 1996-05-16 | 1998-04-07 | Lsi Logic Corporation | Output driver with level shifting and voltage protection |
WO1997048184A1 (en) * | 1996-06-13 | 1997-12-18 | Cypress Semiconductor Corporation | High voltage-tolerant low voltage input/output cell |
EP0902517A2 (de) * | 1997-09-09 | 1999-03-17 | Motorola, Inc. | Gegen heisse Elektronen geschützte Schaltung und Methode |
Also Published As
Publication number | Publication date |
---|---|
US6285537B2 (en) | 2001-09-04 |
DE19983293T1 (de) | 2001-05-10 |
US6643110B2 (en) | 2003-11-04 |
GB0029868D0 (en) | 2001-01-24 |
US6351358B1 (en) | 2002-02-26 |
GB2355121A (en) | 2001-04-11 |
US20020044400A1 (en) | 2002-04-18 |
GB2355121B (en) | 2003-09-17 |
WO1999065130A1 (en) | 1999-12-16 |
HK1032684A1 (en) | 2001-07-27 |
HK1056268A1 (en) | 2004-02-06 |
AU3878499A (en) | 1999-12-30 |
US20010001097A1 (en) | 2001-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3688088T2 (de) | Integrierte halbleiterschaltung. | |
DE69430492T2 (de) | Eingangs-Buffer und bidirektionaler Buffer für Systeme mit mehreren Spannungen | |
DE3889357T2 (de) | Verfahren zur Herstellung einer integrierten Kundenwunschschaltung mit isoliertem Gate. | |
DE69804423T2 (de) | Mit Sicherheit auch bei niedriger Betriebsspannung betreibbare Pegelumsetzerschaltung | |
DE69422243T2 (de) | MOS-Ausgangsschaltung mit Schutz gegen Leckströmen | |
DE69327357T2 (de) | Integrierte Halbleiterschaltungsanordnung | |
DE69412667T2 (de) | Überspannungstolerante Ausgangspufferschaltung | |
DE3319335C2 (de) | Integrierte Schaltungsanordnung und Verfahren zur Regelung eines Hochspannungsgenerators | |
DE19983293B4 (de) | Eine Belastungsnachführungs-Schaltungskonfiguration | |
DE19533958A1 (de) | Kondensatorpaar-Schutzschaltung gegen elektrostatische Entladung | |
DE60027899T2 (de) | System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen | |
DE3104432A1 (de) | Mos-transistorschaltung mit abschaltfunktion | |
DE69222275T2 (de) | BICMOS-Bus-Ausgangstreiber kompatibel mit einem Mischspannungssystem | |
DE60005259T2 (de) | Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz | |
DE69520089T2 (de) | Interface-stufe mit grossem ausgangsspannungshub | |
DE69522161T2 (de) | Vorrichtung und Verfahren zum Schutz einer elektrischen Schaltung | |
DE10216015A1 (de) | Überspannungsschutzschaltung | |
DE60010998T2 (de) | Ausgangstransistorschaltung mit einer einzigen Gateoxidschicht und einem Transistor in kaskadierter Schaltung | |
DE3855356T2 (de) | Vorrichtung mit complementäre integrierte Schaltung mit Mitteln zur Verhinderung einer parasitären Auslösung | |
DE19517975B4 (de) | CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur | |
EP0587931B1 (de) | CMOS-Pufferschaltung | |
DE60305103T2 (de) | Ausgangstreiber mit Transistoren mit dünnen Gateoxid | |
DE69306686T2 (de) | CMOS Ausgangstreiberschaltung | |
DE4324138A1 (de) | CMOS-Drei-Zustands-Pufferschaltung und Betriebsverfahren für diese | |
DE10136798B4 (de) | Eingangsschnittstellenschaltung für eine integrierte Halbleiterschaltungsvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H03K 19/003 |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |