DE69216616T2

DE69216616T2 - Basisanschlussschnittstelle

Info

Publication number: DE69216616T2
Application number: DE69216616T
Authority: DE
Inventors: Ed Gancarcik
Original assignee: Mitel Corp
Current assignee: Microsemi Semiconductor ULC
Priority date: 1991-07-23
Filing date: 1992-07-22
Publication date: 1997-06-26
Anticipated expiration: 2012-07-23
Also published as: EP0595911A1; CA2047641C; EP0595911B1; MX9204302A; CA2047641A1; US5432791A; WO1993002513A1; DE69216616D1

Description

Diese Erfindung betrifft ein digitales Schaltsystem zur Verbindung mit einem öffentlichen Telekommunikationsnetz über digitale Schaltkreise.
Es besteht ein zunehmendes Bestreben zur Digitalisierung des öffentlichen Telefonnetzes aufgrund vieler Vorteile, die digitale System bieten, wie beispielsweise problemloses Schalten, geringer Wartungsbedarf, Qualität und Flexibilität. Mit ISDN (Integrated Services Digital Network) wird die Digitalisierung direkt zum Kunden über ein verdrilltes Standarddrahtpaar gebracht, wodurch ein Schaltkreis mit einem Datendurchsatz von 192 kbps bereitgestellt wird, der aus zwei 64-kbps- Trägerkanälen und einem 16-kbps-Datenkanal (28 + D) besteht. Mit ISDN hat der Kunde einen direkten Zugriff zu digitalen Dienstleistungen, ohne daß eine aktuelle analoge Verbindung zwischen dem Kundenanschluß und der Fernsprechzentrale erforderlich ist.
Mit dem Aufkommen von ISDN besteht ein Bedarf für Schaltsysteme, die direkt mit Grunddatendurchsatz-Schaltkreisen Schnittstellen bilden können. Obwohl digitale Schaltsysteme seit einigen Jahren verwendet werden, bilden diese Systeme mit dem öffentlichen Netz über herkömmliche analoge Leitungen Schnittstellen. Die Systeme weisen einen System-Taktgeber und einen Daten transportierenden Bus auf, üblicherweise einen seriellen Bus mit einem Datendurchsatz von 2,048 Mbps, der als ST-Bus bekannt ist und 32 Kanäle pro Übertragungsblock überträgt.
Wenn derartige Systeme durch digitale Schaltkreise mit dem öffentlichen Netz verbunden werden, muß eine Einrichtung gefunden werden, um den System-Taktgeber mit der Taktrate des verbundenen digitalen Kanals derart zu synchronisieren, daß eine fehlerfreie Datenübertragung stattfinden kann. Herkömmlicherweise erfolgt dies durch nebengeordnetes Vergleichen der Phase des System-Taktgebers mit der Phase der Taktsignale in der verbundenen Schaltung in der Schaltkreisschnittstelle, d.h. der Grunddatendurchsatz-Schnittstellenkarte. Ein Phasenstatuswort (psw) wird daraufhin erzeugt, um die Phasendifferenz zwischen dem Schaltkreis-Taktgeber und dem System-Taktgeber wiederzugeben. Dieses Phasenstatuswort wird durch den System-Bus zu der gemeinsamen Steuereinheit übertragen, wo Software verwendet wird, um die Phasendifferenz-Information aus dem Phasenstatuswort zu extrahieren. Diese Information wird daraufhin verwendet, um die Rate des System-Taktgebers derart zu variieren, daß die Phasendifferenz minimiert wird, wodurch sie mit den Taktsignalen in der digitalen Schaltung synchronisiert wird.
Das Problem bei diesem System besteht darin, daß es eine beträchtliche Bandbreite erfordert, um das Phasenstatuswort zu dem System-Taktgeber zu transportieren, und eine beträchtliche Verarbeitungsleistungsfähigkeit, um die Phaseninformation aus den Phasenstatuswörtern zu extrahieren. Da Hochfrequenzschaltungen in den Schnittstelleneinheiten erforderlich sind, um einen Phasenvergleich zu bewirken, kann eine elektromagnetische Interferenz bzw. Störung von Bedeutung sein, da es schwierig ist, die Schnittstelleneinheiten adäquat abzuschirmen.
Ein typisches Beispiel eines derartigen Systems ist beispielsweise in der EP-0 368 123 beschrieben. In diesem System werden demnach alle Taktsignale durch den System-Bus mit den daraus folgenden hohen Anforderungen bezüglich Bandbreite und Verarbeitungsleistung übertragen.
Eine Aufgabe der vorliegenden Erfindung besteht darin, die vorstehend angeführten Nachteile zu überwinden.
Gemäß der vorliegenden Erfindung wird ein digitales Schaltsystem bereitgestellt, das mit einem öffentlichen Telekommunikationsnetz über einen beliebigen digitalen Schaltkreis aus einer Vielzahl digitaler Schaltkreise verbunden werden kann, und das eine Steuereinheit aufweist, die einen System-Taktgeber und einen System-Bus zum Transportieren von Daten durch das System umfaßt, eine Anordnung zum Synchronisieren des System-Taktgebers mit einem ausgewählten digitalen Schaltkreis, aufweisend eine Einrichtung zum Ermitteln bzw. Auffinden eines Netz-Synchronisationssignals in dem digitalen Schaltkreis, eine Einrichtung zum Weiterleiten des ermittelten Synchronisationssignals direkt an den System-Taktgeber und eine Einrichtung zum Synchronisieren des System-Taktgebers mit dem ermittelten Synchronisationssignal, das zu ihm weitergeleitet ist.
Durch Weiterleiten der Synchronisationssignale direkt an den System-Taktgeber können die komplexen Schaltkreise weggelassen werden, die zum Transportieren von Phasenstatuswörtern erforderlich sind. Da in der Schnittstelleneinheit kein Hochfrequenzvergleich durchgeführt wird, kann außerdem eine elektromagnetische Interferenz verringert werden, da die Hochfrequenzschaltungen in der Hauptsteuereinheit angeordnet sind, wo eine EMI-Abschirmung deutlich wirksamer ist. In dem System ist lediglich ein Hochfrequenzschaltkreis erforderlich, anstelle eines Hochfrequenzschaltkreises pro Schaltkreis, wie dies beim Stand der Technik der Fall ist.
Die vorstehend erläuterte Anordnung kann auf eine U-Schnittstelle ebenso wie auf eine Primär-Datendurchsatz-Schnittstelle angewendet werden.
Bei einer bevorzugten Ausführungsform wird die Steuerinformation zur Auswahl des geeigneten Synchronisationssignals über den System-Bus geschickt. Es sind jedoch nur vier Bits erforderlich, um bis zu 16 Schaltkreise eindeutig zu bezeichnen, während mit Phasenstatuswörtern ungefähr 16 Bits pro Schaltkreis erforderlich sind.
Die Erfindung wird nunmehr lediglich beispielhaft in bezug auf die beiliegenden Zeichnungen näher erläutert; es zeigen:
Fig. 1 ein Blockdiagramm einer Anordnung zum Synchronisieren eines System-Taktgebers mit Grunddatendurchsatz-Schnittstellenkarten gemäß der Erfindung;
Fig. 2 ein Blockdiagramm zur detaillierten Erläuterung der Verbindungen zwischen einer Grunddatendurchsatz-Schnittstellenkarte und der Systemsteuereinheit; und
Fig. 3 ein Diagramm eines ST-Bus-Übertragungsblocks, der Steuerinformationen transportiert, in Übereinstimmung mit der Erfindung.
Wie in Fig. 1 gezeigt, weist das digitale Schaltsystem, das in einem kleinen Büro oder einem Haus installiert sein kann, das mit mehreren digitalen ISDN-Schaltkreisen versehen ist, eine gemeinsame Steuereinheit 1 auf, die einen PLL-System- Taktgeber 2 aufweist, der einen Ausgang 3 hat, der Taktsignale und Übertragungsimpulse für den System-Bus erzeugt, wie nachfolgend im einzelnen erläutert.
Der PLL 2 weist einen Synchronisationseingang 4 auf und synchronisiert Taktimpulse, die am Eingang 4 auftreten.
Die Steuereinheit 1 ist über einen System-Bus 5, bei dem es sich um einen 2,048-Mbps-ST-Bus handelt, mit Grunddatendurchsatz-Schnittstellenkarten 6 verbunden, von denen jede ein Paar von Grunddatendurchsatz-Schnittstelleneinheiten 7 aufweist. Die Grunddatendurchsatz-Schnittstelleneinheiten 7 sind mit jeweiligen Grunddatendurchsatz(2B + D)-192-kps-Schaltkreisen 8 verbunden, die mit dem öffentlichen Netz verbunden sind. Jeder Schaltkreis 8 kann in der Form einer Standardleitung mit einem Paar verdrillter Drähte vorliegen. Moderne Echo-Beseitigungstechniken erlauben es einer derartigen Leitung, digitale Signale mit dem Grunddatendurchsatz zu übertragen.
Gemäß der Erfindung weist jede Schnittstellenkarte 6 einen Schaltkreis 9 auf, der in Wirklichkeit in der Schaltung der Grunddatendurchsatz-Schnittstelleneinheit 7 enthalten ist, um die Synchronisationssignale in dem Grunddatendurchsatz- Schaltkreis 8 zu ermitteln.
Die Synchronisationssignale werden durch kaskadierte Schalter 10 zu Taktsynchronisationsleitungen 11 übertragen, die zum Synchronisationseingang 4 des System-PLL 2 führen.
Jede Schnittstellenkarte 6 ist mit einem Steuerschaltkreis 12 versehen, welcher die Schalter 10 so setzt, daß lediglich die aktive Schnittstelleneinheit 7 mit dem Taktsynchronisationseingang 4 verbunden ist. Die Steuerschaltkreise 12 werden durch Informationen gesteuert, die in einem Zusatzkanal in bzw. auf dem ST-Bus verschachtelt sind. Da diese Informationen jedoch lediglich den aktiven Schaltkreis bezeichnen, sind lediglich vier Bits erforderlich, um insgesamt 16 Schaltkreise zu bezeichnen. Drei Bits bezeichnen selbstverständlich acht Schaltkreise usw.
Fig. 2 zeigt die Verbindung zwischen der Schnittstellenkarte 6 und der Steuereinheit 1. Die Karte 6 ist direkt mit dem PLL 2 über die Taktsynchronisationsleitung 11 so verbunden, daß das System mit dem Taktsignal in den Grunddatendurchsatz- Schaltkreisen 8 synchronisiert werden kann. Diese Schaltkreise weisen eine Taktfrequenz von 1,536 MHz auf. Die Steuerinformation wird durch den ST-Bus 5 zu den Karten 7 durchgelassen. Jede Karte 6 weist eine (nicht gezeigte) logische Teilerschaltung auf, die das 1,536 MHz-Signal auf 8 KHz verringert, um Strahlungsemissionen zusätzlich zu reduzieren.
Fig. 3 zeigt die Störung eines 32-Kanal-Übertragungsblocks auf dem ST-Bus. Der Bus kann mit acht Schaltkreisen verbunden werden, wobei jeder Schaltkreis vier Kanäle verarbeiten kann. Die Zusatzinformation, die den aktiven Schaltkreis bestimmt, kann in dem ersten Kanal übertragen werden, da vier Bits ausreichen, 16 Schaltkreise zu bezeichnen. Mit der Anordnung gemäß dem Stand der Technik erfordert jeder Schaltkreis ein 16 Bit-Phasenstatuswort, das deshalb eine beträchtliche Bandbreite einnimmt.
Mit der vorstehend erläuterten Anordnung ergeben sich verschiedene weitere Vorteile. Die Software-Steuerung des PLL kann mit Niederpegel-Verarbeitungsroutinen ausgeführt werden, was zu einer verbesserten Taktfrequenzeinstellung führt. Außerdem kann der PLL in Form eines kostengünstigen analogen Bauelements implementiert werden.
Ein weiterer Vorteil der beschriebenen Anordnung besteht darin, daß das Gewichten (oder Mitteln) der Taktquellenfrequenzen durch periodisches Umschalten zwischen den Taktquellen leicht gehandhabt werden kann.

Claims

1. Anordnung zur Synchronisation eines System-Taktgebers (2) mit einem ausgewählten digitalen Schaltkreis in einem digitalen Schaltsystem, das über einen beliebigen digitalen Schaltkreis aus einer Vielzahl digitaler Schaltkreise (8) mit einem öffentlichen Telekommunikationsnetz verbunden werden kann, wobei das digitale Schaltsystem eine Steuereinheit (1) einschließlich des System-Taktgebers (2) und eines System-Busses (5) zum Transport von Daten durch das System enthält, dadurch gekennzeichnet, daß die Anordnung eine Einrichtung (9) zum Auffinden eines Netz-Synchronisationssignals innerhalb des digitalen Schaltkreises enthält sowie eine Einrichtung (10) zur Weiterleitung des aufgefundenen Synchronisationssignals direkt an den System-Taktgeber (2), und eine Einrichtung, den System-Taktgeber mit dem aufgefundenen und zu ihm weitergeleiteten Synchronisationssignal zu synchronisieren.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie außerdem eine Einrichtung enthält, den digitalen Schaltkreis dadurch zu wählen, daß synchronisierte Steuerinformation durch einen Zusatzkanal innerhalb des System-Busses (5) übermittelt.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung (10) zur Weiterleitung eine Vielzahl von mit den digitalen Schaltkreisen verbundenen Schaltern umfaßt, sowie eine Einrichtung, um die Schalter einzustellen, damit sie die Synchronisationssignale für die ausgewählten Schaltkreise an den Taktgeber weiterleiten.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltkreise Grunddatendurchsatz-Schaltkreise enthalten und daß die Einrichtung zur Weiterleitung mit Grunddatendurchsatz-Schnittstellen-Schaltkreisen in dem System verbunden sind.

5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der System-Bus (5) ein normaler serieller Telefonbus mit einem Datendurchsatz von 2,048 Mbps mit 32-Kanal- Übertragungsblöcken ist und die Synchronisationssignale über den ersten Kanal eines jeden Übertragungsblocks übertragen werden.

6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie außerdem eine Einrichtung zum Teilen des Synchronisationssignals in eine niedrigere Frequenz enthält, um eine Störung durch elektromagnetische Strahlung zu reduzieren.