DE69016634T2 - Inverse Multiplexer- und Demultiplexerverfahren. - Google Patents
Inverse Multiplexer- und Demultiplexerverfahren.Info
- Publication number
- DE69016634T2 DE69016634T2 DE69016634T DE69016634T DE69016634T2 DE 69016634 T2 DE69016634 T2 DE 69016634T2 DE 69016634 T DE69016634 T DE 69016634T DE 69016634 T DE69016634 T DE 69016634T DE 69016634 T2 DE69016634 T2 DE 69016634T2
- Authority
- DE
- Germany
- Prior art keywords
- sub
- data rate
- time domain
- output signals
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 13
- 239000003550 marker Substances 0.000 claims description 11
- 230000006978 adaptation Effects 0.000 claims description 2
- 238000011084 recovery Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 7
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 101150067286 STS1 gene Proteins 0.000 description 1
- 101100028967 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDR5 gene Proteins 0.000 description 1
- 101150027289 Ubash3b gene Proteins 0.000 description 1
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
- H04J2203/0094—Virtual Concatenation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
- Die vorliegende Erfindung betrifft Verfahren zur Übertragung eines Signals mit einer ersten Datengeschwindigkeit zu einem entfernten Endgerät über Übertragungskanäle mit einer niedrigeren zweiten Datengeschwindigkeit.
- In der jüngsten Zeit besteht ein bedeutender Bedarf an Kommunikation mit Datengeschwindigkeiten zwischen 10 Mbls bis 1 Gb/s wie beispielsweise die Übertragungsraten 51,84 Mb/s bei SONET STS1 und 155,52 Mb/s bei SONET STS3, die Programmierung von Hochzeilenfernsehen mit 120 Mb/s oder höher und eine Supercomputer-Übertragungsrate von Gb/s. Bei solchen Anwendungen können Datennachrichten nicht direkt über bestehende Telekoinmunikationsnetze mit beispielsweise der DS3-Rate von 45 Mb/s übertragen werden, da die Datenrate der spezialisierten Anwendung der von den bestehenden Telekommunikationsnetzen benutzten Datenrate nicht entspricht und höher als diese sein kann. Um daher Datennachrichten für solche Anwendungen zwischen entfernten Stellen zu übertragen wird es notwendig, ein getrenntes speziell konstruiertes Telekommunikationsnetz zu bauen, um diese entfernten Stellen miteinander zu verbinden. Wo diese entfernten Stellen über weite Entfernungen verbreitet sind, wie in den Vereinigten Staaten, rechtfertigen die Entwicklungskosten unter Umständen nicht die Konstruktion von Nah- oder Fernverkehrseinrichtungen zur Unterstützung jeder der unterschiedlichen spezialisierten Anwendungen.
- Eine alternative Lösung könnte sein, spezialisierte Datengeschwindigkeitswandler zu konstruieren, um den Kriterien der jeweiligen Anwendung zu genügen. Siehe diesbezüglich beispielsweise das F. Fellinger et al. am 30. März 1982 erteilte US-Patent 4,322,844, wo eine Sender-Empfänger-Synchronisierungseinrichtung zweiseitig gerichtete Geschwindigkeitsumwandlung zwischen Datenrahmen mit einer ersten Geschwindigkeit und einem ersten Format und Datenrahmen mit einer zweiten Geschwindigkeit und einem zweiten Format bietet. In einer solchen Synchronisierungseinrichtung werden ein erster Datenrahmen mit einer ersten Geschwindigkeit und ein zweiter Datenrahmen mit einer zweiten Geschwindigkeit während eines ersten Rahmenintervals in einem getrennten ersten beziehungsweise zweiten Puf ferspeicher gespeichert und jeder Datenrahmen wird während eines zweiten Rahmenintervals mit der anderen Geschwindigkeit ausgelesen. Zusätzlich werden während des zweiten Rahmenintervals ein dritter Datenrahmen mit der zweiten Geschindigkeit und ein vierter Datenrahmen mit der ersten Geschwindigkeit in den ersten beziehungsweise zweiten Pufferspeicher eingelesen und während eines dritten Rahmenintervals mit der anderen Geschwindigkeit ausgelesen, usw. Eine weitere Synchronisierungseinrichtung ist in dem L.R. Novick am 10. Dezember 1985 erteilten US-Patent 4,558,445 dargestellt, in dem ein Applikationsgeschwindigkeitsumsetzer [sic] einen zusammengesetzten Datenstrom mit wechselweisen Datenbit und Datengrenzbit erzeugt und die Synchronisierungseinrichtung diesen zusammengesetzten Strom auf die Ausgangsdatengeschwindigkeit erhöht. Solche spezialisierten Anordnungen sind teuer und würden für die Umwandlung unterschiedlicher Datengeschwindigkeiten, die mit der jeweiligen unterschiedlichen Anwendung verbunden sind, eine neue Konstruktion erfordern und sind möglicherweise nicht für alle Anwendungen nutzbar.
- Das im Stande der Technik verbleibende Problem besteht daher darin, ein Verfahren bereitzustellen, das es spezialisierten Anwendungen erlaubt, ihr Signal mit höherer Datengeschwindigkeit wirtschaftlich über bestehende Telekommunikationsnetze mit niedrigerer Datengeschwindigkeit zu senden, und damit den Bau von kostspieligen spezialisierten Fern- oder Nahverkehrsnetzen hoher Datengeschwindigkeit, oder teuren spezialisierten Datengeschwindigkeitswandlern zu vermeiden und eine rentablere Verwendung der unbenutzten Kapazität bestehender Netze zu ermöglichen.
- Nach der vorliegenden Erfindung wird ein Verfahren nach Anspruch 1 bereitgestellt.
- Die Erfindung wird nunmehr anhand der beiliegenden Zeichnungen beschrieben, wobei:
- Figur 1 ein Blockschaltbild einer beispielhaften Anordnung eines Kommunikationssystems zur Ausübung der vorliegenden Erfindung ist;
- Figur 2 eine Darstellung des bevorzugten Geschwindigkeitsanpassungsverfahrens ist, das für ein beispielhaftes Eingangssignal an einen programmierbaren Multiplexer in der Anordnung der Figur 1 einen Rahmen im Kapazitätsbereich mit einem erf indungsgemäßen Zwei-Schritt-Verfahren in einen Rahmen im Zeitbereich umkodiert;
- Figur 3 eine Tabelle ist, in der die Umwandlung der Kapazitätsbereichszuweisungen in Zeitbereichszuweisungen zur Verwendung bei der Umkodierung der Figur 2 für das beispielhafte erfindungsgeinäße Zwei-Schritt- Verfahren aufgelistet ist;
- Figur 4 ein Blockschaltbild eines beispielhaften programmierbaren Multiplexers ist;
- Figur 5 ein Blockschaltbild eines alternativen programmierbaren Multiplexers ist; und
- Figuren 6 und 7 Blockschaltbilder einer bevorzugten Ausführungsform der Synchronisierungs- und Neusynchronisierungsmittel der Figur 1 sind.
- Die Figur 1 zeigt eine beispielhafte Anordnung eines jeweiligen inversen Multiplexers 10 und eines entfernten inversen Demultiplexers 20, die miteinander verbunden sind, um ein beispielhaftes Kommunikationssystem zu bilden.
- Nur für Erläuterungszwecke und nicht für Begrenzungszwecke richtet sich die folgende Beschreibung der vorliegenden Erfindung auf (1) einen beispielhaften inversen Multiplexer 10, der ein beispielhaftes SONET ST3-Eingangssignal mit einer Übertragungsgeschwindigkeit von 155,52 Mb/s empfängt und ein solches Eingangssignal über vier beispielhafte DS3-Kanäle 15&sub1; bis 15&sub4; mit einer Geschwindigkeit von 45 Mb/s eines herkömmlichen Kommunikationssystems zu (2) einem beispielhaften entfernten inversen Demultiplexer 20 zum Empfangen der beispielhaften vier DS3-Kanal-Signale und Wiederherstellen des beispielhaften ursprünglichen SONET ST3-Signals daraus überträgt. Es ist zu verstehen, daß das Eingangssignal eine beliebige andere Datengeschwindigkeit als das SONET-ST3-Signal umfassen kann, die größer als die Datengeschwindigkeit der vom Kommunikationssystem für die Übertragung zwischen entfernten Stellen benutzten Übertragungskanäle 15 ist.
- In der Figur 1 umfaßt der beispielhafte inverse Multiplexer 10 einen Demultiplexer 11, ein Synchronisierungsmittel 12 und eine Mehrzahl von N= 4-Geschwindigkeitsanpassungsmitteln, die jedes geeignete Mittel umfassen können, jedoch hiernach im Verhältnis zu programmierbaren Multiplexern (PMUX) 13&sub1; bis 13&sub4; beschrieben werden. Im Betrieb empf ängt der Demultiplexer 11 das beispielhafte SONET ST3-Eingangssignal mit der Datengeschwindigkeit von 155,52 Mb/s und entschachtelt das Eingangssignal in eine Mehrzahl von Teilabschnitts- Ausgangssignalen, wobei jedes Teilabschnitts-Ausgangssignal eine Datengeschwindigkeit umfaßt, die geringer als die beispielhafte standardmäßige Übertragungsdatengeschwindigkeit des 45-Mb/s-DS3-Kanals 15 ist. Diese Entschachtelung sollte Teilabschnitts-Ausgangssignale mit Datengeschwindigkeiten erzeugen, die (1) Bruchteile der Eingangsdatengeschwindigkeit sind und (2) geringer als die Datengeschwindigkeit der Kommunikationssystemkanäle 15 sind. Es ist zu verstehen, daß jedes Teilabschnitts- Ausgangssignal eine geringere Datengeschwindigkeit als die Datengeschwindigkeit des Kommunikationssystemkanals 15 aufweisen sollte, dessen Datengeschwindigkeit aber nicht der Datengeschwindigkeit eines der anderen Teilabschnitts-Ausgangssignale gleichen muß. Nur für Erklärungszwecke wird jedoch angenommen, daß der Demultiplexer 11 vier Teilabschnitts-Ausgangssignale mit jeweils gleichen Datengeschwindigkeiten von 38,88 Mb/s erzeugt, was unter der beispielhaften DS3-Übertragungsdatengeschwindigkeit des Kanals 15 von 45 Mb/s liegt.
- Es ist zu verstehen, daß der Demultiplexer 11 eine beliebige höhere Anzahl von Teilabschnitts-Ausgangssignalen als 4 mit gleichen oder ungleichen Datengeschwindigkeiten erzeugt haben könnte, solange jedes der Teilabschnitts-Ausgangssignale eine Datengeschwindigkeit aufweist, die geringer als die Kanal-15-Übertragungsdatengeschwindigkeit des benutzten Kommunikationssystems ist. Für das obige Beispiel sind mindestens 4 Teilabschnitts-Ausgangssignale für das gegenwärtige beispielhafte Eingangssignal mit einer Geschwindigkeit von 155,52 Mb/s erforderlich, da jede geringere Anzahl mindestens ein Teilabschnitts-Ausgangssignal erzeugen würde, dessen Datengeschwindigkeit höher als die beispielhafte 45 Mb/s-Datengeschwindigkeit des Kanals 15 ist. Diese jeweiligen Teilabschnitts-Ausgangssignale des Deinultiplexers 11 werden über getrennte Wege 14 oder andere Mittel, z.B. Kanäle, zu einem Synchronisierungsmittel 12 übertragen.
- Das Sychronisierungsmittel 12 kann wie in Figur 6 für eine bevorzugte Ausführungsform des Synchronisierungsmittels 12 gezeigt eine getrennte Synchronisierungseinrichtung für jedes Teilabschnitts-Ausgangssignal vom Demultiplexer 11 umfassen. In der Figur 6 ist eine beispielhafte Anordnung einer senderseitigen Synchronisierungseinrichtung 124 dargestellt, die einen elastischen Speicher 40, eine Markierungseinblendschaltung 41 und einen Phasenregelkreis mit einem Tiefpass 42 und einem spannungsgesteuerten Oszillator (VCO - Voltage Control Oscillator) 43 umfaßt. Im Betrieb wird im inversen Multiplexer 10 ein Takt mit der Eingangsdatengeschwindigkeit (z.B. 155,52 Mb/s) empfangen und durch N (z.B. N=4) geteilt, um das Teilabschnitts-Taktsignal mit der Datengeschwindigkeit des Eingangs-Teilabschnitts- Ausgangssignals (z.B. 38,88 Mb/s) vom Demultiplexer 11 zu erzeugen. Das Teilabschnitts-Taktsignal wird für jeden der Synchronisierungseinrichtungen 12&sub1; bis 12&sub4; bereitgestellt, aber für Zwecke der Einfachheit empfängt in der Darstellung nur eine der Synchronisierungseinrichtungen, für das gegenwärtige Beispiel der Figur 6 die Synchronisierungseinrichtung 124, dieses Taktsignal. In der Synchronisierungseinrichtung 12i empfängt der elastische Speicher 40 die Teilabschnitts-Ausgangsdaten und Taktsignale und fügt Lücken in den Datenstrom ein, damit Markierungen in vorbestimmten Abständen eingeblendet werden können. Die Markierungseinblendschaltung 41 empfängt sowohl die Daten vom elastischen Speicher 40 als auch das Taktsignal vom Ausgang der Regelschleife mit Tiefpass 42 und VCO 43 und blendet periodisch ein Markierungssignal in den Teilabschnitts-Ausgangsdatenstrom vom elastischen Speicher 40 ein. Die Markierungseinblendschaltung 41 stellt auch ein mit dem Takt von der Regelschleife verbundenes Taktsignal für den elastischen Speicher 40 und extern einen Synchronimpuls für jeden der anderen Synchronisierungseinrichtungen 12&sub1; bis 12&sub3; bereit, wenn die Synchronisierungseinrichtung 12&sub4; die -Hauptsynchronisierungseinrichtung ist. Jede der anderen Synchronisierungseinrichtungen 12&sub1; bis 12&sub3; benutzen diesen Synchronimpuls von der Markierungseinblendschaltung 41 der Synchronisierungseinrichtung 12&sub4; zusammen mit dem von der Regelschlaufe 42, 43, die als Teil der Synchronisierungseinrichtung 12&sub4; gezeigt wird, bereitgestellten Eingangstaktsignal. Die Daten- und Taktsignale von der Markierungseinblendschaltung 41 werden dann dem zugehörigen PMUX 13i zugesandt. Jede Synchronisierungseinrichtung blendet daher als Reaktion auf einen Synchronimpuls eine Synchronisierungsmarkierung in jedes Teilabschnitts-Ausgangssignal vom DMUX 11 ein und gibt das synchronisierte Teilabschnitts-Ausgangssignal an den zugehörigen PMUX 13i weiter. Für die Zwecke der nachfolgenden Erläuterung wird angenommen, daß das Teilabschnitts-Ausgangssignal vom DMUX 11 mit 38,88 Mb/s durch die Einfügung des zugehörigen Markierungssignals in jede Synchronisierungseinrichtung 12i am Ausgang jeder Synchronisierungseinrichtung 12 auf 39,00 Mb/s erhöht wurde.
- Jedes der vier Teilabschnitts-Ausgangssignale mit synchronisierter Datengeschwindigkeit vom Synchronisierungsmittel 12 wird dem Eingang eines getrennten der PMUX 13&sub1; bis 13&sub4; zugeführt. Da gezeigt wird, daß jeder der PMUX der beispielhaften Anordnung der Figur 1 ein einziges Eingangssignal mit einer Datengeschwindigkeit von 39 Mb/s am Datenanschluß A und kein Signal am Datenanschluß B empfängt, gilt die folgende Beschreibung des PMUX 13&sub1; auch für jeden der PMUX 13&sub2; bis 13&sub4;. Es ist jedoch zu verstehen, daß jeder inverse Multiplexer zwei Funktionen umfassen sollte: Trabantensynchronisierung und Geschwindigkeitsanpassung. Trabantensynchronisierung ist zur automatischen Kompensation für Unterschiede in den DS3-Weglängen der Kanäle 15 aufgrund von Unterschieden in Schaltungspaketen, Querverbindungskabeln und Drähten oder Glasfasern erforderlich. Das Problem kann durch Einblendung von synchronisierten digitalen Markierungen in jeden der Wege oder Kanäle 15 am Sendeende und nachfolgender Verwendung dieser Markierungsinformationen zur Neusynchronisierung der Rahmen am Empfangsende gelöst werden. Die durch den Neusynchronisierungsvorgang erforderte Verzögerung kann von großen elastischen Speichern bereitgestellt werden.
- Die zweite Funktion der Geschwindigkeitsanpassung wird immer benötigt, da die Eingangsdatengeschwindigkeit beinahe niemals ein komfortables mehrfaches der beispielhaften DS3-Kanalgeschwindigkeit sein wird. Eine Lösung besteht darin, Daten von einer anderen Quelle in feste Lagen im beispielhaften DS3-Rahmen einzublenden, um die ankommenden Daten auf die beispielhafte DS3-Geschwindigkeit auf zufüllen. Ein solches Synchronisierungsverfahren wird in der für R.R. McKnight et al. am gleichen Tag wie die vorliegende Anmeldung eingereichten und demselben Rechtsnachfolger zugewiesenen gleichzeitig anhängenden Patentanmeldung Nr. 459,929 beschrieben. Die Anordnung der Figur 1 zeigt nur einen einzigen aktiven Eingang am Datenanschluß A zu jedem der PMUX 13, aber die Einblendung von Daten von einer anderen Quelle am Datenanschluß B usw. wird in der oben erwähnten gleichzeitig anhängenden Patentanmeldung von R.R. McKnight et al. dargestellt. Diese Anordnung wird nach der Beschreibung der Funktionsweise des PMUX 13&sub1; mit einem einzigen Eingang kurz beschrieben werden.
- Der PMUX 13&sub1; empfängt das beispielhafte synchronisierte Teilabschnitts-Eingangssignal von 39 Mb/s und blendet dieses Signal in den 45 Mb/s-DS3-Rahmen ein, so daß das Signal im wesentlichen gleichförmig über den DS3-Rahmen verteilt ist, indem die Eingangserfordernisse im Kapazitätsbereich in einen Zeitbereich umkodiert werden. Wie im einzelnen in der oben erwähnten gleichzeitig anhängenden Patentanmeldung von R.R. McKnight et al. beschrieben kann ein PMUX dies über ein 2-Schritt oder 3-Schritt-Ziffernumkehrverfahren erreichen. Nur für Erläuterungszwecke richtet sich die folgende Beschreibung auf das 2-Schritt-Ziffernumkehrverfahren. Das Grundziel des Ziffernumkehrverfahrens besteht in der Bereitstellung einer Umkodierung von einem Kapazitätsbereich in einen Zeitbereich.
- Figur 2 stellt ein Beispiel der Umkodierung des Kapazitätsbereichs in den Zeitbereich für das 2-Schritt- Ziffernumkehrverfahren für einen PMUX 13&sub1; mit nur dem 39 Mb/s-Teilabschnitts-Ausgangssignal amEingangsdatenanschluß A dar. Für Beschreibungszwecke wird angenommen, daß der Kapazitätsbereich einen Kapazitätsrahmen 30 mit fünfundvierzig aufeinanderfolgenden Kapazitätsbereichszeitschlitzen (CTS - Capacity domain Time Slots - 00-44) enthält, wobei jeder Kapazitätsbereichszeitschlitz beispielhafte 1 Mb/s Kapazität darstellt. Für das vorliegende Beispiel empf ängt der Datenanschluß A ein Teilabschnitts-Ausgangssignal mit einer Datengeschwindigkeit von 39 Mb/s vom Synchronisierungsmittel 12. Da einem Datenanschluß nur eine Ganzzahl von Kapazitätszeitschlitzen (CTS) zugewiesen werden kann, werden dem Datenanschluß A 39 CTS in einem zusammenhängenden Segment des Kapazitätsbereichsrahmens zugewiesen. Ein wahlweiser asynchroner Impulsstopfalgorithmus 72 der Figur 4 kann benutzt werden, um jeden Bruchteil eines CTS, der für das Teilabschnitts-Ausgangssignal nicht benötigt wird, auf zufüllen. Wie in Figur 2 für den Kapazitätsbereichsrahmen 30 dargestellt werden dem Datenanschluß A willkürlich CTS 00-38 zugewiesen, um dem Kapazitätserfordernis von 39,00 Mb/s zu entsprechen. Es ist zu verstehen daß den Datenanschlüssen A ein beliebiger Anteil der 00-44 CTS des Kapazitätsbereichsrahmens 30, der Erfordernisse eines anderen Datenanschlusses (z.B. Datenanschluß B) nicht überlappt, zugewiesen worden sein könnte.
- Nach einem ersten Schritt des vorliegenden Ziffernumkehrverfahrens wird die Adresse des Kapazitätsbereichs-CTS als vorbestimmte Anzahl von Ziffern (z.B. 3 Ziffern für Kapazitätsbereichsschlitze 00-44) aus einer Menge Nummernbasen zerlegt. Insbesondere kann zur Bestimmung der zu benutzenden Numiriernbasen jede Kombination von Nummern benutzt werden, die, wenn sie miteinander multipliziert werden, die Anzahl von CTS des Kapazitätsbereichsrahmens 30 ergeben. Beispielsweise ergeben Kombinationen wie 9 und 5; 3 und 15; und 3,3 und 5, wenn sie miteinander multipliziert werden, einen Wert von 45 für die 45 CTS des Kapazitätsbereichsrahmens 30. Obwohl für die folgenden Berechnungen jede dieser Kombinationen benutzt werden kann, werden im folgenden Beispiel die Nwnmernbasen 3,3 und 5 benutzt, da damit ein deutlicheres Beispiel des Verfahrens geboten wird. Typischerweise liefert die Benutzung einer Kombination mit mehr Zahlen, beispielsweise 3,3 und 5 anstatt von nur 5 und 9 eine etwas ebenere Verteilung der CTS unter den Zeitbereichszeitschlitzen (TDTS - Time Domain Time Slots) im Zeitkapazitätsrahmen 31. Faktoren von 3 werden jedoch am besten eher mit anderen Faktoren kombiniert als getrennt benutzt, um Verteilungsgleichförmigkeit zu erreichen. Für die zu benutzenden Zahlensysteme von 3,3 und 5 würde der verfügbare Zahlenbereich daher 0-2, 0-2 bzw. 0-4 sein, sowie es in der Technik gut bekannt ist. Bei der Zerlegung der CTS-Zahlen im Kapazitätsbereich für die gewählten beispielhaften Zahlensysteme bedient sich der erste Schritt des vorliegenden Ziffernumkehrungsverfahrens der Gleichung:
- X = X&sub1; 3 5 + X&sub2; 5 + X&sub3; (1)
- wobei X die CTS-Adresse ist und X&sub1; bis X&sub3; Ganzzahlen sind, die zur Erzeugung der CTS-Adresse X eingesetzt werden würden.
- Figur 3 zeigt eine Tabelle, in der die verschiedenen Werte von X&sub1; bis X&sub3; dargestellt sind, die mit den zugehörigen Datenbasisnummern in der Gleichung (1) multipliziert werden müssen, um jede der CTS-Adressen zu erzeugen. Beispielsweise müßte für die CTS-Adresse mit X=00 im Kapazitätsbereichsrahmen 30 der Figur 2, was den ersten CTS des Datenanschlusses A darstellt, X&sub1; bis X&sub3; in der Gleichung (1) gleich Null sein, um X=00 zu ergeben. Gleichermaßen müßten für die CTS-Adresse X-38 im Rahmen 30 der Figur 2, die den letzten CTS für den Datenanschluß A darstellt, in der Gleichung (1) X&sub1; gleich 2, X&sub2; gleich 1 und X&sub3; gleich 3 sein, um 30+5+3-38 zu ergeben.
- Nach Vollendung des obigen ersten Schrittes für jeden der benutzten CTS im Kapazitätsbereichsrahmen 30 besteht der zweite Schritt darin, ein Ziffernumkehrverfahren durch Umkehren (1) der Zahlenbasisfolge und (2) der Xi-Werte zu erzeugen, und die folgende Gleichung auf dieselbe Weise wie die zur Erstellung der Gleichung (1) benutzte zu erstellen:
- Y = X&sub3; 3 3 + X&sub2; 3 + X&sub1; (2)
- wobei Y der zugewiesene repräsentative Zeitschlitz in einem beispielhaften DS3-Zeitbereichsrahmen 31 mit 45 Zeitschlitzen für den CTS des Kapazitätsbereichsrahmens 30 der Figur 2 ist. Beispielsweise würden für CTS 05 des Kapazitätsbereichs 30, der dem Datenanschluß A zugewiesen ist, X&sub1; und X&sub3; der Gleichung (1) nach der Tabelle der Figur 2 gleich 0 sein, während X&sub2; gleich 1 sein würde, um X=05 zu erzeugen. Einsetzen dieser Xi-Werte in die Gleichung (2) würde Y=03 ergeben, was den Zeitschlitz 03 des Zeitbereichsrahmens 31 darstellt. Daher würden die Daten im CTS 05 im Rahmen 30 über Kanal 15i der Figur 1 als Daten im Zeitschlitz 03 des Zeitbereichsrahmens 31 übertragen werden, wenn dieses 2-Schritt-Ziffernumkehrverfahren benutzt wird. Gleichermaßen würden, wie von der Tabelle der Figur 2 aus gesehen, die CTS 08 und 23 zugewiesenen Daten über Kanal 15&sub1; in Zeitschlitzen 30 bzw. 31 des Zeitbereichsrahmens 31 übertragen werden. Auf diese Weise werden die zusammenhängend zugewiesenen Kapazitätsbereichszeitschlitze im Rahmen 30 für den Datenanschluß A genau wie die unbenutzten CTS für CTS 39- 44, die gestopft sind, etwas gleichförmig über den Zeitbereichsrahmen 31 verteilt.
- Zur Bereitstellung einer noch gleichförmigeren Verteilung der CTS des Kapazitätsbereichsrahmens 30 kann ein alternatives 3-Schritt-Ziffernumkehrverfahren benutzt werden. In diesem 3-Schritt-Ziffernumkehrverfahren wird der erste Schritt des oben beschriebenen 2-Schritt- Verfahrens mit Gleichung (1) als der erste Schritt des 3- Schritt-Ziffernumkehrverfahrens wiederholt. Zu einem zweiten Schritt des 3-Schritt-Ziffernumkehrverfahrens gehört die Umwandlung der bestimmten Werte von X&sub1; bis X&sub3; in gleichwertige Y&sub1; bis bzw. Y&sub3; Werte mittels modularer Arithmetik nach der Beschreibung in der gleichzeitig anhängenden Patentanmeldung von R.R. McKnight et al. Der dritte Schritt des 3-Schritt-Ziffernumkehrverfahrens bedient sich der Gleichung
- Y = Y&sub3; 3 3 + Y&sub2; 3 + Y&sub1; (3)
- die auf die gleiche Weise wie Gleichung (2) abgeleitet wird aber die Werte Xi der Gleichung (2) durch die Werte Yi ersetzt. Es ist zu verstehen, daß der Vorteil der vorliegenden 2-Schritt- und 3-Schritt-Verfahren darin liegt, daß die Zeitschlitze im wesentlichen gleichförmig in einem Zeitbereichsrahmen verteilt sind und daß alle Kapazitätsbereichs-CTS garantiert innerhalb des Zeitbereichsrahmens 31 umkodiert werden.
- Beispielhafte Anordnungen für programmierbare Multiplexer 13&sub1; zur Durchführung der obigen 2-Schrittoder 3-Schritt-Verfahren sind in Figuren 4 und 5 dargestellt. In der Figur 4 empfängt ein Rahmenzähler 60 ein Taktsignal, das eine Mehrzahl von Teilungskreisen 61-63 durchläuft, die Binärwertausgaben liefern, die auf die Zeitschlitznummern in Zeitbereichsrahmen 31 in Figur 2 bezogen sind. Für Erläuterungszwecke betrifft die nachfolgende Beschreibung des PMUX der Figur 4 das vorige Beispiel eines Kapazitäts- und Zeitbereichsrahmens mit 45 CTS, wobei die Basen 3,3 und 5 benutzt werden. Der Rahmenzähler 60 würde daher einen Dreiteilungskreis 61, einen Dreiteilungskreis 62 und einen Fünfteilungskreis 63 enthalten. Da die binäre Ausgabe von den Dreiteilungskreisen 61 und 62 nur eine binäre "0", "1" oder "2" sein kann, wird es von jedem Dreiteilungskreis zwei Ausgangsleitungen geben, während der Fünfteilungskreis 63 3 Ausgangsleitungen bietet um die möglichen Binärkodes 000, 001, 010, 011 und 100 aufzunehmen. Die erste Ausgangsleitung vom Dreiteilungskreis 61 wird als niedrigstwertiges Bit (LSB - Least Significant Bit) angesehen, während die höchstwertige binäre Ausgangsleitung vom Fünfteilungskreis 63 als höchstwertiges Bit (MSB - Most Significant Bit) angesehen wird. Es ist zu bemerken daß die LSB-MSB-Bit vom Rahmenzähler 60 in umgekehrter Reihenfolge wie durch die beispielhafte gestrichelte Linie für das LSB vom Dreiteilungskreis 61 zum MSB- Eingang für den Vergleicher 67 des Datenanschlusses A gezeigt mit dem Datenanschluß A zugehörigen Vergleichern 67 und 68 verbunden sind, um das Ziffernumkehrverfahren automatisch zu erzeugen.
- Jeder als ein Eingang zu einem PMUX 13 abgeschlossener Eingangsdatenanschluß wird mit einem Beginnbitspeicher 65 und einem Endebitspeicher 66 versehen, die mit einem ersten zugehörigen Vergleicher 67 beziehungweise einem zweiten zugehörigen Vergleicher 68 verbunden sind. Diese Speicher und Vergleicher sind effektiv mit dem Kapazitätsbereichsrahmen 30 der Figur 2 verbunden. Jeder der ersten und zweiten Vergleicher empfängt die Bit an den 7 Ausgangs leitungen vom Rahmenzähler 60 in der umgekehrten Reihenfolge an deren getrennten Eingängen. Die Ausgänge von jedem der ersten und zweiten mit dem Eingangsdatenanschluß A verbundenen Vergleicher 67 und 68 sind mit getrennten Eingängen eines getrennten zugehörigen UND-Gatters 69 verbunden und der Ausgang vom UND- Gatter 69 ist mit einem ersten Eingang eines getrennten zweiten UND-Gatters 70 verbunden. Das Datensignal von einer zu diesem Eingangsdatenanschluß gehörenden Synchronisierungseinrichtung 12i wird an den zweiten Eingang des zugehörigen UND-Gatters 70 angelegt. Es wird gezeigt, daß die Ausgänge vom zweiten UND-Gatter 70 mit einem Eingang eines wahlweisen ODER-Gatters 71 verbunden sind, wobei der Ausgang des ODER-Gatters 71 zur Übertragung zum inversen Demultiplexer 20 am fernen Ende an den Kanal 15&sub1; angelegt wird.
- Im Betrieb initialisiert ein Steuersignal den Beginnbitspeicher 65 und den Endebitspeicher 66 für jeden der Eingangsdatenanschlüsse, der im gegenwärtigen Beispiel nur Datenanschluß A ist. In dem in Figur 2 gezeigten gegenwärtigen Beispiel würden die Beginn- und Endebitspeicher 65 und 66 für den Datenanschluß A auf 00 beziehungsweise 38 gesetzt werden, da diese die willkürlich zugewiesenen zusammenhängenden CTS im Kapazitätsbereichsrahmen 30 für den Datenanschluß A sind. Gleichermaßen würden die Beginn- und Endebitspeicher 65B und 66B für jeden anderen Datenanschluß, der an den Eingang des PMUX 13&sub1; angeschlossen sein könnte, auf 39 bzw. 40-44, je nach der erforderlichen Kapazitätsbereichsmenge aber nicht mehr als die nicht zugewiesenen 6 CTS, gesetzt werden.
- Im gegenwärtigen Beispiel vergleicht, wenn der Rahmenzähler 60 Binärsignale an seinen 7 Ausgangsleitungen bereitstellt, die die Adresse eines bestimmten Zeitbereichszeitschlitzes andeuten, jeder der ersten Vergleicher 67 den zugehörigen gespeicherten Beginnbitwert mit dem binären Bit-Umkehrwert vom Rahmenzähler 60 und gibt eine binäre "1" aus, wenn der binäre Umkehrwert vom Rahmenzähler 60 gleich dem zugehörigen oder größer als der zugehörige Beginnbitwert ist, und eine "0", wenn der umgekehrte Binärwert vom Rahmenzähler 60 weniger als das gespeicherte Beginnbit ist. Gleichermaßen vergleicht jeder der zweiten Vergleicher 68 den zugehörigen gespeicherten Endebitwert mit den umgekehrten Binärwerten vom Rahmenzähler 60 und gibt eine binäre "1" aus, wenn der zugehörige Endebitwert gleich dem empfangenen oder weniger als der empfangene umgekehrte Binärwert vom Rahmenzähler 60 ist, und eine binäre "0", wenn der zugehörige Endebitwert größer als der vom Rahmenzähler 60 empfangene umgekehrte Binärwert ist.
- Für die Zeitdauer der Zeitbereichszeitschlitznummer Y=12 würde daher der Rahmenzähler 60 den gleichwertigen Binärwert für 1,1,0 für X&sub3; bis bzw. X&sub1; wie in der Tabelle der Figur 3 gezeigt ausgeben. Jeder der Vergleicher 67 und 68 für die Datenanschlüsse A (und B) würde aufgrund des Leitungsumtauschs zwischen Rahmenzähler 60 den Umkehrwert von 0,1,1 (X=06) vom Rahmenzähler 60 empfangen. Vergleicher 67 vergleichen dann den gespeicherten Beginnbitwert des zugehörigen Speichers 65 mit dem empfangenen umgekehrten Binärkode. Nur der Vergleicher 67 für den Datenanschluß A würde eine binäre "1" ausgeben, da dieser Vergleicher feststellen würde, daß er gleich dem gespeicherten oder größer als der gespeicherte Beginnbitwert von 00 im zugehörigen Beginnbitspeicher 65 ist. Vergleicher 67 für jeden anderen Datenanschluß würden bestimmen, daß der empfangene umgekehrte Binärkode weniger als der gespeicherte Beginnbitwert ist und eine binäre "0" ausgeben. Für Vergleicher 68 des Datenanschlusses A und Datenanschlusses B jedoch würde jeder Vergleicher 68 eine binäre "1" ausgeben, da der empfangene Binärkode 0,1,1 (gleich Ziffer X=6) weniger als der in jedem der Endebitspeicher 66 gespeicherte Endebitwert ist.
- Als Ergebnis würde nur das zum Datenanschluß A gehörende UND-Gatter 69 ein Freigabe-Ausgangssignal mit binärer "1" während des Zeitbereichsrahmenzeitschlitzes Y=12 ausgeben, da an seinen beiden Eingängen von den Vergleichern 67 und 68 eine binäre "1" anliegt. Dieses Freigabe-Ausgangssignal vom UND-Gatter 69 des Datenanschlusses A führt dem UND-Gatter 70 ein Freigabesignal mit einer binären "1" zu, um zu ermöglichen, daß das Eingangsdatensignal vom Datenanschluß A durch dieses und zum wahlweisen ODER-Gatter 71 für die Übertragung über den Kanal 15&sub1; läuft. Ein gleichartiger Vorgang tritt für jeden der Zeitbereichszeitschlitze Y=00-38 in der Tabelle der Figur 3 ein, um zu ermöglichen, daß auf den Datenanschluß A entsprechend dem Kapazitätsbereich während jedes der Zeitbereichszeitschlitze zugegrif fen werden kann. Sollte der Datenanschluß B eingeschlossen sein, dann würden die zugehörigen Vergleicher 67B und 68B und UND- Gatter 693 und 703 wirken, um zu ermöglichen, daß auf den Datenanschluß B entsprechend den Kapazitätsbereichs-CTS 39 und höher während jedes der Zeitbereichszeitschlitze zugegriffen werden kann.
- Zur Durchführung des 3-Schritt-Verfahrens braucht nur ein wahlweiser Wandler 73 am Ausgang des Rahmenzählers 60 angeordnet zu werden, um die Umwandlung für die Nummernbasenwerte von X&sub1; bis X&sub3; zu Y&sub1; bis bzw. Y&sub3; mit modularer Arithmetik wie in der gleichzeitig anhängenden Patentanmeldung von R.R. McKnight et al. beschrieben durchzuführen. Diese umgewandelten Y&sub1;- bis Y&sub3;-Werte werden dann in Gleichung (2) für X&sub1; bis bzw. X&sub3; benutzt. In Figur 5 wird eine beispielhafte alternative bevorzugte Anordnung für die Durchführung des 2-Schritt- und 3-Schritt-Ziffernumkehrverfahrens dargestellt, in dem die Kapazitätsbereichsparameter einem Prozessor 80 wie einem Personal Computer oder sonstigen Computer oder Mikroprozessor zugeführt werden und der Prozessor 80 die entsprechenden 2-Schritt- oder 3-Schritt-Kapazitätsbereich-Zeitbereich-Berechnungen durchführt. Die Ergebnisse werden dann in einem RAM 81 gespeichert und wie eine Nachschlagetabelle benutzt, um Anschlußauswahl zum Multiplexen der Signale des Eingangsdatenanschlusses A (und B) auf die Kanäle 15&sub1; bis 15&sub4; auf die in Figuren 2 und 3 dargestellte Weise bereitzustellen.
- Am Empfangsende enthält der inverse Demultiplexer 20 der Figur 1 eine Mehrzahl von programmierbaren Demultiplexern (PDMUX), die für das beispielhafte Vier- Kanal-System mit 23&sub1; bis 23&sub4; bezeichnet sind. Die Ausgabe [sic] von PDMUX 23&sub1; bis 23&sub4; sind die wiederhergestellten beispielhaften Signale mit einer Datengeschwindigkeit von 39,00 Mb/s, die als Eingaben zu PMUX 13&sub1; bis bzw. 13&sub4; am inversen Multiplexer 10 bereitgestellt wurden. Die Ausgangssignale von PDMUX 23&sub1; bis 23&sub4; werden als Eingänge in ein Neusynchronisierungsmittel 24 bereitgestellt. Die PDMUX 23&sub1; bis 23&sub4; und Neusynchronisierungsmittel 24 am Empfangsende arbeiten auf umgekehrte Weise von den PMUX 13&sub1; bis 13&sub4; und Synchronisierungsmittel 12 am Übertragungsende zur Wiederherstellung der ursprünglichen beispielhaften entschachtelten Eingangsdatensignale mit 38,88 Mb/s. Ein Multiplexer 25 multiplext dann die vier beispielhaften 38, 88-Mb/s-Ausgangssignale vom Entsynchronisierungsmittel 24 zur Herstellung des ursprünglichen beispielhaften SONET ST3-Eingangssignals mit 155,52 Mb/s und seiner Übertragung zu einer Endbenutzervorrichtung.
- Am Empfangsende im inversen Demultiplexer 20 kann das Neusynchronisierungsmittel 24 getrennte Neusynchronisierungseinrichtungen 24&sub1; bis 24&sub4; für jeden der PMUX 23&sub1; bis bzw. 234 umfassen. Wie in Figur 7 dargestellt werden die Daten- und Takt-Teilabschnittssignale von jedem der PMUX 23&sub1; bis 23&sub4; in Neusynchronisierungseinrichtungen 24&sub1; bis bzw. 24&sub4; empfangen. Der Direktzugriffsspeicher (RAM) 46 wird als großer elastischer Speicher zur Kompensierung von Lauf zeitunterschieden in den Übertragungskanälen 15&sub1; bis 15&sub4; benutzt. Für Erläuterungszwecke richtet sich die nachfolgende Besprechung auf die Funktionsweise der Neusynchronisierungseinrichtung 24&sub4; und es ist zu verstehen, daß jede der Neusynchronisierungseinrichtungen 24&sub1; bis 24&sub3; auf gleiche Weise funktioniert. Das Daten- Teilabschnittssignal vom PMUX 234 wird in einem Markierungsdetektor 44 empfangen, der die von der Markierungseinblendschaltung 41 der Synchronisierungseinrichtung 124 im entfernten inversen Multiplexer 10 eingeblendete Markierung erkennt und sowohl das Markierungsdetektorausgangssignal als Rücksetzsignal zu einem Schreibzähler 45, der Teil eines RAMs 46 bildet, als auch den Empfangsdatenstrom zu einem schnellen RAM 47 über eine Steuerschaltung 48 sendet. Das Takt-Teilabschnittsignal wird auch im Schreibzähler 45 empfangen und zur Erhöhung des Adreßsignals zum RAM zum Einschreiben des Datenstroms vom Markierungsdetektor 44 in sequentiell adressierte Speicherstellen im RAM 47 benutzt. Ein Lesezähler 49 wirkt zur Adressierung des RAMs 47 zum Auslesen der gespeicherten Daten mit einer Teilabschnitts-Ausgangsgeschwindigkeit, die der beispielhaften Datengeschwindigkeit von 38,88 Mb/s mit Ausnahme der von der Markierungseinblendschaltung 41 des inversen Multiplexers 10 eingeblendeten Markierungen gleich ist, und um diesen Datenstrom dem MUX 25 zuzuführen. Im MUX 25 werden die Daten von den Neusynchronisierungseinrichtungen 24&sub1; bis 24&sub4; gemultiplext, um das SONET-Ausgangssignal mit 155,52 Mb/s zu erzeugen. Der Lesezähler erhält die Takt signale zum Auslesen der Daten aus RAM 47 von einer Regelschleife mit einem Phasendetektor 50, der die Leseund Schreibzählerphasen vergleicht, um ein Steuersignal für den spannungsgesteuerten Oszillator 51 zu erzeugen, der nachgeführt wird, um ein Ausgangssignal zu erzeugen, das der 155,52-Mb/s-Geschwindigkeit gleicht. Der N-Teilungskreis 52 erzeugt das Taktsignal von 38,88 Mb/s für den Lesezähler 49. Der Lesezähler 49 in der Neusynchronisierungseinrichtung 244 erzeugt auch einen Synchronimpuls zur gleichen Zeit, zu der er sich selbst rücksetzt, wobei die Wiederholzeit dem in der Synchronisierungseinrichtung 124 des inversen Multiplexers 10 erzeugten, von der Markierungseinblendschaltung 41 benutzten Markierungseinblendintervall gleich ist. Dieser Synchronimpuls vom Lesezähler 49 in der Neusynchronisierungseinrichtung 24&sub4; wird zu den Neusynchronisierungseinrichtungen 24&sub1; bis 24&sub3; verteilt, um ihre zugehörigen Lesezähler 49 rückzusetzen. Da jeder Schreibzähler 45 in Neusynchronisierungseinrichtung 24&sub1; bis 24&sub4; durch die zu ihrem entsprechenden Teilabschnitts-Datensignal gehörige Synchronisierungsmarkierung rückgesetzt wird, werden die in die RAM 47 von jeder der Neusynchronisierungseinrichtungen 24&sub1; bis 24&sub4; eingeschriebenen Daten im Bezug auf die von den Schreibzählern 45 in der zugehörigen Neusynchronisierungseinrichtung erhaltenen RAM-Adressen neu synchronisiert. Da die Lesezähler 49 in jeder der Neusynchronisierungseinrichtungen 24&sub1; bis 24&sub3; mit dem Lesezähler 49 in der Neusynchronisierungseinrichtung 24&sub4; synchronisiert werden, werden die Daten aus den RAM 47 der Neusynchronisierungseinrichtungen 24&sub1; bis 24&sub4; ausgelesen und dem Multiplexer 25 in neusynchronisierter Reihenfolge zugeführt.
- Es ist zu verstehen, d&13 andere Modifikationen an den oben beschriebenen Anordnungen ausgeführt werden können und immer noch in den Rahmen der vorliegenden Erfindung fallen. Beispielsweise ist es möglich, in jedem der PMUX 13&sub1; bis 13&sub4; asynchrones Impulsstopfen durchzuführen, indem über den Eingang A hinaus zusätzliche Eingangsanschlüsse und wahlweise Eingänge B, die Stopfanzeigebit liefern, eingeschlossen werden. Dann können alle zusätzlichen unbenutzten Kapazitätsbereichszeitschlitze (CTS) zur Vermehrung der zusammenhängenden CTS für einen Eingangsdatenanschluß benutzt werden, und die zusätzlichen PMUX 13-Eingangsanschlüsse können zur Anzeige der Stopfbit an den entsprechenden Zeitbereichszeitschlitzen benutzt werden. Weiterhin könnte das ursprüngliche beispielhafte 155, 52-Mb/s-Eingangssignal zum DMUX 11 in andere als vier 38,88-Mb/s-Teilabschnitts- Ausgangssignale wie beispielsweise acht 19,44 Mb/s-Teilabschnitts-Ausgangssignale entschachtelt worden sein. Für ein solches Beispiel ist es möglich, daß jedes der 19,44-Mb/s-Signale auf beispielsweise ein 20-Mb/s-Ausgangssignal der Synchronisierungseinrichtung 12 aufgefüllt wird, und getrennte zwei der acht 20-Mb/s- Teilabschnitts-Ausgangssignale den A- und B-Datenanschlüssen der PMUX 13&sub1; bis 13&sub4; zugeführt werden, da die Kombination von zwei 20-Mb/s-Signalen unter der DS3- Geschwindigkeit von 45 Mb/s liegt.
Claims (7)
1. Verfahren zur Übertragung eines Eingangssignals
mit einer ersten Datengeschwindigkeit zu einem entfernten
Endgerät über Übertragungskanäle mit einer niedrigeren
zweiten Datengeschwindigkeit, mit folgenden Schritten:
(a) Demultiplexen des Eingangssignals mit der
ersten Datengeschwindigkeit in eine Mehrzahl von
Teilabschnitts-Ausgangssignalen, wobei jedes
Teilabschnitts-Ausgangssignal eine Datengeschwindigkeit umfaßt, die
niedriger als die zweite Datengeschwindigkeit ist;
(b) Einfügen eines Markierungssignals mit einem
vorbestimmten Zeitverhältnis in jedes der Mehrzahl von
Teilabschnitts-Ausgangssignalen in vorbestimmten
Zeitabständen;
(c) Empfangen an getrennten Eingängen von jeweils
einem oder mehreren Geschwindigkeitsanpassungsmitteln von
Teilabschnitts-Ausgangssignalen von Schritt (b), die in
Kombination für jedes Geschwindigkeitsanpassungsmittel
insgesamt nicht mehr als die Kapazität der zweiten
Datengeschwindigkeit ausmachen, und Einfügen dieser
Teilabschnitts-Ausgangssignale in ein getrenntes
Ausgangssignal mit der zweiten Datengeschwindigkeit; und
(d) Übertragung von zwei oder mehreren Signalen
mit der zweiten Datengeschwindigkeit von Schritt (c) über
zwei oder mehrere Übertragungskanäle mit der zweiten
Datengeschwindigkeit zu einem oder mehreren entfernten
Empfängern zur Wiedergewinnung des ersten
Dateneingangssignals;
wobei bei der Durchführung von Schritt (c)
folgende Teilschritte durchgeführt werden:
(c1) Zuweisen jedes mit einem
Geschwindigkeitsanpassungsmittel verbundenen
Teilabschnitts-Ausgangssignals zu einer oder mehreren
vorbestimmten zusammenhängenden Adressen eines
Kapazitätsbereichsrahmens in Abhängigkeit von der
Datengeschwindigkeit des empfangenen Teilabschnitts-Ausgangssignals,
wobei der Kapazitätsbereichsrahmen eine vorbestimmte
Anzahl von zuweisbaren Adressen enthält;
(c2) Umwandeln, in jedem
Geschwindigkeitsanpassungsmittel,
jeder der zusammenhängenden Adressen des
Kapazitätsbereichsrahmens für jedes der empfangenen
Teilabschnitts-Ausgangssignale vom Schritt (b) in
nichtzusammenhängende Adressen in einem Zeitbereichsrahmen, so
daß die nicht zusammenhängenden Adressen im wesentlichen
gleichmäßig über den Zeitbereichsrahmen verteilt sind;
und
bei der Durchführung von Schritt (d), Übertragung
von Teilen eines der Teilabschnitts-Ausgangssignale
während jeder Adresse der Zeitbereichsrahmenfolge, wie in
Schritt (c) bestimmt, über einen der Übertragungskanäle
mit der zweiten Datengeschwindigkeit zu einem oder
mehreren entfernten Empf ängern zur Wiedergewinnung des
Eingangssignals mit der ersten Datengeschwindigkeit.
2. Verfahren nach Anspruch 1, wobei bei der
Durchführung von Schritt (c2) folgende Teilschritte
durchgeführt werden:
(e) Durchzählen eines Zeitbereichsrahmens in
jedem Geschwindigkeitsanpassungsmittel in vorbestimmter
Folge von einer ersten zu einer letzten Adresse einer
Zählfolge, wobei die Zählfolge durch ein Mehrbitwort mit
N Einzelsegmenten dargestellt wird;
(f) Erzeugen von N Binärworten, wobei jedes Wort
ein oder mehrere Bit enthält, wobei jedes Wort mit einem
der N Segmente nach Schritt (e) verbunden ist;
(g) Vergleichen des Mehrbitwortes von Schritt (f)
in umgekehrter Reihenfolge mit einer ersten und zweiten
Nummer, die eine mit vorbestimmten, in Schritt (c1) jedem
der Teilabschnitts-Ausgangssignale zugewiesenen
zusammenhängenden Adressen im Kapazitätsbereich verbundene
Startbzw. Stopadresse definieren, um zuzuordnen, welches des
einen oder der mehreren Teilabschnitts-Ausgangssignale
jeder Adresse des Zeitbereichsrahmens zugewiesen wird.
3. Verfahren nach Anspruch 2, wobei bei der
Durchführung von Schritt (f) folgende Teilschritte
durchgeführt werden:
(f1) Umwandeln der vorbestimmten Anzahl von
Adressen im Kapazitätsbereichsrahmen in eine Mehrzahl von
getrennten Nummerbasen, die, wenn sie miteinander
multipliziert werden, die besagte vorbestimmte Anzahl von
Adressen im Kapazitätsbereichsrahmen ergeben; und
(f2) Übersetzen jeder der Adressen des
Kapazitätsbereichsrahmens in ein getrenntes Binärwort für jede
der in Schritt (f1) bestimmten Nummerbasen.
4. Verfahren nach Anspruch 3, wobei bei der
Durchführung von Schritt (g) die Nummerbasen in der
umgekehrten Reihenfolge zu der nach Schritt (f1) und die binären
Ausgangswerte von Schritt (f2) in einer umgekehrten
Reihenfolge zur Zuweisung jeder Zeitbereichsrahmenadresse
zu einem bestimmten des einen oder der mehreren
Teilabschnitts-Ausgangssignale benutzt werden.
5. Verfahren nach Anspruch 1, mit dem weiteren
Schritt:
(e) des gleichzeitigen Durchführens von Schritten
(b) bis (d) in jedem der zwei oder mehreren
Geschwindigkeitsanpassungsmittel und des Durchführens von Schritt
(d) von jedem Geschwindigkeitsanpassungsmittel durch
Übertragung von Abschnitten der zugehörigen
Teilabschnitts-Ausgangssignale über einen getrennten der
Kanäle mit der zweiten Datengeschwindigkeit.
6. Verfahren nach Anspruch 5 mit den weiteren
Schritten, am fernen Empfänger:
(f) Empfangen einer in Schritt (d) von jedem des
einen oder der mehreren Anpassungsmittel für die erste
Geschwindigkeit übertragenen Zeitbereichsrahmenfolge an
einem getrennten Anpassungsmittel für die zweite
Geschwindigkeit für die Wiedergewinnung jedes
Teilabschnitts-Ausgangssignals, das die besagte
Zeitbereichsrahmenfolge an einem getrennten Ausgang jedes
Anpassungsmittels für die zweite Geschwindigkeit bildet;
(g) Entfernen des Markierungssignals aus jedem
der jeden Zeitbereichsrahmen bildenden wiedergewonnenen
Teilabschnitts-Ausgangssignale; und
(h) Multiplexen eines jeden der Teilabschnitts-
Ausgangssignale von jedem der Anpassungsmittel für die
zweite Geschwindigkeit in ein dem Eingangssignal mit der
ersten Datengeschwindigkeit entsprechendes
Ausgangssignal.
7. Verfahren nach Anspruch 1 mit den weiteren
Schritten, am fernen Empfänger:
(e) Empfangen der in Schritt (d) von jedem des
einen oder der mehreren Anpassungsmittel für die erste
Geschwindigkeit übertragenen Zeitbereichsrahmenfolge an
einem getrennten Anpassungsmittel für die zweite
Geschwindigkeit zur Wiedergewinnung jedes
Teilabschnitts-Ausgangssignals, das die besagte Zeitbereichsrahmenfolge
an einem getrennten Ausgang des Anpassungsmittels für die
zweite Geschwindigkeit bildet;
(f) Entfernen des Markierungssignals aus jedem
der jeden Zeitbereichsrahmen bildenden wiedergewonnenen
Teilabschnitts-Ausgangssignale; und
(g) Multiplexen eines jeden der Teilabschnitts-
Ausgangssignale von Schritt (f) aus jedem der
Anpassungsmittel für die zweite Geschwindigkeit in ein dem
Eingangssignal mit der ersten Datengeschwindigkeit
entsprechendes Ausgangssignal.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/460,209 US5065396A (en) | 1990-01-02 | 1990-01-02 | Inverse multiplexer and demultiplexer techniques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69016634D1 DE69016634D1 (de) | 1995-03-16 |
| DE69016634T2 true DE69016634T2 (de) | 1995-05-24 |
Family
ID=23827780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69016634T Expired - Fee Related DE69016634T2 (de) | 1990-01-02 | 1990-11-22 | Inverse Multiplexer- und Demultiplexerverfahren. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5065396A (de) |
| EP (1) | EP0436293B1 (de) |
| JP (1) | JPH0761055B2 (de) |
| AU (1) | AU618694B2 (de) |
| CA (1) | CA2031054C (de) |
| DE (1) | DE69016634T2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10057933B4 (de) * | 2000-11-22 | 2020-02-06 | Smsc Europe Gmbh | Verfahren zur Übertragung eines anisochronen Datenstroms auf einer isochronen Übertragungsstrecke |
Families Citing this family (111)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062105A (en) * | 1990-01-02 | 1991-10-29 | At&T Bell Laboratories | Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame |
| WO1991014319A1 (en) * | 1990-03-16 | 1991-09-19 | Newbridge Networks Corporation | Digital data transmission system |
| DE4018483A1 (de) * | 1990-06-09 | 1991-12-12 | Controlware Gmbh Kommunikation | Verfahren und vorrichtung zur fernuebertragung von daten |
| US5331641A (en) * | 1990-07-27 | 1994-07-19 | Transwitch Corp. | Methods and apparatus for retiming and realignment of STS-1 signals into STS-3 type signal |
| US5257261A (en) * | 1990-07-27 | 1993-10-26 | Transwitch Corporation | Methods and apparatus for concatenating a plurality of lower level SONET signals into higher level sonet signals |
| WO1992005644A1 (en) * | 1990-09-24 | 1992-04-02 | Transwitch Corporation | Sonet signal generating apparatus and method |
| US5491695A (en) * | 1991-07-17 | 1996-02-13 | Digital Access Corporation | Means and method of dial up bridging of network for high bandwidth digital communication |
| US5231649A (en) * | 1991-08-08 | 1993-07-27 | Ascend Communications, Inc. | Method and apparatus for dynamic bandwidth allocation in a digital communication session |
| JP3158213B2 (ja) * | 1991-09-12 | 2001-04-23 | 富士通株式会社 | 並列伝送方法および装置 |
| JPH0575651A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | パケツト伝送方式 |
| US5251210A (en) * | 1991-11-01 | 1993-10-05 | Ibm Corporation | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel |
| US5550825A (en) * | 1991-11-19 | 1996-08-27 | Scientific-Atlanta, Inc. | Headend processing for a digital transmission system |
| JPH07504071A (ja) * | 1991-12-23 | 1995-04-27 | ネットワーク・エクスプレス・インコーポレイテッド | 交換デジタルネットワークを介してデータターミナル装置をインターネットワーク化するシステム |
| US5341369A (en) * | 1992-02-11 | 1994-08-23 | Vitesse Semiconductor Corp. | Multichannel self-routing packet switching network architecture |
| FI90297C (fi) * | 1992-04-02 | 1994-01-10 | Nokia Telecommunications Oy | Digitaalisen siirtoverkon verkkoliitäntämenetelmä ja verkkoliitäntä |
| EP0565890A3 (de) * | 1992-04-16 | 1995-01-11 | Siemens Ag | Verfahren und Anordnung zur Übertragung eines Digitalsignals in einem VC-12-Container über Übertragungskanäle. |
| JP2682334B2 (ja) * | 1992-05-29 | 1997-11-26 | 日本電気株式会社 | 画像信号の符号化伝送方法 |
| ATE144091T1 (de) * | 1992-07-20 | 1996-10-15 | Siemens Ag | Verfahren zur weiterleitung eines nachrichtenzellenstroms über eine mehrzahl paralleler verbindungsleitungen unter einhaltung der reihenfolge der nachrichtenzellen |
| US5361259A (en) * | 1993-02-19 | 1994-11-01 | American Telephone And Telegraph Company | Wide area network (WAN)-arrangement |
| US5610945A (en) * | 1993-11-04 | 1997-03-11 | International Business Machines Corporation | System for identifying communication sequences transmitted across multiple carriers by examining bit streams for sequences of valid words |
| US6125398A (en) * | 1993-11-24 | 2000-09-26 | Intel Corporation | Communications subsystem for computer-based conferencing system using both ISDN B channels for transmission |
| JPH07154447A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 高速データ伝送回路 |
| US5579239A (en) * | 1994-02-16 | 1996-11-26 | Freeman; Mitchael C. | Remote video transmission system |
| US5390239A (en) * | 1994-03-17 | 1995-02-14 | Morris; Gregory A. | Method for increasing digital data throughput over telephone lines |
| JP2715900B2 (ja) * | 1994-03-30 | 1998-02-18 | 日本電気株式会社 | 並列データ伝送装置 |
| US5617417A (en) * | 1994-09-07 | 1997-04-01 | Stratacom, Inc. | Asynchronous transfer mode communication in inverse multiplexing over multiple communication links |
| US6972786B1 (en) | 1994-12-30 | 2005-12-06 | Collaboration Properties, Inc. | Multimedia services using central office |
| US5751338A (en) * | 1994-12-30 | 1998-05-12 | Visionary Corporate Technologies | Methods and systems for multimedia communications via public telephone networks |
| US5581566A (en) * | 1995-01-06 | 1996-12-03 | The Regents Of The Univ. Of California Office Of Technology Transfer | High-performance parallel interface to synchronous optical network gateway |
| FI100212B (fi) * | 1995-03-06 | 1997-10-15 | Nokia Telecommunications Oy | Suurinopeuksinen datasiirto matkaviestinverkoissa |
| US9191117B2 (en) * | 1995-05-11 | 2015-11-17 | Ciena Corporation | High-speed optical transponder systems |
| US6233077B1 (en) | 1995-05-11 | 2001-05-15 | Ciena Corporation | Remodulating channel selectors for WDM optical communication systems |
| US5570356A (en) * | 1995-06-07 | 1996-10-29 | International Business Machines Corporation | High bandwidth communications system having multiple serial links |
| US5598413A (en) * | 1995-07-10 | 1997-01-28 | Adtran, Inc. | Four-wire, half-rate architecture with embedded differential delay compensation for extending range of basic rate ISDN communications |
| US5974031A (en) * | 1995-10-25 | 1999-10-26 | Hewlett-Packard Company | Automatic detection of a telecommunications fractional channel configuration |
| US5627820A (en) * | 1995-10-25 | 1997-05-06 | Hewlett-Packard Company | Automatic detection of a telecommunications fractional channel |
| DE19621750C2 (de) * | 1996-05-30 | 2001-03-01 | Siemens Ag | Verfahren zum Übertragen von Daten zwischen einer Sendestation und einer dieser zugeordneten Empfangsstation |
| KR0171029B1 (ko) * | 1996-06-28 | 1999-03-30 | 정선종 | 파이/4 전이 큐.피.에스.케이(qpsk) 변조기용 펄스 성형 필터 |
| US5923667A (en) * | 1996-06-28 | 1999-07-13 | International Business Machines Corporation | System and method for creating N-times bandwidth from N separate physical lines |
| US5781598A (en) * | 1996-08-14 | 1998-07-14 | Hardy, Iii; Harmon S. | System and method of asynchronous data transfer through a plurality of modems |
| US5987030A (en) | 1996-09-27 | 1999-11-16 | Cisco Technology, Inc. | Transparent circuit emulation for packet switching network |
| US6215798B1 (en) * | 1996-11-01 | 2001-04-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Multi-frame synchronization for parallel channel transmissions |
| US6002692A (en) * | 1996-12-30 | 1999-12-14 | Hyundai Electronics America | Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric |
| US5850398A (en) * | 1996-12-30 | 1998-12-15 | Hyundai Electronics America | Method of scheduling data cell transmission in an ATM network |
| US5949788A (en) * | 1997-05-06 | 1999-09-07 | 3Com Corporation | Method and apparatus for multipoint trunking |
| FR2771878B1 (fr) * | 1997-12-03 | 2001-12-21 | Sat Sa De Telecomm | Procede pour interconnecter deux ensembles locaux de communication a travers un reseau de transmission, et equipement de connexion correspondant |
| US6330248B1 (en) * | 1997-12-05 | 2001-12-11 | Advanced Micro Devices, Inc. | Arrangement for transmitting data packets from a media access controller across multiple physical links |
| US6134246A (en) * | 1998-01-26 | 2000-10-17 | Samsung Electronics Co., Ltd. | Inverse multiplexing within asynchronous transfer mode communication networks |
| US6693904B1 (en) * | 1998-04-09 | 2004-02-17 | Lucent Technologies Inc. | Trace format for a sliced switch fabric |
| US6266345B1 (en) * | 1998-04-24 | 2001-07-24 | Xuan Zhon Ni | Method and apparatus for dynamic allocation of bandwidth to data with varying bit rates |
| US6618374B1 (en) * | 1998-09-10 | 2003-09-09 | Cisco Technology, Inc. | Method for inverse multiplexing of ATM using sample prepends |
| US6917630B1 (en) * | 1998-10-06 | 2005-07-12 | Nortel Networks Limited | Concatenation of containers in synchronous digital hierarchy network |
| US6219562B1 (en) * | 1998-10-15 | 2001-04-17 | Airnet Communications Corporation | Broadband base station architecture for advanced resource management |
| GB2342823B (en) * | 1998-10-16 | 2000-11-29 | Marconi Comm Ltd | Communication system |
| US6370579B1 (en) * | 1998-10-21 | 2002-04-09 | Genuity Inc. | Method and apparatus for striping packets over parallel communication links |
| GB9828367D0 (en) * | 1998-12-22 | 1999-02-17 | Northern Telecom Ltd | Method and apparatus for communicating information |
| IT1307016B1 (it) * | 1999-01-27 | 2001-10-11 | Cselt Centro Studi Lab Telecom | Procedimento e dispositivo per la trasmissione di segnali numerici. |
| DE19905708C1 (de) * | 1999-02-11 | 2000-11-30 | Siemens Ag | Verfahren zur Administration von zusammengehörenden PCM-Kanälen für Mehrkanalverbindungen |
| US6728803B1 (en) | 1999-03-30 | 2004-04-27 | Mcdata Corporation | Interconnection architecture for managing multiple low bandwidth connections over a high bandwidth link |
| EP1045612A1 (de) * | 1999-04-12 | 2000-10-18 | International Business Machines Corporation | Verfahren und System zur Resynchronisierung von Kanälen mit inverser Multiplexerfunktion |
| EP1045610B1 (de) * | 1999-04-12 | 2008-04-09 | International Business Machines Corporation | Verfahren zur Neusynchronisierung einer Gruppe von B Kanäle in einem ISDN Netzwerk |
| US6873630B1 (en) * | 1999-05-19 | 2005-03-29 | Sun Microsystems, Inc. | Method and apparatus for a multi-gigabit ethernet architecture |
| US6956852B1 (en) * | 1999-06-25 | 2005-10-18 | Cisco Technology Inc. | Multi-function high-speed network interface |
| US6792003B1 (en) * | 1999-08-12 | 2004-09-14 | Nortel Networks Limited | Method and apparatus for transporting and aligning data across multiple serial data streams |
| IL132733A (en) * | 1999-11-03 | 2003-07-06 | Eci Telecom Ltd | Method and system for increasing bandwidth capacity utilization |
| US6625161B1 (en) | 1999-12-14 | 2003-09-23 | Fujitsu Limited | Adaptive inverse multiplexing method and system |
| DE10003485A1 (de) * | 2000-01-27 | 2001-08-09 | Siemens Ag | Verfahren und Vorrichtung zum Ausgleich von Übertragungslaufzeiten bei Datenübertragung über mehrere Übertragungskanäle |
| AT410739B (de) * | 2000-05-26 | 2003-07-25 | Ericsson Ahead Comm Systems Gm | System und verfahren zur übertragung von daten |
| US7260099B1 (en) * | 2000-07-14 | 2007-08-21 | Nortel Networks Limited | Processing of arbitrarily formatted client signals to achieve compatibility with existing transport networks |
| US8595372B2 (en) * | 2000-09-12 | 2013-11-26 | Wag Acquisition, Llc | Streaming media buffering system |
| US7716358B2 (en) | 2000-09-12 | 2010-05-11 | Wag Acquisition, Llc | Streaming media buffering system |
| US6766376B2 (en) | 2000-09-12 | 2004-07-20 | Sn Acquisition, L.L.C | Streaming media buffering system |
| US7006509B1 (en) | 2000-12-22 | 2006-02-28 | Cisco Technology, Inc. | Method and system for graceful slowlink deletion and subsequent fast link addition in an IMA group |
| US6952434B1 (en) | 2000-12-27 | 2005-10-04 | Cisco Technology, Inc. | System and method for processing control cells to prevent event missequencing and data loss in IMA groups |
| US7065104B1 (en) | 2000-12-28 | 2006-06-20 | Cisco Technology, Inc. | Method and system for managing inverse multiplexing over ATM |
| US7237035B1 (en) | 2001-02-12 | 2007-06-26 | Ceterus Networks, Inc. | Frame structure and method for wavelength concatenated channel framing |
| US6738540B2 (en) * | 2001-06-22 | 2004-05-18 | Lucent Technologies Inc. | Optical cross-connect switch using programmable multiplexers/demultiplexers |
| US7155127B2 (en) * | 2001-08-15 | 2006-12-26 | Nippon Telegraph And Telephone Corporation | Optical communication system, optical communication unit, and optical transceiving package |
| US7286570B2 (en) * | 2001-11-21 | 2007-10-23 | Alcatel-Lucent Canada Inc | High speed sequenced multi-channel bus |
| US7623541B2 (en) * | 2001-11-23 | 2009-11-24 | Smsc Europe Gmbh | Apparatus for transmitting an anisochronic data stream on an isochronic transmission route |
| EP2453696B1 (de) | 2001-11-26 | 2017-04-26 | Intellectual Ventures I LLC | Inverses Multiplexing der MAC-Schicht in einem Funkzugangsnetzwerk der dritten Generation |
| US7246303B2 (en) | 2002-03-25 | 2007-07-17 | Intel Corporation | Error detection and recovery of data in striped channels |
| DE50213428D1 (de) * | 2002-04-09 | 2009-05-20 | Abb Schweiz Ag | Redundante Übertragung von Schutzbefehlen zwischen Fernauslösegeräten |
| US7362777B2 (en) * | 2002-06-27 | 2008-04-22 | Nortel Networks Limited | Concatenated transmission of synchronous data |
| US7633971B1 (en) | 2002-09-13 | 2009-12-15 | Ceterus Networks, Inc. | Method and system for transport of packet-based datastreams over frame-based transport systems employing physically diverse transmission channels |
| US7570671B2 (en) * | 2002-11-20 | 2009-08-04 | Infinera Corporation | Method and apparatus for deploying forward error correction in optical transmission networks and the deployment of photonic integrated circuit (PIC) chips with the same |
| US7505486B2 (en) * | 2002-11-19 | 2009-03-17 | Hewlett-Packard Development Company, L.P. | Degradable network data path transmission scheme |
| JP4007313B2 (ja) * | 2003-01-22 | 2007-11-14 | 株式会社村田製作所 | 角度センサ |
| US20040196798A1 (en) * | 2003-04-01 | 2004-10-07 | Abousleman Glen P | System and method for wireless transmission of signals using multiple channels assigned in response to signal type |
| US7882510B2 (en) * | 2003-08-06 | 2011-02-01 | Microsoft Corporation | Demultiplexer application programming interface |
| US7308561B2 (en) * | 2003-12-12 | 2007-12-11 | Alcatel Lucent | Fast, scalable pattern-matching engine |
| US7209998B2 (en) * | 2004-02-04 | 2007-04-24 | Qualcomm Incorporated | Scalable bus structure |
| EP1738493A4 (de) * | 2004-02-19 | 2012-02-22 | Georgia Tech Res Inst | Systeme und verfahren zur parallelen kommunikation |
| US7349444B2 (en) * | 2004-08-23 | 2008-03-25 | Transwitch Corporation | SONET/SDH SPE/virtual container retiming with adaptive dual pointer leak rate computation |
| JP4464238B2 (ja) * | 2004-09-30 | 2010-05-19 | 富士通株式会社 | 無線中継装置、無線中継方法、情報通信システム |
| US20100142947A1 (en) * | 2008-12-08 | 2010-06-10 | Jong-Yoon Shin | Apparatus and method for pseudo-inverse multiplexing/de-multiplexing transporting |
| US20100169303A1 (en) | 2008-12-31 | 2010-07-01 | David Biderman | Playlists for real-time or near real-time streaming |
| US8260877B2 (en) | 2008-12-31 | 2012-09-04 | Apple Inc. | Variant streams for real-time or near real-time streaming to provide failover protection |
| US8156089B2 (en) | 2008-12-31 | 2012-04-10 | Apple, Inc. | Real-time or near real-time streaming with compressed playlists |
| US8578272B2 (en) | 2008-12-31 | 2013-11-05 | Apple Inc. | Real-time or near real-time streaming |
| US7971115B2 (en) * | 2009-01-31 | 2011-06-28 | Xilinx, Inc. | Method and apparatus for detecting and correcting errors in a parallel to serial circuit |
| JP5375221B2 (ja) * | 2009-03-12 | 2013-12-25 | 富士通株式会社 | フレーム転送装置およびフレーム転送方法 |
| GB2472203A (en) * | 2009-07-28 | 2011-02-02 | Europ Satellites Ltd | Providing hotel room entertainment services over plural twisted wire pairs |
| US8805963B2 (en) | 2010-04-01 | 2014-08-12 | Apple Inc. | Real-time or near real-time streaming |
| US8560642B2 (en) | 2010-04-01 | 2013-10-15 | Apple Inc. | Real-time or near real-time streaming |
| GB201105502D0 (en) | 2010-04-01 | 2011-05-18 | Apple Inc | Real time or near real time streaming |
| CN102882845B (zh) | 2010-04-07 | 2016-07-13 | 苹果公司 | 实时或准实时流传输 |
| US8537852B2 (en) * | 2010-05-07 | 2013-09-17 | Tyco Electronics Subsea Communications, Llc | Configuration and operation of inverse multiplexing communication system |
| KR101237298B1 (ko) * | 2011-04-15 | 2013-02-27 | 알피니언메디칼시스템 주식회사 | 초음파 영상 진단장치 및 그 진단방법 |
| US8856283B2 (en) | 2011-06-03 | 2014-10-07 | Apple Inc. | Playlists for real-time or near real-time streaming |
| US8843586B2 (en) | 2011-06-03 | 2014-09-23 | Apple Inc. | Playlists for real-time or near real-time streaming |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3982074A (en) * | 1975-04-21 | 1976-09-21 | International Telephone And Telegraph Corporation | Automatic channel assignment circuit |
| US4156796A (en) * | 1977-11-29 | 1979-05-29 | International Business Machines Corporation | Programmable data processing communications multiplexer |
| US4188665A (en) * | 1977-11-29 | 1980-02-12 | International Business Machines Corporation | Programmable communications subsystem |
| US4204093A (en) * | 1978-05-19 | 1980-05-20 | Bell Telephone Laboratories, Incorporated | Variable frame rate technique for use in a time-division multiple access (TDMA) communication system |
| US4322844A (en) * | 1979-09-20 | 1982-03-30 | International Telephone And Telegraph Corporation | Transmitter-receiver synchronizer |
| DE3001417C2 (de) * | 1980-01-16 | 1982-01-28 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Belegung von Zeitschlitzen eines Zeitmultiplexsystems mit dynamischen Multiplexern |
| US4330689A (en) * | 1980-01-28 | 1982-05-18 | The United States Of America As Represented By The Secretary Of The Navy | Multirate digital voice communication processor |
| US4383316A (en) * | 1980-04-14 | 1983-05-10 | Bell Telephone Laboratories, Incorporated | Apparatus for and method of collating partitioned time disordered synchronous data streams |
| JPS5836052A (ja) * | 1981-08-26 | 1983-03-02 | Fujitsu Ltd | 並列デ−タ伝送方式 |
| US4409683A (en) * | 1981-11-18 | 1983-10-11 | Burroughs Corporation | Programmable multiplexer |
| JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
| GB2151437B (en) * | 1983-12-13 | 1987-04-29 | Plessey Co Plc | Frame aligner for use in telecommunication exchange systems |
| US4558445A (en) * | 1984-04-18 | 1985-12-10 | The United States Of America As Represented By The Secretary Of The Air Force | Applique rate converter |
| US5058104A (en) * | 1988-07-26 | 1991-10-15 | Nec Corporation | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits |
| US4855996A (en) * | 1988-08-03 | 1989-08-08 | American Telephone And Telegraph Company | Time division multiplex arrangement |
| US4885745A (en) * | 1988-10-19 | 1989-12-05 | General Datacomm, Inc. | Algorithm for minimizing excursion in placement of channel selects into multiplexer frame |
| US4881224A (en) * | 1988-10-19 | 1989-11-14 | General Datacomm, Inc. | Framing algorithm for bit interleaved time division multiplexer |
| US5062105A (en) * | 1990-01-02 | 1991-10-29 | At&T Bell Laboratories | Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame |
-
1990
- 1990-01-02 US US07/460,209 patent/US5065396A/en not_active Expired - Lifetime
- 1990-11-22 EP EP90312744A patent/EP0436293B1/de not_active Expired - Lifetime
- 1990-11-22 DE DE69016634T patent/DE69016634T2/de not_active Expired - Fee Related
- 1990-11-28 CA CA002031054A patent/CA2031054C/en not_active Expired - Fee Related
- 1990-12-11 AU AU67958/90A patent/AU618694B2/en not_active Ceased
-
1991
- 1991-01-04 JP JP3010313A patent/JPH0761055B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10057933B4 (de) * | 2000-11-22 | 2020-02-06 | Smsc Europe Gmbh | Verfahren zur Übertragung eines anisochronen Datenstroms auf einer isochronen Übertragungsstrecke |
Also Published As
| Publication number | Publication date |
|---|---|
| US5065396A (en) | 1991-11-12 |
| AU6795890A (en) | 1991-07-04 |
| AU618694B2 (en) | 1992-01-02 |
| EP0436293B1 (de) | 1995-02-01 |
| CA2031054A1 (en) | 1991-07-03 |
| CA2031054C (en) | 1997-05-06 |
| JPH0761055B2 (ja) | 1995-06-28 |
| JPH04211534A (ja) | 1992-08-03 |
| EP0436293A3 (en) | 1991-10-30 |
| DE69016634D1 (de) | 1995-03-16 |
| EP0436293A2 (de) | 1991-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69016634T2 (de) | Inverse Multiplexer- und Demultiplexerverfahren. | |
| DE69019329T2 (de) | Programmierbare Multiplexverfahren zur Abbildung eines Kapazitätsbereichs in einen Zeitbereich innerhalb eines Rahmens. | |
| DE69327479T2 (de) | Verfahren zum zerlegen und zusammensetzen von rahmenstrukturen mit zeigern | |
| DE69831473T2 (de) | Verfahren und Vorrichtung zum Multiplexen und Demultiplexen digitaler Signalströme | |
| DE3688673T2 (de) | Multiplexverfahren für digitale Signale. | |
| DE69231871T2 (de) | Verfahren zur parallelen Übertragung | |
| DE69108068T2 (de) | Rahmenumstrukturierungsschnittstelle für Digitalfolgen multiplexiert im Zeitmultiplex aus digitalen untergeordneten Kanälen von verschiedenen Bitraten. | |
| DE2818704C2 (de) | Übertragungssystem für die Übertragung analoger Bild- und Synchronisiersignale und zugemischer synchroner digitaler Datensignale über Analogleitungen | |
| EP0429888B1 (de) | Verfahren zur Übertragung eines digitalen Breitbandsignals in einer Untersystemeinheitenkette über ein Netz einer Synchron-Digital-Multiplexhierarchie | |
| DE3934248A1 (de) | Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale | |
| DE3787852T2 (de) | Schnittstellen-Vorrichtung und -Verfahren für eine digitale Teilnehmerleitung. | |
| EP0639903A2 (de) | Übertragungssystem | |
| EP0514856B1 (de) | Koppelfeld zum Durchschalten von Kanälen | |
| DE69127489T2 (de) | Elementäre Schaltungseinheit zur Verzweigung von digitalen Bitflüssen durch Zeitvervielfachung von Bitströmen mit verschiedener Bitrate | |
| DE2455269C3 (de) | Digitale Multiplexeinrichtung | |
| DE2825954C2 (de) | Digitale Zeitmultiplexanlage | |
| DE69322784T2 (de) | Verfahren zur durchführung einer vermittlung im zeit- oder raumbereich | |
| EP0777351B1 (de) | Synchrones digitales Übertragungssystem | |
| DE69327412T2 (de) | Verfahren und einrichtung zur elastischen pufferung in einem synchronen digitalen fernmeldesystem | |
| DE69432171T2 (de) | Verfahren und Schaltungsanordnung zur Realisierung der Anpassungsfunktion eines höheren Pfades in Einrichtungen der synchronen digitalen Hierarchie | |
| DE69220267T2 (de) | Pulsstopfanlage | |
| DE69320478T2 (de) | Verfahren und einrichtung zur überwachung der füllrate eines elastischen pufferspeichers in einem synchronen digitalen fernmeldesystem | |
| DE3688410T2 (de) | Verfahren, System und Schaltung zur Anpassung der Verzögerungszeit. | |
| DE69227495T2 (de) | Laufzeitausgleichssystem in einem PCM-Mehrkanal-Vermittlungssystem | |
| DE68921917T2 (de) | Zeitmultiplex-Datenübertragungssystem. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |