DE69123884T2 - Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise - Google Patents

Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise

Info

Publication number
DE69123884T2
DE69123884T2 DE69123884T DE69123884T DE69123884T2 DE 69123884 T2 DE69123884 T2 DE 69123884T2 DE 69123884 T DE69123884 T DE 69123884T DE 69123884 T DE69123884 T DE 69123884T DE 69123884 T2 DE69123884 T2 DE 69123884T2
Authority
DE
Germany
Prior art keywords
silicon
polysilicon
regions
silicon regions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123884T
Other languages
English (en)
Other versions
DE69123884D1 (de
Inventor
John R Abernathey
Randy W Mann
Paul C Parries
Julie A Springer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69123884D1 publication Critical patent/DE69123884D1/de
Application granted granted Critical
Publication of DE69123884T2 publication Critical patent/DE69123884T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

    BESCHREIBUNG
  • Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilicium für integrierte Schaltkreise
  • Bei der Herstellung integrierter Schaltkreise auf Halbleitersubstraten ist es häufig notwendig, selektiv verschiedene dotierte Zonen oder andere unterschiedliche Bereiche, Verbindungen oder Elektroden der Bauelemente, die auf dem Halbleitersubstrat ausgebildet sind, miteinander zu verbinden. In der FET-Technologie ist es zum Beispiel häufig notwendig, Gate-Elektroden selektiv mit Source/Drain-Diffusionsgebieten zu verbinden oder verschiedene Gate-Elektroden miteinander zu verbinden oder verschiedene Source/Drain-Gebiete miteinander zu verbinden. Bei der Herstellung der Bauelemente ist es notwendig, Zwischenverbindungen vorzusehen, die lediglich jene Gebiete selektiv verbinden, für die eine Verbindung gewünscht ist, und Verbindungen jener Gebiete zuverhindern, die elektrisch isoliert sein müssen und die während des Herstellungsprozesses Schritte oder Techniken erfordern, die gewährleisten, daß sie nicht verbunden werden.
  • Die Zwischenverbindung zwischen den verschiedenen Zonen oder Gebieten wird wünschenswerterweise mittels Material ausgeführt, das eine sehr hohe Leitfähigkeit (d.h. einen sehr geringen Widerstand) besitzt. Somit sollte die Zwischenverbindung mit Materialien ausgeführt werden, die einen sehr geringen spezifischen elektrischen Widerstand besitzen, so daß minimale Mengen an Material verwendet werden können, um die gewünschte Zwischenverbindung bereitzustellen, und außerdem müssen die Zwischenverbindungen mit diesen Materialien zuverlässig hergestellt werden, ohne zu nicht gewünschten Gebieten kurzzuschließen beziehungsweise ohne zu Unterbrechungen oder Bereichen mit hohem Widerstand innerhalb der Zwischenverbindungsleitungen oder an den Verbindungen der Zwischenverbindungsleitungen mit den verschiedenen Gebieten zu führen.
  • Es gab mehrere Vorschläge im Stand der Technik für einen derartigen Zwischenverbindungstyp, und in diesen Vorschlägen ist die Verwendung verschiedener Silicide enthalten, wie sie in einer Veröffentlichung mit dem Titel HPSAC-A Silicided Amorphous-Silicon Contäct and Interconnect Technology for VLSI von Wong et al. in den IEEE transactions on electron devices in Bd. ED-34, Nr. 3, März 1987, 587 bis 592 gezeigt sind. Außerdem ist eine verwandte Technölogie, die Wolfram verwendet, in einer Veröffentlichung mit dem Titel A Selective CVD Tungsten Local Interconnect Technology von V.V. Lee et al. in International Electron Devices Meeting, Nichol Digest, 1988, Seiten 450 bis 453 offenbart. Außerdem zeigen die am 21. Dezember 1987 eingereichte US-Patentanmeldung 135 953 mit dem Titel Method for Providing Bridge Contact Between Silicon Regions Separated By a Thin Dielectric, (IBM Docket Nr. BU9-87-034) und IBM Technical Disclosure Bulletin, Bd. 32, Nr. 9A, Seiten 433 bis 434 mit dem Titel Multi-Purpose Trench For a Complimentary Metal Oxide Silicon (CMOS), Six Device Static Random Access Memory (SRAM) Cell die Verwendung von Siliciden als ein Streifen für eine Zwischenverbindung zwischen voneinander beabstandeten dotierten Bereichen oder zur Verbindung von Polysiliciumgebieten mit dotierten Gebieten. Die US-Patente 4 714 951; 4 374 700; 4 873 204; 4 462 149; 4 463 491 und die europäische Patentschrift Nr. 0046371 zeigen die Verwendung von Siliciden in verschiedenen Konfigurationen. Des weiteren zeigt das US-Patent 4 745 081 einen Typ von Substratkontakt mit Zwischenverbindungstechnologie mit Grabenisolationsgebieten. Die Veröffentlichung Titanium Nitride Local Interconnect Technology for VLSI von T.E. Tang et. al. in IEEE Transactions on Electron Device), Bd. Ed. 34, Nr. 3, März 1987, Seiten 682 bis 687 und ein Bericht der 44th Annual Device Research Conference, 23. bis 25. Junt 1986 zeigen beide eine TiN-Technolgie zur Bauelement-Zwischenverbindung.
  • EP-A-97 918 offenbart ein Halbleiterbauelement und das Verfahren zur Herstellung desselben. Das Halbleiterbauelement beinhaltet eine oder zwei polykristalline Schichten als Verdrahtungen auf einem Halbleitersubstrat mit einem oder zwei Isolationsfilmen dazwischen. Öffnungen werden unter Verwendung einer einzigen Photoresistmaske durch- Ätzen der polykristallinen Siliciumschicht und des darunterliegenden Isolationsfilms in einer Sequenz hergestellt, und die polykristallinen Siliciumschichten und ein diffundierter Bereich des Substrates, der in den Öffnungen freiliegt, werden mit einem selbstjustierten Wolframfilm verbunden, der durch Niederdruck-CVD erzeugt wird.
  • In EP-A-68897 ist ein Verfahren zur Erzeugung einer Elektrode eines Halbleiterbauelementes gezeigt. Um eine Elektrode in einem Haibleiterbauelement zu bilden, nachdem eine Siliciumschicht selektiv auf jenem Teil der Oberfläche eines Siliciumsubstrates aufgewachsen wurde, auf dem die Elektrode zu bilden ist, wird die Siliciumschicht mit einem hochschmelzenden Metall reagiert, um die Elektrode als Metallsilicidschicht zu erzeugen. Auf diese Weise wird das Problem einer Metallschicht, die einen pn-Übergang in dem Substrat zerstört, vermieden, und ein Bauelement mit einer hohen Packungsdichte kann erzeugt werden.
  • EP-A-85 777 beschreibt die Herstellung von Bauelementen einschließlich der selektiven Erzeugung von Titandisilicid durch direkte Reaktion. Titan wird auf ein Siliciumsubstrat und auf eine strukturierte Schicht aus Siliciumdioxid oder Polysilicium aufgebracht, und die Struktur wird erwärmt, so daß das Titan, das sich in Kontakt mit Silicium oder Polysilicium befindet, reagiert, um Titandisilicid (TiSi&sub2;) zu bilden, während das Titan, das sich in Kontakt mit Siliciumdioxid befindet, nicht wechselwirkt. Das TiSi&sub2; zeigt einen viel geringerer spezifischen elek- trischen Widerstand als Silicium oder Polysilicium. Dieser geringere spezifische elektrische Widerstand macht weitere Fortschritte in der Leistungsfähigkeit von VLSI-Bauelementen möglich.
  • WO 89/11732 zeigt lokale Zwischenverbindungen aus TiSi&sub2;. Zwischenverbindungen mit geringem spezifischem elektrischem Widerstand und silicidierte aktive n+/p+-Gebiete werden durch Sputtern einer deckenden Schicht aus Titan auf eine Waferoberfläche gebildet, welche die Zwischenverbindungsstruktur aufweist, die durch eine dünne Polysiliciumschicht defintert ist. Eine dünne Oxidschicht unterhalb der Zwischenverbindungsstruktur aus Polysilicium dient als ein Ätzstopp in dem lokalen Zwischenverbindungs-Photo-/Ätzschritt. Diese ungeschützte Oxidschicht, die oben auf dem aktiven n+/p+-Gebiet verbleibt, wird durch einen Naßätzvorgang vor dem Sputterschritt entfernt. Dann wird das Titan gesintert, was zu einer Umwandlung von Titan in TiSi&sub2; und TiN führt. Nicht reagiertes Titan und TiN werden entfernt, und das verbliebene TiSi&sub2; stellt silicid-n+/p+-Übergänge sowie eine Zwischenverbindungsebene mit geringem Widerstand bereit. Vorteile der Erfindung beinhalten eine Prozedur mit selbstjustierten Kontakten mit geringem Widerstand zur Erzeugung einer Bitleitung, und die Eliminierung der Anforderung eines minimalen Abstands zwischen Zugriffstransistoren, die durch die herkömmliche Vorgehensweise mit nicht selbstjustierten Kontakten vorgegeben sind.
  • Gemäß der vorliegenden Erfindung werden ein Verfahren zur Erzeugung einer Zwischenverbindung zwischen beabstandeten Bereichen in einem integrierten Schaltkreis und die resultierende Zwischenverbindungsstruktur bereitgestellt. Das Verfahren. beinhaltet das Aufbringen oder Aufwachsen einer Schicht aus einem Ätzstopp-Material über den zu verbindenden, dotierten Siliciumgebieten. Eine Schicht aus Silicium wird über dem Ätzstoppmaterial aufgebracht, und das Silicium wird selektiv geätzt, um das Ätzstoppmaterial in den zu verbindenden Bereichen des dotierten Siliciums freizulegen. Dann wird das Ätzstoppmaterial an den zu verbindenden Stellen entfernt. Darauffolgend wird ein hochleitfähiges Material oder ein Material, das durch Umwandlung in ein Silicid hochleitfähig gemacht werden kann, über den freigelegten, dotierten Siliciumstellen und dem verbliebenen aufgebrachten Silicium aufgewachsen. Dieser Prozeß führt zu der selektiven Zwischenverbindung von gewünschten, voneinander beabstandeten, dotierten Siliciumbereichen, während unerwünschte oder unbeabsichtigte Zwischenverbindungen zu dotierten Bereichen, die von den miteinander verbundenen Bereichen zu isolieren sind, verhindert werden. Das hochleitfähige Material ist ein Silicid, das in situ gebildet wird.
  • Fig. 1A bis 1E zeigt etwas diagrammätisch die verschiedenen Schritte der vorliegenden Erfindung, die allen Ausführungsformen gemeinsam sind;
  • Fig. 2A bis 2D zeigen die Schritte zur Ausführung einer Ausführungsform dieser Erfindung, die auf den zur Bildung von Fig. 1E verwendeten Schritt folgen; und
  • Fig.2E zeigt die resultierende Struktur einer Ausführungsform ähnlich den Figuren 2A bis 2D, bei der die resultierende Struktur zwei Diffusionsbereiche anstelle eines Diffusions- und eines Gate-Bereiches der Bauelemente verbindet.
  • Nunmehr bezugnehmend auf die Zeichnung und für den Moment auf die Figuren 1A bis 1E, sind die verschiedenen anfänglichen Schritte gezeigt, die bei der Ausführung der vorliegenden Erfin- dung zur Bildung integrierter Schaltkreise verwendet werden und allen Ausführungsformen gemeinsam sind. Zur Veranschaulichung dieser Schritte ist ein Teil eines einkristallinen Siliciumwafers gezeigt, diese Darstellung ist jedoch sehr schematisch und diagrammatisch und ist vereinfacht, um die erfinderischen Aspekte der vorliegenden Erfindung aufzuzeigen.
  • Nunmehr bezugnehmend auf Fig. 1A, ist ein einkristallines Siliciumsubstrat 10 mit einem herkömmlichen, in demselben ausgebildeten dotierten Bereich 12 gezeigt&sub1; der in Abhängigkeit von der speziellen, verwendeten Technologie entweder aus einer "p"- oder einer "n"-leitenden Dotierung bestehen kann. Tatsächlich können sowohl "p"- als auch "n"-Dotierungen im gleichen Substrat verwendet werden, und der spezielle Dotierstoff ist für die vorliegende Erfindung nicht entscheidend. Ein Gebiet mit vertieftem Oxid (ROX) 14 ist gezeigt, das aus einem auf dem Siliciumsubstrat 10 aufgewachsenen Siliciumdioxidmaterial besteht. Eine Gate-Elektrode 16 aus dotiertem Polysilicium ist gezeigt, die auf einer Auflage 17 aus dielektrischem Material, wie Siliciumdioxid, aufliegt. Herkömmlicherweise weist die Gate-Elektrode 16 Isolationsseitenwände 18 um dieselbe herum auf, die aus Siliciumdioxid oder irgendeinem anderen dielekrischen Material gebildet sind. Eine zweite Auflage 20 aus dotiertem Polysiliciummaterial ist auf dem vertieften Oxid 14 gezeigt. Herkömmlicherweise ist diese Auflage 20 eine Verlängerung eines anderen Gates und wird an der gezeigten Stelle als seine eigene Zwischenverbindungsleitung verwendet, die oben auf dem vertieften Oxid 14 aufliegt. Die Auflage 20 aus dotiertem Polysilicium ist ebenfalls von dielektrischen Seitenwänden 22 umgeben, die wiederum vorzugsweise aus aufgewachsenem Siliciumdioxid gebildet sind. Der Herstellungsprozeß eines Wafers von einem Siliciumsubstrat bis zu diesem Punkt zur Erzeugung eines integrierten Schaltkreises ist herkömmlich und dem Fachmann allgemein bekannt.
  • Eine Schicht aus Ätzstoppmaterial 24 ist über allen freiliegenden, dotierten Siliciumbereichen vorgesehen. Bei der bevorzugten Ausführungsform besteht dieses aus Siliciumdioxid, das auf den freiliegenden Oberflächen der verschiedenen Gebiete aus dotiertem Silicium ausgebildet wird. Es können jedoch auch andere Ätzstoppmaterialen verwendet werden, wobei Siliciumdioxid ein herkömmliches und geeignetes Material für diesen Zweck ist. Die Ätzstoppschicht 24 aus Siliciumdioxid kann entweder durch chemische Niederdruck-Gasphasenabscheidung (LPCVD) oder durch herkömmliche Oxidationsprozesse in einer Sauerstoffumgebungsatmosphäre bei Temperaturen über etwa 750 ºC erzeugt werden. Wie oben angemerkt, können jedoch auch andere Ätzstoppmaterialien, wie Siliciumnitrid, verwendet und in einer herkömmlichen Weise angebracht werden.
  • Eine Schicht aus Polysilicium 26 wird über der gesamten Oberfläche der Waferstruktur aufgebracht, wie in Fig. 1C gezeigt. Dies wird als intrinsisches Polysilicium bezeichnet, und eine bevorzugte Technik ist die LPCVD-Si-Deposition unter Verwendung von Silan (SiH&sub4;), um eine ungefähr 100 nm (1.000 Ångström) dicke Schicht zu bilden.
  • Im Anschluß an die Deposition der Polysiliciumschicht 26, wie in Fig. 1C gezeigt, wird das Polysilicium 26 gemäß der üblichen photolithographischen Photoresisttechnologie strukturiert und geätzt, um die Bereiche des Ätzstoppmaterials 24, die über den darunterliegenden, dotierten Siliciumbereichen liegen, die zu verbinden sind, d.h. den Teil der Diffusionszone 12, die ein Source/Drain-Gebiet sein kann, und einen Teil der Auflage 20, die, wie oben angemerkt, eine Verlängerung eines Gates ist, freizulegen, um die Struktur in Fig. 1D zu erzeugen. Photoresist- und Ätztechniken sind üblich und auf dem Fachgebiet allgemein bekannt. Das Photoresist kann entweder positiv oder negativ sein und wird bildweise belichtet und entwickelt, um eine Struktur auf das darunterliegende Polysilicium zu übertragen. Das Polysilicium kann entweder in einer trockenen oder einer nassen chemischen Umgebung geätzt werden. Ein typisches Trokkenätzgas mit adäquater Selektivität von Silicium gegenüber Oxid ist NF&sub3;. An diesem Punkt ist zu erwähnen, daß eines der wichtigen Merkmale der vorliegenden Erfindung die Bereitstellung der Ätzstoppschicht 24 ist, so daß bei der Strukturierung und dem Ätzen der Polysiliciumschicht 26 der darunterliegende dotierte Bereich 12 des Substrates 10 geschützt ist und von den Ätzprozessen, die zur Strukturierung des Polysiliciums 26 verwendet werden, nicht beeinflußt wird. Im Anschluß an das Ätzen des Polysiliciums 26 werden die freiliegenden Teile der Ätzstoppschicht 24 entfernt, wie in Fig. 1E gezeigt, um eine Öffnung 30 zu einem Teil des dotierten Siliciumbereichs 12 und eine Öffnung 32 zu einem Teil der darunterliegenden dotierten Polysiliciumauflage 20 bereitzustellen. Gepufferte Flußsäure (BHF) wird dazu verwendet, den Ätzstopp aus Oxid isotrop zu entfernen. Wie oben angemerkt, sind die Schritte, die bis zu der resultierenden Struktur in Fig. 1E führen, und selbige allen Ausführungsformen der vorliegenden Erfindung zur Verbindung von Gate-Elektroden und Source/Drain- Gebieten gemeinsam. Die verschiedenen Ausführungsformen verwenden die in Fig. 1E gezeigte Struktur als Basis für die weiteren Schritte für die verschiedenen Ausführungsformen, welche die verschiedenen resultierenden Strukturen liefern.
  • Eine Ausführungsform der Erfindung ist in den Fig. 2A bis 2D gezeigt. Für diese Ausführungsform ist die Ausgangsstruktur ebenfalls jene in Fig. 1E gezeigte. Oben auf dieser Struktur ist selektiv eine Schicht aus intrinsischem Sillcium 40 aufgebracht. Diese Schicht aus intrinsischem Silicium 40 ist auf allen freiliegenden Siliciumoberflächen aufgebracht oder aufgewachsen, d.h. auf der Oberfläche des Siliciums 26, auf der Oberfläche des dotierten Source/Drain-Gebiets 12, die freigelegt ist, und auf der Oberfläche der Gate-Elektrode 16 sowie auf der Oberfläche der Auflage 20, die freiliegt, wie in Fig. 2A gezeigt. Dies kann durch selektives epitaktisches Aufwachsen (SEG) von Si auf vorgereinigte Si-Oberflächen erreicht werden, was in einem LPCVD- Reaktor bei Temperaturen zwischen etwa 800 ºC und 950 ºC unter Verwendung von Dichlorsilan (SiCl&sub2;H&sub2;) oder anderen Chlorsilangasen und HCL-Gasen durchgeführt werden kann. Im Anschluß daran wird eine Schicht aus Titan 42 angebracht. Titan wird über das gesamte Substrat hinweg aufgesputtert (oder durch irgendwelche andere Mittel aufgebracht). Die Deposition von Titan ist herkömmlich und kann gemäß dem folgenden Prozeß bewerkstelligt werden: Titan wird durch Sputtern unter Verwendung eines Titantargets und eines Argonionenstrahls bei einem Druck von 0,266 Pa bis 1,6 Pa (2 mTorr bis 12 mTorr) aufgebracht. Das gesamte Substrat wird dann erwärmt, um das Titan 42 mit dem darunterliegenden Silicium 40 zu reagieren, um ein Titansilicid 44 zu erzeugen, wie in Fig. 2C gezeigt. Diese Erwärmung zur Durchführung der Silicidierung kann durch Tempern in einer Stickstoffumgebungsatmosphäre bei Temperaturen zwischen etwa 650 ºC und 700 ºC erreicht werden. Im Anschluß an die Bildung des Titansilicids 44 wird das Titan, das nicht in ein Silicid umgewandelt wurde, entfernt. Dies ist das Titan, das sich nichüm Kontakt mit dem Silicium befand, z.B. jenes, das sich auf den Seitenwandabstandshaltern 18 und auf der vertieften Oxidschicht 14 befindet und das als Titanmetall zurückblieb oder während der Silicidierung in Titannitrid umgewandelt wurde. Dieses Titan und/oder Titannitrid kann in einer herkömmlichen Weise entfernt werden, wie durch einen Naßätzvorgang in einem Huang-A-Reagens (H&sub2;O&sub2;: NH&sub4;OH: H&sub2;O) bei etwa 65 ºC während etwa 5 Minuten bis 10 Minuten, wobei die Struktur, wie sie in Fig. 2D gezelgt ist, resultiert. Das in diesem Prozeß erzeugte Titansilicid besitzt eine sehr hohe Leitfähigkeit (d.h. einen geringen Widerstand) und liefert eine gute Zwischenverbindung zwischen der Source/Drain-Schicht 12 und der Auflage 20, wie in Fig. 2D gezeigt.
  • Der Vorteil dieses speziellen Prozesses besteht darin, daß es eine zusätzliche Schicht aus Silicium gibt, um reaktives Material für den "Schritt" zur Überbrückung des Ätzstoppmaterials 24 zu liefern und somit besser eine gute Verbindung über diesen Schritt zu gewährleisten.
  • Fig. 2E zeigt die resultierende Struktur unter Verwendung der in den Fig. 2A bis 2D gezeigten Technik, um Source/Drain-Gebiete, die durch vertieftes Oxid getrennt sind, zu verbinden.

Claims (5)

1. Verfahren zur Erzeugung von Zwischenverbindungen zwischen voneinander beabstandeten, zu verbindenden Siliciumgebieten (12, 20) auf einem Halbleitersubstrat (10), wobei wenigstens eines der zu verbindenden Siliciumgebiete dotiert ist und wobei der Halbleiter leitfähige Polysilicium-Gate-Elektroden (16) aufweist, die von den zu verbindenden Siliciumgebieten (12, 20) isoliert sind, wobei das Verfahren beinhaltet:
Erzeugen einer Schicht aus dielektrischem Ätzstoppmaterial (24) über dem Substrat (10) einschließlich der zu verbindenden Siliciumgebiete und der Gate-Elektroden,
Bereitstellen einer Schicht aus intrinsischern Polysilicium (26) auf dem Ätzstoppmaterial (24) einschließlich der zu verbindenden Siliciumgebiete (12, 20) und der Gate-Elektroden (16), wobei die Schicht aus intrinsischem Polysilicium (26) von den Gate-Elektroden und den zu verbindenden Siliciumgebieten elektrisch isoliert ist,
selektives Ätzen des intrinsischen Polysiliciums (26), um das Ätzstoppmaterial (24) wenigstens in Bereichen der zu verbindenden Siliciumgebiete (12, 20) freizulegen,
Entfernen des freigelegten Atzstoppmaterials (24), um die Bereiche der zu verbindenden Siliciumgebiete (12, 20) freizulegen; und
Bilden eines elektrisch leitenden Materials (44), das wenigstens eines der Siliciumgebiete (12, 20) im freigelegten Bereich desselben mit dem verbliebenen intrinsischen Polysilicium (26) verbindet, wobei das verbliebene intrinsische Polysilicium physisch von Bereichen der zu verbindenden Siliciumgebiete mit Abstand angeordnet ist, wobei das elektrisch leitende Material, das die freigelegten Siliciumgebiete (12, 20) und das verbliebene Polysilicium (26) verbindet, dadurch gebildet wird, daß
ein hochschmelzendes Metall (42) über den freigelegten Siliciumgebieten (12, 20) und der Schicht aus Polysilicium aufgebracht und ein Silicid aus dem hochschmelzenden Metall gebildet wird,
dadurch gekennzeichnet, daß vor dem Aufbringen des hochschmelzenden Metalls (42) zuerst intrinsisches Silicium (40) auf den freigelegten Siliciumgebieten (12, 20) und dem Polysilicium (26) durch selektives Aufwachsen oder Aufbringen gebildet wird, wobei das selektiv aufgewachsene oder aufgebrachte intrinsische Silicium nachfolgend in ein hochschmelzendes Metallsilicid (44) umgewandelt wird.
2. Verfahren, wie in Anspruch 1 definiert, wobei das hochschmelzende Metall (42) Titan ist.
3. Verfahren, wie in Anspruch 2 definiert, wobei das intrinsische, selektiv aufgewachsene oder aufgebrachte Silicium (40) in ein Titansilicid umgewandelt wird.
4. Verfahren, wie in irgendeinem der Ansprüche 1 bis 3 definiert, wobei das Ätzstoppmaterial (24) Siliciumdioxid ist.
5. Verfahren, wie in irgendeinem der Ansprüche 1 bis 4 definiert, wobei die Gate-Elektroden (16) Seitenwandisolatoren (18) aus Siliciumdioxid aufweisen.
DE69123884T 1990-06-28 1991-06-11 Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise Expired - Fee Related DE69123884T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US54590990A 1990-06-28 1990-06-28

Publications (2)

Publication Number Publication Date
DE69123884D1 DE69123884D1 (de) 1997-02-13
DE69123884T2 true DE69123884T2 (de) 1997-07-17

Family

ID=24178023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123884T Expired - Fee Related DE69123884T2 (de) 1990-06-28 1991-06-11 Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise

Country Status (5)

Country Link
US (2) US5453400A (de)
EP (1) EP0463458B1 (de)
JP (1) JP2757927B2 (de)
CA (1) CA2043172C (de)
DE (1) DE69123884T2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4339919C2 (de) * 1993-11-23 1999-03-04 Siemens Ag Herstellverfahren für eine aus Silizid bestehende Anschlußfläche für ein Siliziumgebiet
CN1049070C (zh) * 1994-06-08 2000-02-02 现代电子产业株式会社 半导体器件及其制造方法
US5554549A (en) * 1995-07-03 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Salicide process for FETs
US5629235A (en) * 1995-07-05 1997-05-13 Winbond Electronics Corporation Method for forming damage-free buried contact
WO1997006560A1 (en) * 1995-08-03 1997-02-20 Micron Technology, Inc. Low cost local interconnect process
US5869391A (en) 1996-08-20 1999-02-09 Micron Technology, Inc. Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry
US5956585A (en) * 1997-02-19 1999-09-21 Winbond Electronics Corporation Method of forming a self-aligned damage-free buried contact
US6114235A (en) * 1997-09-05 2000-09-05 Advanced Micro Devices, Inc. Multipurpose cap layer dielectric
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
US6060328A (en) 1997-09-05 2000-05-09 Advanced Micro Devices, Inc. Methods and arrangements for determining an endpoint for an in-situ local interconnect etching process
US6153933A (en) * 1997-09-05 2000-11-28 Advanced Micro Devices, Inc. Elimination of residual materials in a multiple-layer interconnect structure
US6060404A (en) * 1997-09-05 2000-05-09 Advanced Micro Devices, Inc. In-situ deposition of stop layer and dielectric layer during formation of local interconnects
DE19822749A1 (de) 1998-05-20 1999-12-02 Siemens Ag Verfahren zur Erzeugung metallhaltiger Schichten
US6335294B1 (en) 1999-04-22 2002-01-01 International Business Machines Corporation Wet cleans for cobalt disilicide processing
US6372668B2 (en) 2000-01-18 2002-04-16 Advanced Micro Devices, Inc. Method of forming silicon oxynitride films
US6468899B1 (en) * 2001-06-27 2002-10-22 Agere Systems Guardian Corp. Contactless local interconnect process utilizing self-aligned silicide
FR2828766B1 (fr) * 2001-08-16 2004-01-16 St Microelectronics Sa Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication
US6559043B1 (en) * 2002-01-11 2003-05-06 Taiwan Semiconductor Manufacturing Company Method for electrical interconnection employing salicide bridge
EP2450945B1 (de) * 2010-11-08 2013-05-29 Imec Verfahren zur Herstellung einer Speicherstruktur mit Freischwebegate
CN103730468B (zh) * 2012-10-16 2017-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、sram存储单元、sram存储器
US9634006B2 (en) 2014-02-28 2017-04-25 International Business Machines Corporation Third type of metal gate stack for CMOS devices

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4102733A (en) * 1977-04-29 1978-07-25 International Business Machines Corporation Two and three mask process for IGFET fabrication
JPS5748246A (en) * 1980-08-13 1982-03-19 Fujitsu Ltd Manufacture of semiconductor device
JPS57192079A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Semiconductor device
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPS58100451A (ja) * 1981-12-10 1983-06-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP0085777A3 (de) * 1982-02-01 1985-01-23 Texas Instruments Incorporated Herstellung von Anordnungen mit selektiver Bildung von Titandisilicid durch direkte Reaktion
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
US4463491A (en) * 1982-04-23 1984-08-07 Gte Laboratories Incorporated Method of fabricating a monolithic integrated circuit structure
JPH0618213B2 (ja) * 1982-06-25 1994-03-09 松下電子工業株式会社 半導体装置の製造方法
JPS59100520A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置の製造方法
JPS59175726A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置の製造方法
JPH0638496B2 (ja) * 1983-06-27 1994-05-18 日本電気株式会社 半導体装置
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4519126A (en) * 1983-12-12 1985-05-28 Rca Corporation Method of fabricating high speed CMOS devices
JPS60130155A (ja) * 1983-12-17 1985-07-11 Toshiba Corp 半導体装置
JPS60134466A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置およびその製造方法
US4873204A (en) * 1984-06-15 1989-10-10 Hewlett-Packard Company Method for making silicide interconnection structures for integrated circuit devices
FR2578272B1 (fr) * 1985-03-01 1987-05-22 Centre Nat Rech Scient Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres.
JPS6220374A (ja) * 1985-07-19 1987-01-28 Hitachi Ltd 半導体集積回路装置
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JPS63227045A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JPS63313855A (ja) * 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置
JPS6415753A (en) * 1987-07-10 1989-01-19 Mitsui Toatsu Chemicals Electrophotographic dry toner
JPS6457523A (en) * 1987-08-26 1989-03-03 Mitsubishi Metal Corp Manufacture of working member for superconducting ceramics
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
JPH01281755A (ja) * 1988-05-07 1989-11-13 Seiko Epson Corp 半導体装置
WO1989011732A1 (en) * 1988-05-24 1989-11-30 Micron Technology, Inc. Tisi2 local interconnects
US5418179A (en) * 1988-05-31 1995-05-23 Yamaha Corporation Process of fabricating complementary inverter circuit having multi-level interconnection
JPH027531A (ja) * 1988-06-27 1990-01-11 Nec Corp 半導体装置の製造方法
JPH039524A (ja) * 1989-06-07 1991-01-17 Fujitsu Ltd 半導体装置
US5294822A (en) * 1989-07-10 1994-03-15 Texas Instruments Incorporated Polycide local interconnect method and structure
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits

Also Published As

Publication number Publication date
CA2043172A1 (en) 1991-12-29
JP2757927B2 (ja) 1998-05-25
DE69123884D1 (de) 1997-02-13
JPH04233230A (ja) 1992-08-21
CA2043172C (en) 1996-04-09
EP0463458A1 (de) 1992-01-02
US5453400A (en) 1995-09-26
EP0463458B1 (de) 1997-01-02
US5672901A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
DE69123884T2 (de) Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise
EP0090318B1 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen
DE69023765T2 (de) Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
DE69127402T2 (de) Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3888937T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit FET.
US4804636A (en) Process for making integrated circuits having titanium nitride triple interconnect
DE69026503T2 (de) Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten selbstjustierten Feldeffekttransistoren aus Polisilizium und sich daraus ergebende Struktur
US4675073A (en) Tin etch process
US4676866A (en) Process to increase tin thickness
US4975756A (en) SRAM with local interconnect
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
DE69112293T2 (de) Verfahren zum selektiven Packen einer elektroleitenden Struktur in einer Halbleiteranordnung.
DE3854278T2 (de) Aus einer Vielzahl von Eintransistorspeicherzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
US5173450A (en) Titanium silicide local interconnect process
DE4406861B4 (de) Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren
DE112017005474T5 (de) Vertikal-transport-fet-einheiten unter verwendung einer selektiven epitaxie bei niedriger temperatur
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE69028450T2 (de) Verfahren zur Herstellung von polykristallinen Siliziumkontakten
DE10002121A1 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE69112713T2 (de) Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp.
DE19629774A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee