JPS60130155A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60130155A JPS60130155A JP58238659A JP23865983A JPS60130155A JP S60130155 A JPS60130155 A JP S60130155A JP 58238659 A JP58238659 A JP 58238659A JP 23865983 A JP23865983 A JP 23865983A JP S60130155 A JPS60130155 A JP S60130155A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- semiconductor
- polycrystalline
- polycrystalline layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 230000008018 melting Effects 0.000 claims abstract description 12
- 238000002844 melting Methods 0.000 claims abstract description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば半々)本紀1意素子に使用され、配
線才たは抵抗等となる半導体多結晶層(Po1y Si
:ポリシリコン)の2層構造を有する半導体装置ζこ
関する。
線才たは抵抗等となる半導体多結晶層(Po1y Si
:ポリシリコン)の2層構造を有する半導体装置ζこ
関する。
一般に、2つの安定状、す、いからなるスタテイク型の
半導体記憶装置(SRAM : 5tatic Ran
domAccess read write Memo
ry )等は、例えば第1図Oこ示すように、2層構造
の半導体多結晶層11および12を有している。この2
層構造の半導体多結晶層11および12は、それぞれ、
第2図に示すようなスタテイク型記憶素子回路の、破線
aで示すようなトランジスタ間配線と、この配線に接続
される負荷抵抗Rとζこ使用されるもので、このような
2層構造は次のようにして形成される。すなわち、トラ
ンジスタ等の回路素子が形成される半導体基板13の表
面には、まず、シリコン酸化膜(Si02)J4を弁じ
て第1の低抵抗半導体多結晶層11を形成し、次に、こ
の第1の半導体多結晶層11の表面上Oこ、シリコン窒
化膜(S 13N4) 15を弁して第2の高抵抗半導
体多結晶層12を形成している。
半導体記憶装置(SRAM : 5tatic Ran
domAccess read write Memo
ry )等は、例えば第1図Oこ示すように、2層構造
の半導体多結晶層11および12を有している。この2
層構造の半導体多結晶層11および12は、それぞれ、
第2図に示すようなスタテイク型記憶素子回路の、破線
aで示すようなトランジスタ間配線と、この配線に接続
される負荷抵抗Rとζこ使用されるもので、このような
2層構造は次のようにして形成される。すなわち、トラ
ンジスタ等の回路素子が形成される半導体基板13の表
面には、まず、シリコン酸化膜(Si02)J4を弁じ
て第1の低抵抗半導体多結晶層11を形成し、次に、こ
の第1の半導体多結晶層11の表面上Oこ、シリコン窒
化膜(S 13N4) 15を弁して第2の高抵抗半導
体多結晶層12を形成している。
この場合、上記トランジスタ間配線となる第1の半導体
多結晶層11は、例えば、リン(I))の拡散により低
抵抗化されるもので、この第1の低抵抗半導体多結晶層
11には、上記、負荷抵抗Rとなる第2の高抵抗半導体
多結晶IC112が、直接接続を得る形で構成される。
多結晶層11は、例えば、リン(I))の拡散により低
抵抗化されるもので、この第1の低抵抗半導体多結晶層
11には、上記、負荷抵抗Rとなる第2の高抵抗半導体
多結晶IC112が、直接接続を得る形で構成される。
τ背景技術の問題点〕
しかしこのように第1および第2の半導体多結晶層11
および12を、直接接続して2層構造を形成すると、1
層目の半導体多結晶層11をこ拡散したリンが、その接
続部を弁して2層目の半4体多結晶層12に拡散する状
態となる。
および12を、直接接続して2層構造を形成すると、1
層目の半導体多結晶層11をこ拡散したリンが、その接
続部を弁して2層目の半4体多結晶層12に拡散する状
態となる。
すなわち、負荷抵抗Rとして使用される2膚目の半導体
多結晶層12は、範囲Aで示すような接続軸域に対応し
て低抵抗化されるようになり、この2層目の半導体多結
晶層12で所定の負荷抵抗値を得るには、予め上記低抵
抗化される接続領域Aを考慮し、その領域分だけ矢印B
で示す方向に長く形成しなければならない。この為、回
路素子のより以上の微細化が困難をこなり、高集積度化
の妨げとなる。
多結晶層12は、範囲Aで示すような接続軸域に対応し
て低抵抗化されるようになり、この2層目の半導体多結
晶層12で所定の負荷抵抗値を得るには、予め上記低抵
抗化される接続領域Aを考慮し、その領域分だけ矢印B
で示す方向に長く形成しなければならない。この為、回
路素子のより以上の微細化が困難をこなり、高集積度化
の妨げとなる。
この発明は上記のような問題点に鑑みなされたもので、
例えば1層目の半導体多結晶層をリン拡散により低抵抗
化する場合でも、2層目の半導体多結晶層まで低抵抗化
されることなく、素子の微細化が可能ζこなる半導体装
置を提供することを目的とする。
例えば1層目の半導体多結晶層をリン拡散により低抵抗
化する場合でも、2層目の半導体多結晶層まで低抵抗化
されることなく、素子の微細化が可能ζこなる半導体装
置を提供することを目的とする。
すなわちこの発明に係る半導体装置は、11@目の半導
体多結晶層と2層目の半導体多結晶層とを低抵抗化のた
めの不純物イオンを通すことのない高隔点金属により接
続するようにしたものである。
体多結晶層と2層目の半導体多結晶層とを低抵抗化のた
めの不純物イオンを通すことのない高隔点金属により接
続するようにしたものである。
以下図面によりこの発明の一実施例を説明する。
第3図はこの半導体装置を製造工程111こ示すもので
、まず、同図(A)に示すように、回路素子の形成され
る半導体基板2ノの表面には、高温酸化雰囲気中にてシ
リコン酸化膜22を形成し、このシリコン酸化膜22の
表面ζこは、上記回路素子にその一端が接続される1層
目の半導体多結晶層23を形成する。ここで、1層目の
半導体多結晶層23には、リン(P)等ζこよる不純物
拡散を施し、配線として低抵抗化する。次に、第3図(
B)に示すように、リンを拡散した1層目の半導体多結
晶層23の表面には、化学気相成長法(CVD : C
hemical Vapur Deposition
)等によりシリコン窒化膜24を形成し、このシリコン
鴛化膜24には、上記1層目の半導体多結晶層23との
接続部に対応して、写真蝕刻法(PEP : Phot
o Etching Pvocess) 4こよりコン
タクトホールを形成する。そして、このコンタクトホー
ルに対応する接?fjc部には、上記リン等の不純物を
通すことのない高融点金属ノ脅25を形成する。
、まず、同図(A)に示すように、回路素子の形成され
る半導体基板2ノの表面には、高温酸化雰囲気中にてシ
リコン酸化膜22を形成し、このシリコン酸化膜22の
表面ζこは、上記回路素子にその一端が接続される1層
目の半導体多結晶層23を形成する。ここで、1層目の
半導体多結晶層23には、リン(P)等ζこよる不純物
拡散を施し、配線として低抵抗化する。次に、第3図(
B)に示すように、リンを拡散した1層目の半導体多結
晶層23の表面には、化学気相成長法(CVD : C
hemical Vapur Deposition
)等によりシリコン窒化膜24を形成し、このシリコン
鴛化膜24には、上記1層目の半導体多結晶層23との
接続部に対応して、写真蝕刻法(PEP : Phot
o Etching Pvocess) 4こよりコン
タクトホールを形成する。そして、このコンタクトホー
ルに対応する接?fjc部には、上記リン等の不純物を
通すことのない高融点金属ノ脅25を形成する。
この高融点金属、噛25には、例えばタングステン(4
)、モリブデン(Mo)tたは白金(Pt)等の材料を
使用し、この製造工程の全搬(・こ杖る高温熱処理によ
っても、融解しないようにする。
)、モリブデン(Mo)tたは白金(Pt)等の材料を
使用し、この製造工程の全搬(・こ杖る高温熱処理によ
っても、融解しないようにする。
この後、第31凶(q iこ示すよ・う0こ、上記11
石融点金属1fi、?4を含むシリコン窒化膜240表
向には、2層目の半導体多結晶1熱26を形成してパタ
ーニングし、そして半導体基板21上に全面的に絶縁保
護膜27を形成して構成する。ここで、上記2層目の半
導体多結晶層26は、例えば高抵抗素子として使用され
るもので、配線となる1層目の半導体多結晶層23とは
、高融点金属層25を介在する形で電気的に接続された
状態となる。
石融点金属1fi、?4を含むシリコン窒化膜240表
向には、2層目の半導体多結晶1熱26を形成してパタ
ーニングし、そして半導体基板21上に全面的に絶縁保
護膜27を形成して構成する。ここで、上記2層目の半
導体多結晶層26は、例えば高抵抗素子として使用され
るもので、配線となる1層目の半導体多結晶層23とは
、高融点金属層25を介在する形で電気的に接続された
状態となる。
すなわちこのような半導体装置においては、1層目のリ
ンを拡散して低抵抗化した半導体多結晶層23と、2層
目の高抵抗素子とし゛C使用される半導体多結晶層26
とを、不純物を通すことのない高融点金属25を弁して
電気的に接続するようにしたので、1層目23ζこ拡散
したリンが2層目26まで到達することはない。これに
より、2層目の半導体多結晶層26は、1層目の半導体
多結晶層23に拡散したリンζこ影響されずに、所定の
抵抗値を保てるようになる。
ンを拡散して低抵抗化した半導体多結晶層23と、2層
目の高抵抗素子とし゛C使用される半導体多結晶層26
とを、不純物を通すことのない高融点金属25を弁して
電気的に接続するようにしたので、1層目23ζこ拡散
したリンが2層目26まで到達することはない。これに
より、2層目の半導体多結晶層26は、1層目の半導体
多結晶層23に拡散したリンζこ影響されずに、所定の
抵抗値を保てるようになる。
したがって、2層目の半導体多結晶層26を、リンによ
る低抵抗化の影響を考慮して、予め長く形成する必要が
ないので、特に、この21−目の半導体多結晶層26の
微細化が可能となる。
る低抵抗化の影響を考慮して、予め長く形成する必要が
ないので、特に、この21−目の半導体多結晶層26の
微細化が可能となる。
同、上記実施例では、高融点金属層25を形成した後に
、2層目の半導体多結晶層26を形成するようにしたが
、例えば、第4図(A)および(B)に示すように、シ
リコン窒化膜24の表面に2)tII目の半導体多結晶
層26を積層パターニングした後、選択的にコンタクト
ホールを形成し高融点金属ハψ25を形成するようにし
てもよい。
、2層目の半導体多結晶層26を形成するようにしたが
、例えば、第4図(A)および(B)に示すように、シ
リコン窒化膜24の表面に2)tII目の半導体多結晶
層26を積層パターニングした後、選択的にコンタクト
ホールを形成し高融点金属ハψ25を形成するようにし
てもよい。
以上のようにこの発明によれば、例えば1層目の半導体
多結晶層をリン拡散により低抵抗化する場合でも、2層
目の半導体多結晶層まで低抵抗化されることがないので
、2層目の抵抗領域を実質的に短縮することができ、素
子の微細化が可能Cとなる。これにより、この半導体装
置の集積度はさらに向上するようになる。
多結晶層をリン拡散により低抵抗化する場合でも、2層
目の半導体多結晶層まで低抵抗化されることがないので
、2層目の抵抗領域を実質的に短縮することができ、素
子の微細化が可能Cとなる。これにより、この半導体装
置の集積度はさらに向上するようになる。
第1図は従来の半導体装置を示す断面構成図、第2図は
スタテイク型半導体記憶装置を示す回路−成図、第3
PI (At乃至(CIはそれぞれこの発明の一実施例
に係る半導体装:仇を製造工程順に示す断面構成図、第
4図囚および(B)はそれぞれこの・発明の他の実施側
を示す断面構成図である。 21・・・半導体基板、22・・・シリコン酸化膜、2
3・・・1層目の低抵抗半導体多結晶層、24・・・シ
リコン窒化膜、25・・・高融点金属層、26・・・2
層目の高抵抗半導体多結晶庖、27・・絶縁保護膜。 出順人代理人 弁理士 鈴 江 武 彦第1図 DL L)L 第 3 図 (A) (C)
スタテイク型半導体記憶装置を示す回路−成図、第3
PI (At乃至(CIはそれぞれこの発明の一実施例
に係る半導体装:仇を製造工程順に示す断面構成図、第
4図囚および(B)はそれぞれこの・発明の他の実施側
を示す断面構成図である。 21・・・半導体基板、22・・・シリコン酸化膜、2
3・・・1層目の低抵抗半導体多結晶層、24・・・シ
リコン窒化膜、25・・・高融点金属層、26・・・2
層目の高抵抗半導体多結晶庖、27・・絶縁保護膜。 出順人代理人 弁理士 鈴 江 武 彦第1図 DL L)L 第 3 図 (A) (C)
Claims (1)
- それぞれ高抵抗と低抵抗の2層の半導体多結晶層を有す
る半導体装置において、1JfJ目の半導体多結晶層と
2層目の半導体多結晶層とを高融点金頴層を弁して電気
的に接続したことを特徴とする半導体装}′武。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58238659A JPS60130155A (ja) | 1983-12-17 | 1983-12-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58238659A JPS60130155A (ja) | 1983-12-17 | 1983-12-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60130155A true JPS60130155A (ja) | 1985-07-11 |
Family
ID=17033414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58238659A Pending JPS60130155A (ja) | 1983-12-17 | 1983-12-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60130155A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62283643A (ja) * | 1986-05-02 | 1987-12-09 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | シリコンベースの半導体装置のためのコンタクト構造 |
JPH02113566A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 半導体集積回路 |
JPH03166728A (ja) * | 1989-11-27 | 1991-07-18 | Matsushita Electron Corp | 半導体装置 |
US5453400A (en) * | 1990-06-28 | 1995-09-26 | International Business Machines Corporation | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits |
JPH0818011A (ja) * | 1994-04-25 | 1996-01-19 | Seiko Instr Inc | 半導体装置及びその製造方法 |
-
1983
- 1983-12-17 JP JP58238659A patent/JPS60130155A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62283643A (ja) * | 1986-05-02 | 1987-12-09 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | シリコンベースの半導体装置のためのコンタクト構造 |
JPH02113566A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 半導体集積回路 |
JPH03166728A (ja) * | 1989-11-27 | 1991-07-18 | Matsushita Electron Corp | 半導体装置 |
US5453400A (en) * | 1990-06-28 | 1995-09-26 | International Business Machines Corporation | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits |
US5672901A (en) * | 1990-06-28 | 1997-09-30 | International Business Machines Corporation | Structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits |
JPH0818011A (ja) * | 1994-04-25 | 1996-01-19 | Seiko Instr Inc | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
JPS5877253A (ja) | 集積回路抵抗の作成方法 | |
JPH08130246A (ja) | 半導体装置とその製造方法 | |
JPH0818011A (ja) | 半導体装置及びその製造方法 | |
JPS60130155A (ja) | 半導体装置 | |
JP2762473B2 (ja) | 半導体装置の製造方法 | |
KR940003606B1 (ko) | 반도체장치 | |
US5396105A (en) | Semiconductor device | |
JP2695812B2 (ja) | 半導体装置 | |
JPS61228661A (ja) | 半導体装置及びその製造方法 | |
JPS61150376A (ja) | 半導体装置 | |
JPS59112641A (ja) | 半導体装置及びその製造方法 | |
JPS63292665A (ja) | 抵抗負荷型半導体装置 | |
JP2007200983A (ja) | 抵抗素子、及び、同抵抗素子を備えた半導体装置、及び同半導体装置の製造方法 | |
JPS60236257A (ja) | 半導体装置 | |
KR100242390B1 (ko) | 고저항 소자 및 그의 제조방법 | |
JPH09260588A (ja) | 半導体装置 | |
JPH02219259A (ja) | 半導体装置およびその製造方法 | |
JPS61111573A (ja) | 半導体装置 | |
JPH0463545B2 (ja) | ||
KR920010669B1 (ko) | 반도체장치 및 그 제조방법 | |
JPS59197153A (ja) | 半導体装置の製法 | |
JPS62244161A (ja) | 高抵抗素子の形成方法 | |
JPH01260850A (ja) | 半導体装置の製造方法 | |
JPS59201462A (ja) | 半導体装置 |