DE4406861B4 - Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren - Google Patents
Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren Download PDFInfo
- Publication number
- DE4406861B4 DE4406861B4 DE4406861A DE4406861A DE4406861B4 DE 4406861 B4 DE4406861 B4 DE 4406861B4 DE 4406861 A DE4406861 A DE 4406861A DE 4406861 A DE4406861 A DE 4406861A DE 4406861 B4 DE4406861 B4 DE 4406861B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- resistance control
- control layer
- contact hole
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000010936 titanium Substances 0.000 claims abstract description 14
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000000463 material Substances 0.000 description 12
- 230000007704 transition Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018459 Al—Ge Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000011378 shotcrete Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Ohmsche
Kontaktstruktur für
eine Halbleitervorrichtung mit einem Siliziumsubstrat (10) mit einem
dotierten Bereich (13), in dem eine erste Widerstandskontrollschicht
aus SixGe1-x (22)
gebildet ist, zu dem ein Kontaktloch (16) durch eine Isolierschicht
(15) führt
und im Kontaktloch (16) eine Barrierenschicht (17) mit Titan und darauf
eine leitende Schicht (19) als Verdrahtungselektrode gebildet sind,
dadurch gekennzeichnet, dass
auf dem Substrat (10) und der Isolierschicht (15) eine zweite Widerstandskontrollschicht (24) unterhalb der Barrierenschicht (17), gebildet ist.
dadurch gekennzeichnet, dass
auf dem Substrat (10) und der Isolierschicht (15) eine zweite Widerstandskontrollschicht (24) unterhalb der Barrierenschicht (17), gebildet ist.
Description
- Die vorliegende Erfindung bezieht sich auf die Herstellung einer Halbleitervorrichtung, und bezieht sich insbesondere auf eine ohmsche Kontaktstruktur zur Verbindung einer Elektrode mit einer hochintegrierten Halbleitervorrichtung und ein Verfahren zur Herstellung der ohmschen Kontaktstruktur.
- Der Grad der Integrationsdichte bei Schaltkreisen wurde jedes Jahr annähernd verdoppelt. Derzeit wird die Massenfertigung von 16M dynamischen Speichervorrichtungen mit wahlfreiem Zugriff mit einer Subhalbmikrometergeometrie begonnen, wobei die Ausführungsgeschwindigkeit verbessert ist, die Widerstands-Kapazitäts-Verzögerung und Eigenschaften der Leitungen aufgrund der Mikrominiaturisierung der Leitungen gemäß der hohen Integrationsdichte der Schaltkreise und dem Anstieg in der Länge der Leitungen allerdings verschlechtert sind. Demgemäß kommt der Technik der Herstellung eines Kontaktloches in der Subhalbmikrometergeometrie eine wichtige Rolle hinsichtlich geringen Widerstandes und hoher Zuverlässigkeit der Halbleitervorrichtung zu.
- Die Verbindung einer Elektrode mit einer Halbleitervorrichtung wird im allgemeinen über ein Kontaktloch durchgeführt, welches auf einer Isolierschicht wie beispielsweise Silicaglas oder Borphosphorsilicateglas ausgebildet ist. Der Übergang zwischen einem Metall und einem Halbleiter über ein Kontaktloch kann als gerichteter Kontakt und als nichtgerichteter Kontakt charakterisiert werden, wie er zuerst von Shottky im Jahre 1940 vorgeschlagen wurde. Theoretisch wird der nicht-gerichtete Kontakt in den folgenden beiden Fällen ausgebildet: Im ersten Fall ist die Austrittsarbeit eines Metallmaterials kleiner als die Austrittsarbeit eines Halbleitermaterials in einem Halbleitersubstrat vom n-Typ; im zweiten Fall ist die Austrittsarbeit eines Metallmaterials größer als die Austrittsarbeit eines Halbleitersubstrats vom p-Typ.
- In der heutigen Technologie ist es nach wie vor schwierig, einen idealen Shottky-Kontakt auszubilden, d.h. einen Kontakt zwischen Metall und Halbleiter mit einem Widerstand von nahezu Null auszubilden. Die näheren Hintergründe hierzu sind beispielsweise in dem US-Patent Nr. 4,738,937 dargestellt.
- Aus der JP 04-137 528 A ist ein ohmscher Kontakt in Verbindung mit einem Siliziumsubstrat mit aktiven Bereichen bekannt, mit einer SixGe1-x-Legierungsschicht mit einem beim Wachsen der Epi-Schicht graduell abfallenden Wert von x als sogenannte "graded gap structure", auf der Elektroden gebildet sind, die aus einer Barriere aus TiN und einer Al-Verdrahtung bestehen können.
- Aus der JP 04-196 420 A ist eine Halbleiterstruktur und ein Verfahren zur Herstellung derselben bekannt, bei der zur Reduzierung eines Kontaktwiderstandes ein Ge-Film oder eine Schicht, die eine hohe Fremdstoffkonzentration an Ge enthält, auf einem Substrat ausgebildet ist, und ein Barrierenmetall auf diesem Film vorgesehen ist, wobei eine Metallverdrahtung auf dem Barrierenmetall hergestellt wird. Der Ge-Film oder ein Si-Film, der eine hohe Konzentration an Ge enthält, wird in Kontaktlöchern von Source, Drain und Gate eines N-Kanal-MOSFET vorgesehen, der auf einem p-leitfähigen Si-Substrat ausgebildet ist. Ein TiN-Film ist als Barrierenmetall auf diesem Ge-Film oder dem Film, der Ge enthält, vorgesehen. Ferner ist ein Al-Ge-Film mit einem Schmelzpunkt, der niedriger liegt als derjenige des Al-Si-Films, als eingegrabene Verdrahtung auf dem TiN-Film vorgesehen. Dadurch wird ein Kontaktwiderstand zwischen einem Metall und dem Ge-Film oder dem Si-Film, der eine hohe Konzentration an Ge enthält, abgesenkt.
- Aus der
US 5,108,954 ist ein Halbleiterverarbeitungsverfahren zum Reduzieren des Kontaktwiderstandes zwischen einem aktiven Bereich und einem darüber befindlichen Silizid bekannt, welches aus einer Diffusion eines Fremdstoffes aus dem aktiven Bereich in das Silizid resultiert. Dieses bekannte Verfahren umfaßt das Implantieren von Germanium durch eine Kontaktöffnung in den aktiven Bereich eines Wafers hinein bis zu einer Spitzendichte. Eine Metallschicht wird oben auf dem Wafer aufgebracht und auch in der Kontaktöffnung, um den aktiven Bereich zu kontaktieren. Das Metall und das Silizium innerhalb der Kontaktöffnung werden getempert, um dadurch ein Metallsilizid zu bilden. - Aus der Literaturstelle FANG, F.; HEWETT, C.A.; FERNANDES, M.G.; LAU, S.S.; Ohmic Contacts Formed by Ion Mixing in the Si-Diamond System. In: IEEE Transactions on Electron Devices, ISSN 0018-9383, 1989, Vol. 36, Nr. 9, S. 1783–1786, sind ohmsche Kontakte bekannt, die durch Ionenmischen in einem Si-Diamantsystem gebildet werden.
- Eine repräsentative Technik zur Bildung eines Kontaktloches zur Verringerung des Kontaktwiderstandes ist in
1 unter Bezugnahme auf das US-Patent Nr. 5,108,954 dargestellt. Gemäß dieser Darstellung ist ein Übergangsbereich3 , in dem eine Verunreinigung eines vorbestimmten Kontaktloches implantiert ist, auf einem Teil innerhalb eines Halbleitersubstrates1 ausgebildet, und es ist eine Metallschicht9 , Verdrahtungselektrode, auf einer Oberfläche einer Isolierschicht5 einschließlich des Bereiches eines (nicht dargestellten) Kontaktloches abgeschieden, um einen Teil des obigen Übergangsbereiches3 zu bedecken, der durch die Kontaktöffnung über der Metallschicht9 freiliegt. Falls die Metallschicht mit einer beträchtlichen Dicke aufeinanderfolgend von dem Boden des Kontaktloches bis zur Oberfläche der Isolierschicht5 entlang Seitenwänden des Kontaktloches ausgebildet wird, wird ein elektrischer Kontakt zwischen dem Substrat und einer Verdrahtungselektrode hergestellt. Ferner wird eine Diffusionsverhinderungsschicht7 aus Titannitrid (TiN) oder Titanwolfranit (TiW) ausgebildet, um eine Metall- oder Siliziumelektromigration zu verhindern, welche aus einer Diffusion von Metall und Silizium zwischen dem Substrat1 und der Verdrahtungselektrode9 resultiert. - Bei der aufeinanderfolgenden Wärmebehandlung, d.h. Bildung von Siliziden TiSi2 aufgrund einer Wärmebehandlung von Titan und Silizium tritt Ausdiffundieren auf, welches einen scharfen Abfall in der Konzentration des Dotiermittels in der Grenzfläche der Diffusionsverhinderungsschicht
7 bewirkt. Dadurch wird der Kontaktwiderstand vergrößert. Die Beziehungen zwischen dem Kontaktwiderstand und der Dotierkonzentration werden im folgenden beschrieben. - Eine Stopfenimplantationstechnik des zusätzlichen Ionenimplantierens des Dotiermittels nach der Bildung des Kontaktloches wird zur Verhinderung des Ausdiffundierens des Dotiermittels und Unterstützen der reduzierten Dosis verwendet.
- Wie es in
2 dargestellt ist, wird gemäß einer solchen Stopfenimplantierung eine Ausbuchtung3a unterhalb des Übergangsbereiches3 in der Nähe des Kontaktloches ausgebildet. Diese Ausbuchtung3a bewirkt an sich keine ernsthaften Probleme bei einer herkömmlichen Halbleitervorrichtung mit einem relativ tiefen Übergang in einem Substrat. - Im Falle von integrierten Schaltkreisen mit sehr hoher Integration (VLSI), bei denen eine große Anzahl von Vorrichtungen pro Einheitsfläche angeordnet sind, kann diese Ausbuchtung jedoch in nachteiliger Weise eine Kurzschlußleitung in einer Halbleitervorrichtung mit einen Übergang von geringer Tiefe hervorrufen, was dem Erfordernis hinsichtlich Verbesserung der Betriebsgeschwindigkeit entgegensteht.
- Daneben überschreitet der Verunreinigungsgrad die Löslichkeitsgrenze in einer Übergangsfläche, die Übergangsfläche wird mit der Verunreinigung gesättigt, und es zeigt sich eine Abscheidung der dotierten Verunreinigung als separate Phase.
- Demgemäß ist der Verunreinigungsgrad in der Übergangsfläche begrenzt. Falls sich eine Abscheidung in dem Übergangsbereich zeigt kann eine Vergrößerung der Verunreinigung oder Dosis keine Vergrößerung der Ladungsträgerdichte mehr hervorrufen.
- Die Abscheidung in einer Vielzahl von Siliziumkörnern verursacht Diffusion von Ladungsträgern und erleichtert die Vereinigung der Ladungsträger.
- Der Erfindung liegt die Aufgabe zugrunde, eine Kontaktstruktur mit geringem Widerstand für eine hochintegrierte Halbleitervorrichtung zu Verfügung zu stellen, bei der der Kontaktwiderstand verringert ist durch selektives Ausbilden eines Materials mit einer kleineren Bandlücke auf einem Kontaktloch als die Bandlücke eines Substratmaterials auf dem Kontaktloch, und bei der die mechanische Spannung zwischen einem Metall und einem Halbleiter durch Ausbilden eines Materials mit einer Hetero-Übergangsstruktur hierunter minimiert ist.
- Des weiteren ist es Aufgabe der Erfindung, ein Verfahren zur wirksamen Ausbildung einer Ohmschen Kontaktstruktur mit einem Hetero-Übergang zur Verfügung zu stellen.
- Gemäß der ohmschen Kontaktstruktur nach der Erfindung wird die genannte Aufgabe durch die Merkmale der Ansprüche 1 und 12 gelöst.
- Vorteilhafte Ausgestaltungen und Weiterbildungen der erfindungsgemäßen ohmschen Kontaktstruktur ergeben sich aus den Unteransprüche 2, 3 und 13 bis 15.
- In Verbindung mit dem erfindungsgemäßen Verfahren zur Herstellung eines ohmschen Kontaktes in einer Halbleitervorrichtung wird die genannte Aufgabe gemäß einem ersten Lösungsvorschlag durch die Merkmale des Anspruches 4 und gemäß einem zweiten Lösungsvorschlag gemäß den Merkmalen des Anspruches 7 gelöst.
- Vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Ansprüchen 5, 6 und 8 bis 11.
- Gemäß der vorliegenden Erfindung weist eine Ohmsche Kontaktstruktur für eine Halbleitervorrichtung auf:
einen Übergangsbereich, der auf einem Halbleitersubstrat mit einer Verunreinigung dotiert ist;
eine erste Widerstandskontrollschicht mit einem reduzierten Widerstand, die selektiv auf einem Kontaktloch oberhalb des Übergangsbereiches mit einem Material einer Hetero-Übergangsstruktur gebildet ist, dessen Austrittsarbeit kleiner ist als bei dem Substratmaterial;
eine zweite Widerstandskontrollschicht mit einem verringerten Widerstand, welche aus einem Material hergestellt ist, dessen Austrittsarbeit geringer ist als bei dem Substratmaterial, wobei die zweite Widerstandskontrollschicht auf der ersten Widerstandskontrollschicht ausgebildet ist;
eine auf der zweiten Widerstandskontrollschicht ausgebildete leitende Schicht, die eine Verdrahtungselektrode bildet. - Ein Verfahren zur Herstellung einer Halbleitervorrichtung weist die Schritte auf:
Ausbilden eines Übergangsbereiches, der mit einer Verunreinigung auf einem vorbestimmten Abschnitt eines Halbleitersubstrates implantiert wird;
Bilden einer Isolierschicht auf dem Halbleitersubstrat und Bilden eines Kontaktloches durch Öffnen der Isolierschicht, um einen Teil des Übergangsbereiches freizulegen;
Bilden einer ersten Widerstandskontrollschicht auf dem Kontaktloch;
Bilden einer zweiten Widerstandskontrollschicht auf der ersten Widerstandskontrollschicht;
Bilden von zumindest einer Barrierenschicht auf der zweiten Widerstandskontrollschicht und Isolierschicht, und Durchführen einer Wärmebehandlung hierauf; und
Bilden einer leitenden Schicht auf der Barrierenschicht. - Bei einem weiteren Aspekt der vorliegenden Erfindung wird gemäß der vorliegenden Erfindung ein Bandlückenentwurfsverfahren ("bandgap engineering") auf der Grundlage von Studien verwendet, bei denen Verbundhalbleiter zugrunde liegen. Der Kontaktwiderstand ergibt sich aus der folgenden Gleichung: wobei die Buchstaben für folgende Größen stehen:
Rc = Kontaktwiderstand
ND = Dotiermittelkonzentration
A = Konstante
h = Planck'sche Konstante
ΨB = Höhe der Barrierenschicht
m* = Effektivmasse
εs = Dielektrizitätskonstante von Vakuum. - Entsprechend dieser Gleichung stellen die internen Faktoren zur Verringerung eines Kontaktwiderstandes eine geringe Höhe der Barrierenschicht, d.h. eine geringe Austrittsarbeit zwischen Metall und Halbleiter, eine hohe Konzentration des Dotiermittels, und kleine Effektivmasse, d.h. hohe Mobilität dar. Um dieses Erfordernis zu erfüllen wird Ge, welches eine deutlich bessere physikalische Eigenschaft als Si aufweist und in derselben Familie wie Si liegt, als zweite Widerstandskontrollschicht gemäß der vorliegenden Erfindung verwendet. Nachfolgende Tabelle 1 zeigt einen Vergleich der Materialeigenschaften zwischen diesen beiden Materialien: Tabelle 1
- Um die mechanische Spannung und Dehnung aufgrund des Unterschiedes in den Gitterkonstanten zu minimieren, wird eine erste Widerstandskontrollschicht einer Hetero-Übergangsstruktur, d.h. Si1-xGex als Zwischenschicht zwischen Silizium und der zweiten Widerstandskontrollschicht vorgesehen. Demgemäß werden Reaktionen zwischen dem Metall und der Halbleiterschicht wie beispielsweise Ausdiffundieren des Dotiermittels, Ausbilden einer Ausbuchtung aufgrund übermäßiger Ionenimplantation und Lernphämomene der dotierten Verunreinigung auf effektive Weise aufgrund der ersten und zweiten Widerstandskontrollschichten gesteuert, welche die Verdrahtungselektrode und Halbleiterschicht überquert. Als Ergebnis des verringerten Widerstandes kann die Größe des Kontaktloches verringert werden und damit eine weitere Miniaturisierung der Halbleitervorrichtung vorgenommen werden. Bei einer solchen Struktur ist die Widerstandskontrollschicht glatt, ebenmäßig und dünn durch Behandeln der Oberfläche der Halbleiterschicht durch ein geeignetes atmosphärischen Gases ausgebildet aufgrund eines epitaktischen Verfahrens, oder aufgrund einer Abscheidung eines geeigneten Materials.
- Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
- Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
- Es zeigt:
-
1 eine Schnittansicht einer beispielhaften Kontaktstruktur einer Halbleitervorrichtung; -
2 eine Schnittansicht einer weiteren Kontaktstruktur; -
3A bis3E Schritte gemäß der Herstellung einer Kontaktstruktur einer Halbleitervorrichtung entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; -
4A bis4C Schritte zur Herstellung einer Kontaktstruktur einer Halbleitervorrichtung entsprechen einem zweiten bevorzugten Ausführungsbeispiel gemäß der vorliegenden Erfindung; -
5 eine Kurve zur Darstellung der Beziehung zwischen der Flußrate von 10% GeH4 und dem Zusammensetzungsverhältnis von Si1-xGex; und -
6 eine Kurve zur Darstellung der Ergebnisse einer Messung des Kontaktwiderstandes zwischen einem Metall und einem Halbleiter entsprechend verschiedenen Kontaktstrukturen. - Die
3A bis E zeigen ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung, und zeigen die Schritte der Herstellung der Kontaktstruktur durch ein Epitaxieverfahren. - Unter Bezugnahme auf
3A stellt ein erster Schritt eine Ionenimplantierung einer Verunreinigung eines vorbestimmten Leitfähigkeitstyps auf einen Abschnitt eines Halbleitersubstrats10 zur Ausbildung eines Übergangsbereiches13 dar. Als ein zweiter Schritt wird eine Isolierschicht15 wie beispielsweise Silicaglas oder Borphosphorsilicateglas auf das Halbleitersubstrat10 und den Übergangsbereich13 aufgebracht, und es wird ein Kontaktloch16 ausgebildet durch Öffnung der Isolierschicht15 , um einen Teil des vorstehend genannten Übergangsbereiches13 freizulegen. - Gemäß einem dritten Schritt wird eine Si1-xGe6x-Epi-Schicht
21 , eine erste Widerstandskontrollschicht21 auf dem Kontaktloch16 ausgebildet (2B ). Als Reaktionsgas für die Bildung der Epi-Schicht wird SiH2Cl2 und GeH4 unter Verwendung von H2 als Trägergas verwendet. Die Ge-Quelle wird im übrigen durch Mischen von 10% GeH4 mit H2 hergestellt. Die Bedingungen der Bildung der Si1-xGex-Epi-Schicht21 sind wie folgt: 600–900°C; Flußrate von 20 sccm bis 200 sccm. Vorzugsweise wird die Menge von SiH2Cl2 geändert auf 20 bis 200 sccm bei 625°C, 20 slm der H2-Flußrate, und 1–10 sccm der GeH4-Flußrate. Da sich die Flußrate von 10% GeH4 ändert, ändert sich auch die Ge-Konzentration, und mit Zunahme der Ge-Konzentration vergrößert sich die Wachstumsgeschwindigkeit. Die Wachstumsgeschwindigkeit der Si1-xGex-Epi-Schicht21 beträgt 2,3 nm/min, falls Ge 12% beträgt, d.h. im Falle von 0,88 Si und 0,12 Ge. Im Falle von 0,67 Si und 0,36 Ge, beträgt die Wachstumsgeschindigkeit 12,6 nm/min. - Durch allmähliches Vergrößern der Flußrate von 10% GeH4 bei einer solchen Bedingung wird die Si1-xGex-Epi-Schicht
21 bis zu einer Dicke von 10,0 nm bis 50,0 nm, vorzugsweise etwa 20,0 nm aufgewachsen. -
5 zeigt eine Darstellung einer Beziehung der Änderung des Gehaltes von Ge gemäß der Flußrate von 10% GeH4. Wenn das Zusammensetzungsverhältnis der Si1-xGex-Epi-Schicht erreicht wird, wird das Zusammensetzungsverhältnis von x auf 0,4 entsprechend der Kurve gemäß5 geändert. Die aufgewachsene Si1-xGex-Epi-Schicht21 enthält kein Dotiermittel, wobei jedoch dotiertes Si1-xGex verwendet werden kann, falls dies notwendig ist. - Eine dotierte epitaktische Schicht wird bei einer Strömung von B2H6-Gas oder PH3-Gas bei dem Zeitpunkt des epitaktischen Prozesses gebildet. Ein vierter Schritt zur Bildung einer zweiten Widerstandskontrollschicht
23 wird durchgeführt, bei dem der Epi-Prozeß wie bei dem dritten Schritt verwendet wird (3C ). Wie es an sich bekannt ist, ist die Bedingung dieselbe wie bei der Wachstumsbedingung der Si1-xGex-Epi-Schicht21 , und die Flußrate von SiH2Cl2 ist nur zur Bildung der Ge-Epi-Schicht23 . Die Dicke der Ge-Epi-Schicht23 beträgt etwa 5,0 nm bis 10,0 nm. Falls der Leitfähigkeitstyp des Übergangsbereiches13 P+ ist, kann ein Element der Gruppe3 aus dem Periodensystem ionenimplantiert werden, d.h. B oder BF2. - Im Falle eines Übergangsbereiches 13 vom N+-Typ wird As oder P ionenimplantiert. Die Ionenimplantation wird durchgeführt bei 20–50 KeV und einer Dosis von 5 × 1014 – 1 × 1015 Ionen/cm2.
- Bei einem fünften Schritt wird eine Barrierenschicht 17 auf der zweiten Widerstandskontrollschicht
23 und der Isolierschicht15 gebildet, und es wird eine Wärmebehandlung durchgeführt. - Bei diesem Ausführungsbeispiel ist lediglich eine Barrierenschicht
17 vorgesehen, wobei zwei Barrierenschichten bei einem zweiten Ausführungsbeispiel vorgesehen werden können, welches später beschrieben ist. Zuerst wird Titan durch Sputtern bis zu einer Dicke von etwa 50,0 nm bis 100,0 nm abgeschieden, und bei etwa 600°C bis 900°C in einer passiven Umgebung von N für eine kurze Zeitperiode zur Ausbildung einer Struktur gemäß3D wärmebehandelt. Eine derartige Wärme behandlung, die für eine sehr kurze Zeitdauer durchgeführt wird, kann vermittels einer schnellen thermischen Wärmevorrichtung (RTA = Rapid Thermal Annealing) zur Verfügung gestellt sein. Während Titan in Kontakt mit der zweiten Widerstandskontrollschicht23 durch die Wärmebehandlung in TiGex umgewandelt wird, reagiert das restliche Titan, welches nicht in Kontakt tritt mit der zweiten Widerstandskontrollschicht23 , mit N2 in Atmosphäre und es wird Titannitrid gebildet, welches als Diffusionsbarrierenschicht dient. Schließlich wird eine leitende Schicht als Anschlußleitung durch Vergraben des Kontaktloches mit der Metallschicht ausgebildet, wie es in3E dargestellt ist. - Die
4A bis4C zeigen die Schritte der Herstellung einer Kontaktstruktur einer Halbleitervorrichtung gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, welche mit den3A bis3E korrespondieren. Die gleichen Bezugsziffern bezeichnen gleiche Teile, so daß auf deren nähere Beschreibung verzichtet werden kann. - Bei diesem Ausführungsbeispiel wird eine erste Widerstandskontrollschicht durch eine Wärmenachbehandlung gebildet, nachdem Ge ionenimplantiert wurde, und zwar nicht durch einen epitaktischen Prozeß, sondern durch Ionenimplantation. Zuerst wird unter Verwendung einer fotoempfindlichen Schicht
18 als Maske Ge ionenimplantiert bei einer Beschleunigungsspannung von 10–30 KeV und einer Dosis von 1 × 1015 – 1016 Ionen/cm2, und einer geringen Energie zu Bildung einer Ge-Isolationsschicht22 in dem Übergangsbereich13 , wie es in4A dargestellt ist. Falls die Beschleunigungsspannung 20 KeV beträgt, beträgt der Sollbereich etwa 20,0 nm, und falls die Beschleunigungsspannung 30 KeV beträgt, beträgt der Sollbereich etwa 26,0 nm. Falls die Beschleunigungsspannung 10 KeV beträgt, beträgt der Sollbereich etwa 12,5 nm. - Unter Bezugnahme auf
4B werden, nachdem die Fotolackschicht16 entfernt worden ist, Ge und Ti aufeinanderfolgend auf der Ge-Implantationsschicht22 und der Isolierschicht15 zur Bildung einer Ge-Abscheideschicht24 und einer Ti-Abscheideschicht17 jeweils bis zu einer Dicke von etwa 10,0–50,0 nm bei einer Abscheidungsgeschwindigkeit von 1,0–5,0 nm/sec und bei einer Substrattemperatur von 200°C vermittels einer Sputtervorrichtung abgeschieden. - Bei dem Schritt gemäß
4C wird die vorstehend beschriebene Ge-Implantationsschicht22 in eine erste Widerstandskontrollschicht21' aus Si1-xGex entsprechend dem Aktivierungseffekt der Hochtemperaturwärmebehandlung und der Reaktion mit Silizium umgeformt. - Die Ge-Abscheideschicht
24 auf der Ge-Implantationsschicht22 verbleibt als eine zweite Widerstandskontrollschicht23' aus Ge. Die Ge-Abscheideschicht24 auf den oberen und seitlichen Abschnitten der Isolierschicht15 wird in eine erste Barrierenschicht17a aus TiGex durch Reaktion mit Ti umgeformt. TiN wird durch Sputtern bis zu einer Dicke von etwa 50,0 nm bis 150,0 nm abgeschieden, und dient als eine zweite Barrierenschicht17b . Nach der aufeinanderfolgenden Abscheidung von Ti und TiN kann eine Wärmebehandlung angewendet werden. Es wird eine schnelle thermische Ausheilung durchgeführt für 20 bis 60 Sekunden bei 600°C bis 900°C in einer Umgebung aus N2, oder die Wärmebehandlung wird durchgeführt für 30 bis 60 Minuten bei 450°C bis 600°C in einer Umgebung aus N2. Als Bezugspunkt wird die erste Barrierenschicht17a , TiGex mit dem geringsten Flächenwiderstand (20 μΩ/cm2) gebildet, wenn die schnelle thermische Ausheilung für 20 Sekunden bei 800°C durchgeführt wird. - Wie vorstehend beschrieben wurde, liefert die vorliegende Erfindung eine Kontaktstruktur eines Heteroüberganges aus Ge und Si1-xGex, dessen Bandlücke geringer ist als ein Sub stratmaterial einer Grenzfläche zwischen dem Metall und dem Halbleiter, welche effektiv hinsichtlich geringen Widerstand von Verbindungsleitungen und hinsichtlich hoher Zuverlässigkeit in hochintegrierten Halbleitervorrichtungen verwendet werden kann. Die Wirkung der vorliegenden Erfindung ergibt sich anschaulich aus der gemäß
6 dargestellten Kurve. - In
6 sind die Ergebnisse der Messung des Kontaktwiderstandes zwischen dem Metall und dem Halbleiter unter Verwendung eines Teststreifens eines Kontaktes mit 1200 Kontaktlöchern dargestellt. - Das Ergebnis der Ge/Si1-xGex Hetero-Kontaktstruktur gemäß der vorliegenden Erfindung ist in der Kurve durch "A" angedeutet. "B" bezeichnet eine Kontaktstruktur, bei der lediglich Ge ionenimplantiert ist, und "C" bezeichnet eine herkömmliche Kontaktstruktur, bei der Ge nicht ionenimplantiert ist. Die Ausdehnung des Kontaktloches beträgt 0,5 μm, und die Halbleiterschicht stellt eine Fläche vom P+-Typ dar, in der BF2 ionenimplantiert ist mit einer Dosis von 1 × 1015. Die Wärmebehandlung wurde für 120 Minuten bei 850°C bei einer Umgebung aus N2 durchgeführt. Entsprechend der Kontaktstruktur gemäß der vorliegenden Erfindung ist der Kontaktwiderstand etwa um das Doppelte verringert.
Claims (15)
- Ohmsche Kontaktstruktur für eine Halbleitervorrichtung mit einem Siliziumsubstrat (
10 ) mit einem dotierten Bereich (13 ), in dem eine erste Widerstandskontrollschicht aus SixGe1-x (22 ) gebildet ist, zu dem ein Kontaktloch (16 ) durch eine Isolierschicht (15 ) führt und im Kontaktloch (16 ) eine Barrierenschicht (17 ) mit Titan und darauf eine leitende Schicht (19 ) als Verdrahtungselektrode gebildet sind, dadurch gekennzeichnet, dass auf dem Substrat (10 ) und der Isolierschicht (15 ) eine zweite Widerstandskontrollschicht (24 ) unterhalb der Barrierenschicht (17 ), gebildet ist. - Ohmsche Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Widerstandkontrollschicht (
24 ) aus Ge gebildet ist. - Ohmsche Kontaktstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Widerstandkontrollschicht (
22 ) aus Si1Ge1-x mit 0 < x < 1 gebildet ist. - Verfahren zur Herstellung eines ohmschen Kontakts in einer Halbleitervorrichtung mit einer Isolierschicht (
15 ) mit einem Kontaktloch (16 ) zu dotierten Bereichen (13 ) in einem Siliziumsubstrat (10 ), wobei eine erste Widerstandskontrollschicht aus SixGe1-x (22 ) mittels Implantation von Ge durch das Kontaktloch (16 ) gebildet wird, und eine Barrierenschicht (17 ) mit Titan und eine leitende Schicht (19 ) als Verdrahtungselektrode ausgebildet sind, dadurch gekennzeichnet, dass eine zweite Widerstandskontrollschicht (24 ) vor der Barrierenschicht (17 ) gebildet wird. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Widerstandskontrollschicht (
24 ) aus Ge hergestellt wird. - Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß nach dem Bilden der Barrierenschicht (
17 ) eine Wärmebehandlung durchgeführt wird. - Verfahren zur Herstellung eines ohmschen Kontakts in einer Halbleitervorrichtung mit einer Isolierschicht (
15 ) mit einem Kontaktloch (16 ) zu dotierten Bereichen (13 ) in einem Siliziumsubstrat (10 ), wobei eine erste Widerstandskontrollschicht aus SixGe1-x (21 ) im Kontaktloch (16 ) gebildet wird, und eine Barrierenschicht (17 ) mit Titan und eine leitende Schicht (19 ) als Verdrahtungselektrode ausgebildet sind, dadurch gekennzeichnet, daß eine zweite Widerstandskontrollschicht (23 ) vor der Barrierenschicht (17 ) gebildet wird. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste Widerstandskontrollschicht (
21 ) aus epitaktischem SixGe1-x selektiv im Kontaktloch (16 ) auf dem Siliziumsubstrat (10 ) aufgewachsen wird. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die erste Widerstandskontrollschicht (
21 ) aus epitaktischem SixGe1-x mittels chemischem Dampfabscheiden aufgewachsen wird. - Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die zweite Widerstandskontrollschicht (
23 ) aus Ge hergestellt wird. - Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass nach dem Bilden der Barrierenschicht (
17 ) eine Wärmebehandlung durchgeführt wird. - Ohmsche Kontaktstruktur für eine Halbleitervorrichtung mit: einem Siliziumsubstrat (
10 ) mit einer dotierten Zone (13 ), zu der sich ein Kontaktloch (16 ) durch eine Isolationsschicht (15 ) hindurch erstreckt und bei der innerhalb des Kontaktloches (16 ) eine erste Widerstandskontrollschicht aus SixGe1-x (21 ) und eine Barrierenschicht (17 ) mit Titan ausgebildet ist und darauf eine leitende Schicht (16 ) als Verdrahtungselektrode gebildet ist, dadurch gekennzeichnet, daß auf dem Substrat (10 ) eine zweite Widerstandskotrollschicht (23 ) unter der Barrierenschicht (17 ) ausgebildet ist. - Ohmsche Kontaktstruktur nach Anspruch 12, dadurch gekennzeichnet, daß die zweite Widerstandskontrollschicht (
23 ) aus Ge gebildet ist. - Ohmsche Kontaktstruktur nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die erste Widerstandskontrollschicht (
21 ) aus Si1Ge1-x gebildet ist, wobei gilt 0 < x < 1. - Ohmsche Kontaktstruktur nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die Barrierenschicht (
17a ) aus TiGe gebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR930002962 | 1993-03-02 | ||
KR93-2962 | 1993-03-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4406861A1 DE4406861A1 (de) | 1994-09-08 |
DE4406861B4 true DE4406861B4 (de) | 2005-01-20 |
Family
ID=19351437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4406861A Expired - Fee Related DE4406861B4 (de) | 1993-03-02 | 1994-03-02 | Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren |
Country Status (7)
Country | Link |
---|---|
US (1) | US5563448A (de) |
JP (1) | JP3644983B2 (de) |
KR (1) | KR960008558B1 (de) |
CA (1) | CA2116746C (de) |
DE (1) | DE4406861B4 (de) |
GB (1) | GB2275822B (de) |
RU (1) | RU2155417C2 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668055A (en) * | 1995-05-05 | 1997-09-16 | Applied Materials, Inc. | Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer |
US6239492B1 (en) * | 1996-05-08 | 2001-05-29 | Micron Technology, Inc. | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same |
JP2970555B2 (ja) * | 1996-10-28 | 1999-11-02 | 日本電気株式会社 | 半導体装置の製造方法及び製造装置 |
US5920121A (en) * | 1998-02-25 | 1999-07-06 | Micron Technology, Inc. | Methods and structures for gold interconnections in integrated circuits |
US6121126A (en) | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
US6143655A (en) | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Methods and structures for silver interconnections in integrated circuits |
US6492694B2 (en) | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
US6075291A (en) * | 1998-02-27 | 2000-06-13 | Micron Technology, Inc. | Structure for contact formation using a silicon-germanium alloy |
US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
KR100559029B1 (ko) * | 1998-12-29 | 2006-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 메탈 콘택 형성 방법 |
US6535413B1 (en) * | 2000-08-31 | 2003-03-18 | Micron Technology, Inc. | Method of selectively forming local interconnects using design rules |
KR100393208B1 (ko) * | 2001-01-15 | 2003-07-31 | 삼성전자주식회사 | 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법 |
TWI262561B (en) * | 2001-06-12 | 2006-09-21 | Promos Technologies Inc | Method of forming ultra-shallow junction devices and its application in a memory device |
US6511905B1 (en) * | 2002-01-04 | 2003-01-28 | Promos Technologies Inc. | Semiconductor device with Si-Ge layer-containing low resistance, tunable contact |
KR100442106B1 (ko) * | 2002-06-26 | 2004-07-27 | 삼성전자주식회사 | 도전성 콘택 구조 및 그 제조방법 |
US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
JP4997913B2 (ja) * | 2006-10-17 | 2012-08-15 | 日産自動車株式会社 | 半導体装置および半導体装置の製造方法 |
JP2010161250A (ja) * | 2009-01-09 | 2010-07-22 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
JP2010231172A (ja) * | 2009-03-04 | 2010-10-14 | Seiko Epson Corp | 光学物品およびその製造方法 |
JP2012032690A (ja) | 2010-08-02 | 2012-02-16 | Seiko Epson Corp | 光学物品およびその製造方法 |
EP2461352B1 (de) * | 2010-12-06 | 2013-07-10 | Imec | Verfahren zur Herstellung von Kontakten mit geringem Widerstand auf n-Germanium |
GB2526950B (en) | 2011-11-23 | 2016-04-20 | Acorn Tech Inc | Improving metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
JP2021136269A (ja) * | 2020-02-25 | 2021-09-13 | キオクシア株式会社 | 半導体装置 |
KR20220030456A (ko) | 2020-09-01 | 2022-03-11 | 삼성전자주식회사 | 반도체 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5108954A (en) * | 1991-09-23 | 1992-04-28 | Micron Technology, Inc. | Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method |
JPH04137528A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | 半導体装置 |
JPH04196420A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置の構造及び製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473093A (en) * | 1965-08-18 | 1969-10-14 | Ibm | Semiconductor device having compensated barrier zones between n-p junctions |
US3599060A (en) * | 1968-11-25 | 1971-08-10 | Gen Electric | A multilayer metal contact for semiconductor device |
JPS59175763A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置 |
US4738937A (en) * | 1985-10-22 | 1988-04-19 | Hughes Aircraft Company | Method of making ohmic contact structure |
US4796081A (en) * | 1986-05-02 | 1989-01-03 | Advanced Micro Devices, Inc. | Low resistance metal contact for silicon devices |
JPS62259469A (ja) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | 半導体装置 |
JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
US5126805A (en) * | 1989-11-24 | 1992-06-30 | Gte Laboratories Incorporated | Junction field effect transistor with SiGe contact regions |
US5422307A (en) * | 1992-03-03 | 1995-06-06 | Sumitomo Electric Industries, Ltd. | Method of making an ohmic electrode using a TiW layer and an Au layer |
US5242847A (en) * | 1992-07-27 | 1993-09-07 | North Carolina State University At Raleigh | Selective deposition of doped silion-germanium alloy on semiconductor substrate |
US5232873A (en) * | 1992-10-13 | 1993-08-03 | At&T Bell Laboratories | Method of fabricating contacts for semiconductor devices |
-
1993
- 1993-06-09 KR KR93010423A patent/KR960008558B1/ko not_active IP Right Cessation
-
1994
- 1994-02-28 GB GB9403816A patent/GB2275822B/en not_active Expired - Fee Related
- 1994-03-01 CA CA002116746A patent/CA2116746C/en not_active Expired - Fee Related
- 1994-03-01 RU RU94006802/28A patent/RU2155417C2/ru not_active IP Right Cessation
- 1994-03-02 DE DE4406861A patent/DE4406861B4/de not_active Expired - Fee Related
- 1994-03-02 US US08/204,568 patent/US5563448A/en not_active Expired - Lifetime
- 1994-03-02 JP JP03174194A patent/JP3644983B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137528A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | 半導体装置 |
US5216271A (en) * | 1990-09-28 | 1993-06-01 | Kabushiki Kaisha Toshiba | BiCMOS device with low bandgap CMOS contact regions and low bandgap bipolar base region |
JPH04196420A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置の構造及び製造方法 |
US5108954A (en) * | 1991-09-23 | 1992-04-28 | Micron Technology, Inc. | Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method |
Non-Patent Citations (1)
Title |
---|
FANG, F., HeWETT, C.A., FERNANDES, M.G., Lau, S.S.: Ohmic Contacts Formed by Ion Mixing in the Si-Diamond System. In: IEEE Transactions on Electron Devices, ISSN 0018-9383, 1989, Vol. 36, No. 9, S. 1783-1786 * |
Also Published As
Publication number | Publication date |
---|---|
GB2275822B (en) | 1997-10-08 |
US5563448A (en) | 1996-10-08 |
KR940022708A (ko) | 1994-10-21 |
GB9403816D0 (en) | 1994-04-20 |
RU2155417C2 (ru) | 2000-08-27 |
GB2275822A (en) | 1994-09-07 |
JPH06302542A (ja) | 1994-10-28 |
DE4406861A1 (de) | 1994-09-08 |
KR960008558B1 (en) | 1996-06-28 |
JP3644983B2 (ja) | 2005-05-11 |
CA2116746C (en) | 2006-12-12 |
CA2116746A1 (en) | 1994-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4406861B4 (de) | Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren | |
EP0022474B1 (de) | Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie | |
DE4406849C2 (de) | Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht | |
DE19950708C2 (de) | Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke | |
EP0118709B1 (de) | Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene | |
DE69031753T2 (de) | Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes | |
DE3780856T2 (de) | Metallkontakt mit niedrigem widerstand fuer siliziumanordnungen. | |
DE69118771T2 (de) | Ladungsspeicherelektrode eines Kondensators und Methode zu deren Herstellung | |
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3211761A1 (de) | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen | |
DE112010004400B4 (de) | Bildung von Nickelsilicid mit Gestaffelter PT-Zusammensetzung | |
DE102004056022A1 (de) | Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben | |
DE112005002302T5 (de) | Metallgate-Transistoren mit epitaktischen Source- und Drainegionen | |
DE10154835A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
EP0123309A2 (de) | Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen | |
DE2805442A1 (de) | Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes | |
DE102004019199B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10002121B4 (de) | Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten | |
DE19611959A1 (de) | Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben | |
DE4244115C2 (de) | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
DE69027644T2 (de) | Verfahren zur Herstellung eines bipolaren Transistors | |
DE69836117T2 (de) | Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht | |
DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
DE3785000T2 (de) | Kontakte von halbleiterbauelementen. | |
DE4313625A1 (de) | Gleichrichterkontakt auf Basis von amorphem Silicium auf Diamant und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8380 | Miscellaneous part iii |
Free format text: DER VERTRETER IST ZU AENDERN IN: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, 85354 FREISING |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20111001 |