DE69117891T2 - Verfahren zum Montieren von Halbleiterelementen - Google Patents

Verfahren zum Montieren von Halbleiterelementen

Info

Publication number
DE69117891T2
DE69117891T2 DE69117891T DE69117891T DE69117891T2 DE 69117891 T2 DE69117891 T2 DE 69117891T2 DE 69117891 T DE69117891 T DE 69117891T DE 69117891 T DE69117891 T DE 69117891T DE 69117891 T2 DE69117891 T2 DE 69117891T2
Authority
DE
Germany
Prior art keywords
semiconductor elements
circuit board
electrodes
heat
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69117891T
Other languages
English (en)
Other versions
DE69117891D1 (de
Inventor
Atsushi Miki
Masanori Nishiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2312665A external-priority patent/JPH04184950A/ja
Priority claimed from JP2312666A external-priority patent/JPH04184951A/ja
Priority claimed from JP2312667A external-priority patent/JPH04184952A/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of DE69117891D1 publication Critical patent/DE69117891D1/de
Publication of DE69117891T2 publication Critical patent/DE69117891T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

    TECHNISCHER HINTERGRUND DER ERFINDUNG Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Anbringung einer Vielzahl von Halbleiterelementen auf einer Leiterkarte.
    • Beschreibung des Standes der Technik
  • Wenn eine Vielzahl von Halbleiterelementen mit einer Leiterkarte durch Verbinden mit der Vorderseite nach unten (sogenanntes "face down"-Bonden) verbunden wird, ist herkömmlicherweise das folgende Verfahren ausgeführt worden. D.h., die Vielzahl von Halbleiterelementen wird auf der Leiterkarte angebracht, indem die Vielzahl von Halbleiterelementen, die Anschlußelektroden mit auf diesen gebildeten Lötanschlüssen aufweisen, auf die Leiterkarte gepreßt wird, während die Elektroden ausgerichtet werden, um sie zeitweilig zu fixieren und dann die Lötanschlüsse mit Wärme zu schmelzen.
  • WO-A-8 701 509 diskutiert auch die Anbringung von einem Halbleiterchip auf einem Schaltungssubstrat unter Verwendung von Anschlußelektroden. Die Anschlußelektroden können auf den Chips oder auf den Substraten durch anschließende Bondvorgänge geliefert werden.
  • Da die Wärme, welche in einem so angebrachten Halbleiterelement erzeugt wird, gezwungen wird, über die Anschlußelektroden zu der Leiterkarte abzufließen, ist der thermische Widerstand äußerst hoch gewesen.
  • Dies hat ein ernsthaftes Problem insbesondere dann ergeben, wenn der Energieverbrauch eines solchen Haibleiterelementes groß ist.
  • Im Ergebnis wurde allgemein ein Verfahren zur Bereitstellung einer Wärmesenke als ein Strahlungsweg für Halbleiterelemente verwendet (siehe "Handbook of Semiconductor Mounting Technique", Verfasser: Koshi Nihei, Masao Hayakawa und Fumio Miyashiro, K. K., Science Forum (1986)).
  • Das oben angegebene Verfahren ist jedoch immer noch problematisch, da die Wärmesenke mit einer Vielzahl von Halbleiterelementen verbunden ist, nachdem die Elemente mit der Leiterkarte durch "face down"-Bonden verbunden worden sind. Mit anderen Worten ausgedrückt, tendieren Neigungen der Halbleiterelemente, Schwankungen ihrer Dicke und dergleichen dazu, einen schlechten Kontakt zwischen der Wärmesenke und den Halbleiterelementen zu verursachen.
  • Andererseits wird in JP-A-63 252 432 ein Verfahren zur Anbringung einer Haibleitervorrichtung auf einem Schaltungssubstrat angegeben, das die Befestigung der Halbleitervorrichtung auf einer Wärmesenke enthält, bevor die zusammengesetzte Struktur auf dem Schaltungssubstrat angebracht wird. Die "face down"- Bonden-Ebene von dem Halbleiterchip oder der -vorrichtung wird auf der Vorderebene von der Wärmequelle aufgesetzt und mit dieser gemeinsam verschweißt. Die andere Ebene von der Halbleitervorrichtung wird dann an Lötanschlüsse angeheftet, die auf dem Schaltungssubstrat angeordnet sind. Danach findet ein Heizschritt statt, um das Verbinden zu bewirken.
  • Obwohl das Verfahren, das in diesem Stand der Technik angegeben ist, das oben diskutierte Problem lösen würde, enthält dieses Verfahren nichtsdestotrotz nur die Anbringung einer einzelnen Halbleitervorrichtung, wobei die Ausrichtung der Halbleitervorrichtung bei jedem Verfahrensschritt mit einer relativen Einfachheit erreicht wird.
  • Eine weitere Möglichkeit zur Anbringung von Halbleitervorrichtungen auf einem Leitersubstrat ist in EP-A-3 44 702 beschrieben. Hierbei wird eine Halterung für die Vielzahl von Halbleitervorrichtungen verwendet, welche eine entsprechende Vielzahl von Ausnehmungen aufweist, die in dieser zur Positionierung der einzelnen Halbleitervorrichtungen gebildet sind. Die Halterung, welche die Halbleitervorrichtungen enthält, wird mittels eines elektrischen Zwischenleitungselements indirekt auf dem Leitersubstrat angebracht. Folglich sind eine genau gestapelte Ausrichtung der Halterung, die die Halbleitervorrichtungen, das elektrische Zwischenverbindungselement und das Leitersubstrat enthält, notwendig, um eine geeignete elektrische Verbindung zu erzielen, was komplizierte und zeitaufwendige Bemühungen erfordert.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Somit besteht die Aufgabe der vorliegenden Erfindung darin, die Beschränkungen der Verfahren im Stand der Technik zu überwinden und daher ein Verfahren zur Anbringung von Halbleiterelementen bereitzustellen, welches sicherstellt, daß eine Vielzahl von Halbleiterelementen, die durch "face down"-Bonden auf einer Leiterkarte angebracht werden sollen, in Kontakt mit entsprechenden Strahlungsrippen oder Wärmesenken gebracht werden, um deren thermischen Widerstand zu verringern, während eine genaue Ausrichtung erreicht wird, die nicht zeitaufwendig ist und somit das Verfahren zur Anbringung vereinfacht.
  • Um die obengenannte Aufgabe zu erfüllen, umfaßt ein Verfahren zur Anbringung von Halbleiterelementen entsprechend der vorliegenden Erfindung die in Anspruch 1 aufgeführten Schritte.
  • Weil die Anschlußelektroden mit Elektroden auf der Leiterkarte durch "face down"-Bonden verbunden werden, nachdem das Strahlungsmittel mit den Rückseiten entgegengesetzt zu den Oberflächen der Halbleiterelemente mit den darauf gebildeten Anschlußelektroden verbunden sind, werden das Strahlungsmittel und die Halbleiterelemente sicher selbst dann in Kontakt gebracht, wenn die Halbleiterelemente in der Dicke oder Neigung variieren, so daß der thermische Widerstand zwischen diesen verringert wird. Weil ein Abdeckungsmuster auf dem Strahlungsmittel zur Ausrichtung der Halbleiterelemente mit diesem gebildet wird, können ferner die Halbleiterelemente sehr genau in bezug auf das Strahlungsmittel positioniert werden. In dem Fall der Anbringung der Halbleitervorrichtungen auf einer Leiterkarte ist dann nur die Positionierung des Strahlungsmittels oder der Wärmesenke erforderlich, wobei die Positionierung von den einzelnen Halbleiterelementen nicht erforderlich ist.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • Fig. 1 eine erläuternde Darstellung zur Erklärung eines Verfahrens zur Anbringung von Halbleiterelementen,
  • Fig. 2 und 3 erläuternde Darstellungen zur Erklärung eines Verfahrens zur Anbringung von Halbleiterelementen entsprechend einer ersten Ausführungsform der vorliegenden Erfindung, wobei
  • Fig. 2 ein Verfahren zur Verbindung von Halbleiterelementen mit einer Wärmesenke darstellt und
  • Fig. 3 ein Verfahren zur Verbindung der Halbleiterelemente mit einer Leiterkarte durch "face down"-Bonden darstellt, und
  • Fig. 4 und 5 erläuternde Darstellungen zur Erklärung eines Verfahrens zur Anbringung von Haibleiterelementen entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung, wobei
  • Fig. 4 ein Verfahren zur Verbindung von Halbleiterelementen mit einer Leiterkarte durch "face down"-Bonden darstellt, und
  • Fig. 5 eine Selbstausrichtung von den Halbleiterelementen darstellt.
    • BESCHREIBUNG VON EINZELHEITEN DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im folgenden werden zwei Ausführungsformen der vorliegenden Erfindung im einzelnen unter Bezug auf die beigefügten Zeichnungen beschrieben.
    • Ausführungsform, die nicht einen Teil der beanspruchten Erfindung bildet
  • Zunächst werden, wie es in Fig. 1 gezeigt ist, Wärmesenken 1 jeweils mit einer Vielzahl von Halbleiterelementen 2 verbunden.
  • Während Anschlußelektroden mit Lötanschlüssen 4, die darauf gebildet sind, auf der Oberfläche von jedem Halbleiterelement angeordnet werden, wird die Wärmesenke 1 mit der Rückseite auf dessen entgegengesetzter Seite verbunden.
  • In diesem Fall wird AuSn oder dergleichen verwendet, um die Halbleiterelemente 2 jeweils mit den entsprechenden Wärmesenken 1 zu verbinden.
  • Dann wird die Vielzahl von Halbleiterelementen 2 durch "face down"-Bonden mit einer Leiterkarte 5 verbunden.
  • Im einzelnen werden die Halbleiterelemente 2 durch Pressen der Halbleiterelemente 2 auf die Leiterkarte 5 auf der Leiterkarte 5 angebracht, während die Elektroden ausgerichtet werden, um diese zeitweilig zu fixieren, und dann die Lötanschlüsse 4 mit Wärme geschmolzen werden.
  • In der Folge wird ein Gießharz 6 zwischen der Leiterkarte 5, den Halbleiterelementen 2 und den Wärmesenken 1 gebildet, um diese zu verstärken.
  • Als Gießharz 6 ist ein Harzmaterial gut geeignet, welches ein gute thermische Leitfähigkeit aufweist.
  • Wie aus der vorhergehenden Beschreibung ersichtlich ist, werden die Wärmesenken 1 und die Halbleiterelemente 2 zuvor miteinander verbunden, bevor die Halbleiterelemente 2 und die Leiterkarte durch "face down"-Bonden verbunden werden, um sicherzustellen, daß die Halbleiterelemente 2 in Kontakt mit den Wärmesenken 1 kommen, so daß der thermische Widerstand zwischen diesen auf diese Weise verringerbar wird.
  • Selbst wenn sich die Vielzahl von Halbleiterelemente 2 in der Dicke unterscheiden oder diese auf der Leiterkarte 5 angebracht sind, während sie geneigt sind, werden die Kontakte zwischen den Halbleiterelementen 2 und den Wärmesenken 1 sicher begründet.
  • Dementsprechend wird, selbst wenn der Energieverbrauch der Halbleiterelemente 2, die auf der Leiterkarte 5 angebracht sind, groß ist, der Wärme, welche von diesen erzeugt wird, ermöglicht, schnell von den Wärmesenken 1 abzufließen. Somit wird die Verläßlichkeit der Elemente verbessert.
  • Weil die Halbleiterelemente 2 und die Leiterkarte 5 durch den Gießharz 6 verstärkt sind, entsteht ferner kein Mangel in ihrer Stärke.
  • Obwohl der Gießharz bei der oben beschriebenen Ausführungsform verwendet worden ist, kann der Gebrauch eines solchen Gießharzes unterlassen werden, wenn die Lötanschlüsse 4 zufriedenstellende Verbindungen bereitstellen.
  • Obwohl die Lötanschlüsse 4 bei der oben beschriebenen Ausführungsform verwendet wurden, können statt dessen Au-, AuSn-, In- Anschlüsse oder dergleichen verwendet werden.
    • Erste Ausführungsform von der Erfindung
  • Zunächst wird, wie es in Fig. 2 gezeigt ist, ein Abdeckungsmuster 3 auf der Unterseite von einer Wärmesenke 1 zum Gebrauch als eine Strahlungsrippe gebildet.
  • Das Abdeckungsmuster 3 wird zur Ausrichtung einer Vielzahl von Halbleiterelementen 2 verwendet und zum Beispiel durch Photolithograhpie gebildet.
  • Aus diesem Grund wird die Gestalt von einer Öffnung des Abdeckungsmusters 3 konsistent mit dem Äußeren von jedem Halbleiterelement gemacht, wobei die Öffnungen entsprechend den Positionen vorgesehen werden, wo die Halbleiterelemente dem "face down"-Bonden unterzogen werden.
  • Andererseits wird eine Vielzahl von Anschlußelektroden mit Lötanschlüssen 4, die darauf vorrangend gebildet sind, auf der Oberfläche von jedem Halbleiterelement 2 angeordnet.
  • In der Folge werden, wie es in Fig. 2 gezeigt ist, die Rückseiten von den Halbleiterelementen 2 entgegengesetzt zu den Oberflächen mit den darauf gebildeten Anschlußelektroden auf der Wärmesenke 1 positioniert und mit dieser verbunden.
  • In diesem Fall wird AuSn oder dergleichen verwendet, um die Halbleiterelemente 2 zu verbinden.
  • Dann wird die Vielzahl von Halbleiterelementen 2 durch "face down"-Bonden mit einer Leiterkarte 5 verbunden, wie es in Fig. 3 gezeigt ist.
  • Im einzelnen werden die Halbleiterelemente 2 durch Pressen der Halbleiterelemente auf die Leiterkarte 5 auf der Leiterkarte 5 angebracht, während die Elektroden ausgerichtet werden, um diese zeitweilig zu fixieren, und dann die Lötanschlüsse 4 mit Wärme geschmolzen werden.
  • Wie aus der vorangegangenen Beschreibung ersichtlich ist, werden die Wärmesenke 1 und die Vielzahl von Halbleiterelementen 2 vorher miteinander verbunden, bevor die Halbleiterelemente 2 und die Leiterkarte 5 durch "face down"-Bonden verbunden werden, um sicherzustellen, daß die Halbleiterelemente 2 mit der Wärmesenke 1 ohne Neigungen von allen Oberflächen der Halbleiterelemente 2 gegenüber der entsprechenden Oberfläche der Wärmesenke 1 in Kontakt kommt, so daß der thermische Widerstand zwischen diesen in dieser Weise verringerbar ist.
  • Dementsprechend wird, selbst wenn der Energieverbrauch von den Halbleiterelementen 2 groß ist, die auf der Leiterkarte 5 angebracht sind, der Wärme, welche von diesen erzeugt wird, ermöglicht, schnell von der Wärmesenke 1 abzufließen. Somit wird die Verläßlichkeit der Elemente verbessert.
  • Das Abdeckungsmuster wurde bei dieser Ausführungsform verwendet, um die Vielzahl von Halbleiterelementen in bezug auf die Wärmesenke zu positionieren.
    • Zweite Ausführungsform
  • Bei dieser Ausführungsform wird ein Abdeckungsmuster 3 auf der Unterseite von einer Wärmesenke 1 gebildet, wobei eine Vielzahl von Halbleiterelementen 2 mit der Wärmesenke 1 in derselben Weise wie bei der ersten Ausführungsform verbunden wird.
  • Es wird jedoch ein Lot 8 (siehe Fig. 5), welches einen Schmelzpunkt aufweist, der niedriger als der der Lötanschlüsse 4 ist, verwendet, um die Halbleiterelemente 2 zu verbinden.
  • Die Positionierungsgenauigkeit von den Halbleiterelementen 2 kann bei dieser Ausführungsform großzügig mit zum Beispiel ± 50 µm anstelle von ± 10 µm festgelegt werden, was herkömmlich für einen Anschluß, der einen Durchmesser von 80 µm aufweist, und eine Elektrode der Leiterkarte 5 spezifiziert ist, die einen Durchmesser von 100 µm aufweist.
  • Dann werden die Halbleiterelemente 2 durch "face down"-Bonden mit der Leiterkarte verbunden, wie es in Fig. 4 gezeigt ist.
  • Im einzelnen werden die Halbleiterelemente 2 durch Pressen der Halbleiterelemente 2 auf die Leiterkarte 5 auf der Leiterkarte 5 angebracht, während die Elektroden ausgerichtet werden, um diese zeitweilig zu fixieren, und dann die Lötanschlüsse 4 mit Wärme geschmolzen werden.
  • Selbst wenn in diesem Stadium die Halbleiterelemente 2 in bezug auf die Leiterkarte 5 genau positioniert sind, werden die Halbleiterelemente selbst-ausgerichtet und automatisch in entsprechende genaue Positionen zur Anbringung bewegt.
  • Es wird, mit anderen Worten ausgedrückt, eine Vielzahl von ausgenommenen oder konkaven Elektroden 7 in die Leiterkarte 5 gebohrt, wobei, wenn diese Elektroden 7 in der Position den Lötanschlüssen 4 der entsprechenden Anschlußelektroden entsprechen, die Elektroden 7 und die Anschlüsse 4 nicht in der Lage sind, vollständig aneinander zu passen, falls sie nicht perfekt in Position gehalten werden.
  • Es wird den Lötanschlüssen 4 nicht gelingen, vollständig in die ausgenommenen Elektroden 7 einzupassen, wie es in Fig. 5 gezeigt ist, falls die Positionierungsgenauigkeit von beiden ungefähr ± 50 µm beträgt. Die Halbleiterelemente 2 werden jedoch zeitweilig an der Leiterkarte 5 in einem solchen Zustand fixiert, daß die vorderen Enden der Lötanschlüsse in die Elektroden 7 eingesetzt verbleiben, wobei die Kraft zur Bewegung der Lötanschlüsse zu der Mitte die Elektroden in diesem Zustand positioniert.
  • Wenn in der Folge ein Heizen ausgeübt wird, schmilzt das Lot 8 mit niedrigem Schmelzpunkt, bevor die Lötanschlüsse 4 schmelzen, und die Halbleiterelemente 2 werden veranlaßt, auf der Wärmesenke 1 aufgrund der Kraft zur Bewegung der Lötanschlüsse 4 zu den Mittenpositionen der ausgenommenen Elektroden 7 in jeweils entsprechend genaue Positionen zu gleiten.
  • Falls anschließend das Heizen ununterbrochen ausgeübt wird, schmelzen die Lötanschlüsse 4, wobei die ausgenommenen Elektroden 7 und die Anschlußelektroden verbunden werden.
  • Wenn später das Heizen beendet wird, festigen sich zunächst die Lötanschlüsse und dann das Lot 8 mit niedrigem Schmelzpunkt.
  • Wie aus der vorangehenden Beschreibung ersichtlich ist, werden die Wärmesenke 1 und die Halbleiterelemente 2 verbunden, bevor die Halbleiterelemente 2 und die Leiterkarte 5 durch "face down"-Bonden verbunden werden, um den Kontakt zwischen den Halbleiterelementen 2 und der Wrmesenke 1 sicherzustellen, so daß der thermische Widerstand zwischen diesen verringert wird.
  • Da die Halbleiterelemente durch Selbstausrichtung in entsprechende genaue Positionen in bezug auf die Leiterkarte automatisch bewegt werden, ist darüber hinaus keine hochgenaue Positionierungstechnik erforderlich. Mit dieser Anordnung wird die Anbringungszeit verkürzt, womit die Verläßlichkeit verbessert wird.

Claims (7)

1. Verfahren zur Anbringung von Halbleiterelementen, das die Schritte umfaßt:
Bereitstellen einer Vielzahl von Halbleiterelementen (2), wobei jedes der Halbleiterelemente erste und zweite Oberflächen aufweist und Anschlußelektroden (4) auf der ersten Oberfläche besitzt;
Bilden eines Abdeckungsmusters (3) auf einem Wärmestrahlungsmittel (1) zur Ausrichtung der Halbleiterelemente (2);
Verbinden der Abdeckungsmusterseite (3) von dem Wärmestrahlungsmittel (1) mit der zweiten Oberfläche von den Halbleiterelementen (2);
Pressen der Halbleiterelemente mit dem darauf verbundenen Wärmestrahlungsmittel (1) auf eine Leiterkarte (5), während die Anschlußelektroden (4) ausgerichtet werden; und
Erwärmen, um die Halbleiterelemente auf der Leiterkarte anzubringen.
2. Verfahren gemäß Anspruch 1, bei dem das Wärmestrahlungsmittel (1) eine Vielzahl von Wärmesenken enthält, die jeweils den Halbleiterelementen entsprechen.
3. Verfahren gemäß Anspruch 1, bei dem das Wärmestrahlungsmittel eine einzelne Wärmesenke enthält.
4. Verfahren gemäß Anspruch 1, das ferner einen Schritt der Bildung eines Gießharzes (6) zwischen der Leiterkarte, den Halbleiterelementen und dem Wärmestrahlungsmittel nach dem Erwärmungsschritt umfaßt.
5. Verfahren gemäß Anspruch 1, bei dem Elektroden der Leiterkarte (5) in einer konvexen Gestalt gebildet sind.
6. Verfahren gemäß Anspruch 1, bei dem Elektroden (7) der Leiterkarte (5) in einer konkaven Gestalt gebildet sind.
7. Verfahren gemäß Anspruch 6, bei dem ein Lot (8), das einen Schmelzpunkt aufweist, welcher niedriger als der des Materials der Anschlußelektroden ist, verwendet wird, um die Halbleiterelemente mit dem Wärmestrahlungsmittel zu verbinden.
DE69117891T 1990-11-20 1991-11-18 Verfahren zum Montieren von Halbleiterelementen Expired - Fee Related DE69117891T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2312665A JPH04184950A (ja) 1990-11-20 1990-11-20 半導体素子実装方法
JP2312666A JPH04184951A (ja) 1990-11-20 1990-11-20 半導体素子実装方法
JP2312667A JPH04184952A (ja) 1990-11-20 1990-11-20 半導体素子実装方法

Publications (2)

Publication Number Publication Date
DE69117891D1 DE69117891D1 (de) 1996-04-18
DE69117891T2 true DE69117891T2 (de) 1996-07-25

Family

ID=27339261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69117891T Expired - Fee Related DE69117891T2 (de) 1990-11-20 1991-11-18 Verfahren zum Montieren von Halbleiterelementen

Country Status (6)

Country Link
US (2) US5244142A (de)
EP (1) EP0490125B1 (de)
KR (1) KR960000696B1 (de)
AU (1) AU640537B2 (de)
CA (1) CA2055845A1 (de)
DE (1) DE69117891T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JP3030201B2 (ja) * 1994-04-26 2000-04-10 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
US5471027A (en) * 1994-07-22 1995-11-28 International Business Machines Corporation Method for forming chip carrier with a single protective encapsulant
US5874780A (en) 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP3201957B2 (ja) * 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
JP2845847B2 (ja) * 1996-11-12 1999-01-13 九州日本電気株式会社 半導体集積回路
US6389688B1 (en) 1997-06-18 2002-05-21 Micro Robotics Systems, Inc. Method and apparatus for chip placement
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US5956235A (en) * 1998-02-12 1999-09-21 International Business Machines Corporation Method and apparatus for flexibly connecting electronic devices
US6313999B1 (en) * 1999-06-10 2001-11-06 Agere Systems Optoelectronics Guardian Corp. Self alignment device for ball grid array devices
US6399896B1 (en) 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads
JP3631445B2 (ja) * 2001-06-06 2005-03-23 東芝三菱電機産業システム株式会社 平型半導体スタック装置
JP2003188507A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体集積回路およびこれを実装するためのプリント配線板
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same
US7468886B2 (en) * 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292647A (en) * 1979-04-06 1981-09-29 Amdahl Corporation Semiconductor package and electronic array having improved heat dissipation
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
JPS5965458A (ja) * 1982-10-05 1984-04-13 Mitsubishi Electric Corp 半導体装置の製造方法
US4612601A (en) * 1983-11-30 1986-09-16 Nec Corporation Heat dissipative integrated circuit chip package
JPS60126853A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 半導体デバイス冷却装置
JPS60137041A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 樹脂封止形半導体装置
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
GB8522429D0 (en) * 1985-09-10 1985-10-16 Plessey Co Plc Alignment for hybrid device
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4964458A (en) * 1986-04-30 1990-10-23 International Business Machines Corporation Flexible finned heat exchanger
JPS6376279A (ja) * 1986-09-19 1988-04-06 株式会社日立製作所 コネクタ及びそれを用いた半導体素子実装構造
JPH0770650B2 (ja) * 1986-10-20 1995-07-31 富士通株式会社 半導体装置の冷却方法
JPS63252432A (ja) * 1987-04-09 1988-10-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US4831724A (en) * 1987-08-04 1989-05-23 Western Digital Corporation Apparatus and method for aligning surface mountable electronic components on printed circuit board pads
JPH01232734A (ja) * 1988-03-14 1989-09-18 Fujitsu Ltd 表面実装部品及びその実装方法
DE68925922T2 (de) * 1988-05-30 1996-09-05 Canon Kk Elektrischer Schaltungsapparat
US4939570A (en) * 1988-07-25 1990-07-03 International Business Machines, Corp. High power, pluggable tape automated bonding package
US5005638A (en) * 1988-10-31 1991-04-09 International Business Machines Corporation Thermal conduction module with barrel shaped piston for improved heat transfer
US5001548A (en) * 1989-03-13 1991-03-19 Coriolis Corporation Multi-chip module cooling
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders

Also Published As

Publication number Publication date
KR960000696B1 (ko) 1996-01-11
EP0490125B1 (de) 1996-03-13
CA2055845A1 (en) 1992-05-21
EP0490125A1 (de) 1992-06-17
AU8799891A (en) 1992-05-21
US5244142A (en) 1993-09-14
KR920010761A (ko) 1992-06-27
AU640537B2 (en) 1993-08-26
US5348214A (en) 1994-09-20
DE69117891D1 (de) 1996-04-18

Similar Documents

Publication Publication Date Title
DE69117891T2 (de) Verfahren zum Montieren von Halbleiterelementen
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
DE69325216T2 (de) Flüssigkristallanzeigevorrichtung, Vorrichtung und Verfahren zum Montieren von Halbleiterelementen und elektronisches Druckgerät
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE69531126T2 (de) Trägerelement für Kühlvorrichtung und elektronisches Gehäuse mit einem solchen Element
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE2636450C2 (de) Leiterrahmen für Halbleiterbauelemente und Verfahren zum automatischen Herstellen von Halbleiterbauelementen
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE69523010T2 (de) Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
DE69216658T2 (de) Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE69009259T2 (de) Verfahren zum Zusammensetzen von Halbleiteranordnungen.
DE3810899C2 (de)
DE2815776A1 (de) Halbleiterbauelement mit einer elektrisch und thermisch leitenden tragplatte
DE69033078T2 (de) Verfahren zum Verbinden eines TAB-Bandes an einem Halbleiterchip
DE10043127A1 (de) Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee