JP3201957B2 - 金属バンプ、金属バンプの製造方法、接続構造体 - Google Patents

金属バンプ、金属バンプの製造方法、接続構造体

Info

Publication number
JP3201957B2
JP3201957B2 JP16778496A JP16778496A JP3201957B2 JP 3201957 B2 JP3201957 B2 JP 3201957B2 JP 16778496 A JP16778496 A JP 16778496A JP 16778496 A JP16778496 A JP 16778496A JP 3201957 B2 JP3201957 B2 JP 3201957B2
Authority
JP
Japan
Prior art keywords
metal
metal layer
layer
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP16778496A
Other languages
English (en)
Other versions
JPH1050708A (ja
Inventor
和人 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP16778496A priority Critical patent/JP3201957B2/ja
Priority to US08/850,189 priority patent/US6093964A/en
Publication of JPH1050708A publication Critical patent/JPH1050708A/ja
Application granted granted Critical
Publication of JP3201957B2 publication Critical patent/JP3201957B2/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は半導体チップをプ
リント基板等（以下、基板という）の上に実装する場合
に電気的な導通を図る金属バンプの構造に係わる。特
に、本願発明はフリップチップ実装またはＴＡＢ方式に
よる実装を行う場合に半導体チップと基板との間に介在
する金属バンプの構造に係わる。
【０００２】
【従来の技術】半導体チップを基板上に実装するために
は、半導体チップ上に形成された電極と、基板上に形成
された導体との間で電気的な導通を図る必要がある。こ
の接続方法として最も一般的な方法はチップを基板に対
して上向きに固定し、チップ上に形成された電極と基板
上に形成された導体パッドとを金属細線（主として金線
が用いられる）によって接続するワイヤボンデイング法
が採用されている。この方法は比較的簡単な構造の半導
体チップに対しては現在でも有効な方法であり、半導体
チップと基板とを接続するときの接続方法の主流となっ
ている。
【０００３】これに対して、チップの構造が複雑になる
と極めて多数のワイヤをチップ上にボンデイングする必
要があり、そのコストの上昇が顕著になったり、その手
間が非常にわずらわしくなる。そこで、ボンデイングワ
イヤを用いずに半導体チップを基板上に接続する方法で
あるワイヤレスボンデイング法が開発された。この代表
的なものがフリップチップ方式やＴＡＢ方式である。
【０００４】フリップチップ方式とは基板に対してチッ
プを下向きに接触させ、基板上に形成された導電パッド
と半導体チップ上に形成された電極とを直接に接続する
方法をいう。また、ＴＡＢ方式はＴＡＢテープ上に形成
された長尺導体（以下、リードという）と半導体チップ
とを接続後、テープを切断してリードの一部のみを残
し、この導体の一端を基板上に形成された導電パッドと
接続する方法である。
【０００５】これらのいずれの方式も半導体チップの電
極上に形成された金属のバンプを介して電気的な接続が
図られる。例えば、フリップチップ方式においては、金
属バンプは半導体チップの電極上に形成され、半導体チ
ップと基板との間隔を一定に維持する役割を果たす。金
属バンプと基板との接続は基板の導電パッド上に形成さ
れた半田をろう剤として用い、これを溶融することによ
って行う。また、ＴＡＢ方式においては、金属バンプは
半導体チップの電極上に形成され、ＴＡＢ上に形成され
たリードとの接点となる。ＴＡＢ方式の場合、金属バン
プとリードを接続するろうの役割を果たすのはリードを
被覆するように形成されたスズ等の低融点金属層であ
る。
【０００６】フリップチップ方式における問題点につい
て詳しく述べる。金属バンプの組成は金が主流である。
そして、金バンプと基板との接続は、例えば、基板上に
予め接続のためのろうとしての半田をインジェクション
等の方法によってバンプ状に形成し、チップ上に形成さ
れている金バンプとの位置合わせを行い、半田バンプを
熱溶融（リフロー）することによって行う。この場合の
半田バンプの組成は典型的にはインジウム−スズ−鉛の
低融点半田である。
【０００７】しかし、このような従来の方法には以下の
ような問題点があった。まず、第一に、金バンプをフリ
ップチップ等の方式において用いる場合には、基板側に
形成される半田バンプの半田組成は一定の限定を受け
る。例えば、最も一般的なスズ−鉛二元系の半田を使用
することはできない。なぜならば、この組成を用いるて
接合を行うと金バンプと半田層との界面に金−スズ共晶
を形成し、接続信頼性が悪化するためである。ここで、
接続信頼性とは、接続部分が使用環境下において物理
的、化学的に安定であり、経時変化を生じないから、現
接続状態を維持できることをいう。また、第二に、金バ
ンプの頂上部には深さ数μｍ程度の凹部が形成されやす
く、この凹部の存在によりチップの実装時に金バンプと
半田層との界面でボイドが発生する。
【０００８】上述した第一の点についてはさらに二つの
点が問題となる。まず、インジウム系の半田のコストが
高いという点である。また、予め半田バンプをインジェ
クション等の方法によって形成しておくことが必要であ
り、工程コストが増大するという点である。製造コスト
の低減が至上課題である半導体実装の分野において不要
なコストの増大は慎まなければならない。
【０００９】上述した第二の点について図１を用いてよ
り詳しく説明する。図１は頂上部に凹部が存在するバン
プを用いて接続を果たした場合の断面の模式図である。
図１に示すように、バンプの頂上部に沿って小さなボイ
ドが発生する。これは、半田リフロー時に凹部に存在し
ていた気泡が外に逃げ切れなくて発生するものである。
このようなボイドが多数存在する接続部はその信頼性に
問題がある。
【００１０】次に、ＴＡＢ方式における問題点について
言及する。ＴＡＢ方式を図２に模式的に示す。ＴＡＢ方
式において接続するためには、ＴＡＢ側のリード（通常
は銅で構成されている）の上に、スズ等の低融点金属の
メッキを施し、半導体チップ上に形成されたバンプとの
接続を図っていた。図２において、リードはＴＡＢテー
プ（図示せず）上に形成され、紙面と垂直の方向に伸び
ている。このリードの少なくとも一部には、低融点金属
メッキが施されており、半導体チップ上に形成されたバ
ンプとの接続の際のろうとしての役割を果たす。接続は
バンプとリードを接触させて加熱・圧着を行うことによ
ってなされる。
【００１１】しかし、この方法でもバンプとしては通常
金などが用いられていたために、ろう剤としての低融点
金属層のメッキをリード上に施す必要があり、そのため
の工程コストの上昇が免れなかった。
【００１２】以上述べてきたように、フリップチップ方
式・ＴＡＢ方式はワイヤレスボンデイング方法として優
れた側面を有するものの、そのコスト・接続信頼性の面
で改良の余地がある。本願発明は半導体チップ上に形成
される金属バンプの構造に検討を加えることによって、
これらの問題を解消するものである。
【００１３】
【発明が解決しようとする課題】本願発明の第一の課題
は半導体チップ上に形成され、半導体チップと基板とを
接続するための金属バンプであって、フリップチップ方
式の接続の際に多くの種類の半田との相性がよい金属バ
ンプ構造及びその製造方法を提供することである。本願
発明の第二の課題は半導体チップ上に形成され、半導体
チップと基板とを接続するための金属バンプであって、
その頂上に凹凸が生じることなく、従って、フリップチ
ップ方式の接続の際に接続信頼性の低下が生じない金属
バンプ構造及びその製造方法を提供することである。本
願発明の第三の課題は半導体チップ上に形成され、半導
体チップとＴＡＢテープ上に形成されたリードとを接続
するための金属バンプであって、リード上に予め低融点
金属層の被覆を不要とする金属バンプ及びその製造方法
を提供することである。本願発明の第四の課題は従来技
術における金バンプの代替構造及びこの代替構造を形成
する方法を提供することによって、フリップチップ実
装、ＴＡＢ実装の上述した問題点を解消することであ
る。
【００１４】
【課題を解決するための手段】本願発明は半導体チップ
と基板とを接続するために、半導体チップ上に形成され
た金属バンプ構造に係わる。上述した課題は、第二の金
属層が第一の金属層上に形成された金属バンプ構造であ
って、第一の金属層が基板と半導体チップを接続するた
めのリフロー加熱時に溶融することのないこと、第二の
金属層が基板と半導体チップを接続するためのリフロー
加熱時に基板上に形成された半田部との間で信頼性の低
下を引き起こす組成物を形成しない金属からなること、
という条件を具備するバンプ構造によって解決できる。
第一の金属層の例としては典型的には金が挙げられる
が、銀、銅、またはこれらの合金でも所期の目的を達成
できる。また、このような第二の金属層の例としては典
型的にはインジウムが挙げられるが、スズ、鉛、ビスマ
スまたはこれらの合金でも所期の目的を達成できる。ま
た、信頼性の低下を引き起こす組成物とは、従来技術に
おいて金バンプ上に低融点半田を直接リフローさせると
きに問題となった、スズ−金の共晶組成物等のバンプ構
成元素と半田との共晶組成物、または、延性の乏しい金
属間化合物等、接続部の電気的特性、機械的特性を劣化
させる全ての組成物をいう。
【００１５】
【発明の実施の形態】例えば、第一の金属層を金、第二
の金属層をインジウムとした場合の本願発明の詳細を図
面を参照しつつ説明する。図３に本願発明の一つの実施
例に係わるバンプ構造１０を開示する。本願発明に係わ
るバンプ構造１０の特徴は心材としての金層１３の周囲
の少なくとも一部、好ましくは、その頂部の全体にイン
ジウム層１５の被覆が施されていることである。バンプ
１０は半導体チップ１上の電極３の上に形成されてい
る。
【００１６】本願発明の他の実施例に係わるバンプ構造
１１を図４に開示する。このように、インジウム層１５
は金層１３の頂部のみに存在する形でも本願発明の意図
する効果を実現可能である。
【００１７】本願発明の構造によれば、フリップチップ
方式では以下に説明するような理由によって、上述した
課題を克服可能である。まず、基板側に形成された半田
バンプと直接に接続する部分はインジウムであるから、
基板側に形成される半田バンプの組成として鉛−スズ二
元系の共晶の半田を使用してもその界面に有害な組成物
を形成することがない。また、インジウム層１５の頂部
表面を適当な方法によって平坦化すれば、界面における
ボイドの生成の問題も克服できる。ＴＡＢ方式では、イ
ンジウムは低融点なので、リフローによってバンプとリ
ードとのろう剤の役割を果たす。従って、リード表面に
ろう剤としての低融点金属層を設ける必要がなくなる。
【００１８】
【実施例】以下、本願発明に係わる構造の製造方法につ
いて示す。まず、図５に示すように、ＲＦプラズマエッ
チング等の適当な方法によって、半導体基板１上に形成
された電極３の表面から酸化膜を除去する。そして、複
数層からなる金属膜５をメタルスパッタリング等の方法
によって全面に形成する。この金属膜は、好ましくは、
ＴｉＷ−Ａｕ、Ｔｉ−Ｐｄ−Ａｕ等の組成を有してい
る。
【００１９】次に、図６に示すように、メッキ用のマス
クとしてフォトレジスト７を塗布し、その後、電極３の
直上のみを開口する。次に、金属膜５を共通電極として
金層１３をメッキ等によって形成する。この金層１３は
フォトレジスト７とほぼ同等の厚さに形成する。また、
このときのメッキは好ましくは電気メッキにより、典型
的には室温からそれよりもやや高い温度（例えば、５０
〜６０℃）に浴を加熱し、電流密度０．４〜１Ａ／ｄｍ
２で行う。この金層１３は基板との接続時に基板と半導
体チップとの間隔を一定の間隔に保つスペーサとしての
作用をする。さらに、図７に示すように、金層１３上に
インジウム層１５を形成する。インジウム層１５のメッ
キ条件は浴温４０〜５０℃、電流密度２〜３Ａ／ｄｍ２
である。この後、フォトレジスト７及び金属膜５を除去
する。最後に、インジウム層１５をリフローすべく一定
の温度で加熱を行えば、金層１３の周囲にインジウム層
１５が形成された図３に示したような構造が得られる。
リフローの温度としては典型的には１６０℃以上であ
る。そして、この場合はインジウム層１５は金層１３を
全体的に被覆するように形成される。
【００２０】インジウム層１５のリフローはフォトレジ
スト７の除去前に行ってもよい。この場合は、除去後に
行う場合よりもやや低い温度で行うことも可能である。
また、インジウム層１５のリフローはフラックスを塗布
したから行うこともできる。この場合はインジウム層１
５はリフロー中に酸化することなく、金層１３を被覆す
るように形成される。
【００２１】フォトレジスト層７と金層１３との相対的
な高さの関係によっては図４のような構造のものを得る
ことも可能である。例えば、図８に示すように、同様の
工程をとりつつも、金層１３の高さをフォトレジスト７
の高さよりも十分低く形成すれば、金層１３上に形成し
たインジウム層１５もフォトレジスト７の厚さを越えな
い。従って、フォトレジスト７及び金属膜５の除去、及
び、リフローを行えば、図４に示したようなバンプ構造
を得ることができる。
【００２２】本願発明により得られた構造の定量値の一
例を表１に示す。表１はフリップチップ方式で実装を行
うための本願発明に係わるバンプ構造の定量値である。
表中実施例１は図３に示したようなインジウムによって
金層の全体を被覆する構造であり、実施例２は図４に示
したような金層の頂部のみにインジウム層を設ける構造
である。また、Ｈ１，Ｈ２はそれぞれ金層、インジウム
層の厚さ（高さ）であり、Ｖ１、Ｖ２はそれぞれ金層、
インジウム層の体積である。
【００２３】
【表１】 実施例１ 実施例２ Ｈ１（μｍ） ３０〜９０ ３０〜９０ Ｖ２／Ｖ１ １〜５ ０．２〜１ ここで、Ｈ１＞９０μｍの場合は、形成されたバンプの
高さのばらつきが大きくなり、チップと基板との接続不
良を生じることがある。また、Ｈ１＜３０μｍの場合
は、チップと基板との接続時の距離が小さくなり、接続
信頼性の低下を引き起こす。従って、Ｈ１については表
１に示したような値をとることが望ましい。また、Ｖ２
／Ｖ１＞５の場合は、インジウム量が過剰になり、基板
と接続したときにバンプ間で短絡を生じやすくなる。反
対に、Ｖ２／Ｖ１を小さくすると金層の少なくとも頂部
全体を完全に被覆することができなくなるので、本願発
明の所期の効果を達成できなくなる。ただし、金層の頂
部全体を完全に被覆することができるインジウム量は金
層の頂部に形成された凹部の大きさに依存する。従っ
て、Ｖ２／Ｖ１の下限については明確な制限を設けるこ
とは困難である。なお、Ｖ２／Ｖ１のパラメータはそれ
ぞれの金属層の高さの比Ｈ１／Ｈ２に相関する。ここ
で、典型的な実施例において、０．２＜Ｖ２／Ｖ１＜５
のときは０．３＜Ｈ１／Ｈ２＜５に相当する。
【００２４】また、本願発明によるバンプ構造を利用し
てフリップチップ方式により接続した半導体チップと基
板との接続構造体の特徴として、（１）金層と半田層と
の界面に実質的にボイドが存在しない、（２）金層の頂
部に凹部が存在する、（３）金層と半田層との界面に、
有害な組成物が存在しない、などが挙げられる。
【００２５】次に、本願発明に係わるバンプ構造をＴＡ
Ｂ方式の接続に利用する際の定量値を表２に記載する。
【表２】 実施例１ 実施例２ Ｈ１（μｍ） １５〜５０ １５〜５０ Ｖ２／Ｖ１ １〜５ ０．２〜５ ＴＡＢ方式においては、リードと金層が接続できる程度
のインジウム層が形成されていればよい。従って、実施
例２の方が有用であるが、実施例１も適用できないわけ
ではない。また、ＴＡＢ方式においてはチップと基板と
の間の熱歪みをリードの撓みで吸収するので、フリップ
チップ方式に適用する場合よりもＨ１の値は全体的に小
さくても接続信頼性の確保ができる。Ｈ１，及び、Ｖ２
／Ｖ１に臨界値が存在する理由はフリップチップの場合
と同様である。但し、Ｖ２／Ｖ１＞５でもＴＡＢ方式に
おいては短絡の問題は生じにくい。ただ、過剰なインジ
ウムは材料コストの面から問題がある。
【００２６】ＴＡＢ方式に本願発明に係わるバンプ構造
を利用するときの利点は以下の通りである。つまり、金
属バンプ上に直接形成されたインジウム層がろうの役目
を果たすので、ＴＡＢ上のリードはなんらメッキが施さ
れる必要がない。このためのメッキ工程が不要となるわ
けだから大幅なコストの削減が期待できる。
【００２７】本明細書の実施例においては第一の金属層
を金、第二の金属層をインジウムとして説明を行った。
しかし、本願発明の所期の目的はこの組み合わせに限定
されるものではない。まず、本願発明の目的との関係
で、下層が具備すべき最低限の条件としては、（１）リ
フローの際に溶融しないこと、である。また、製造プロ
セス上の観点からは、（２）バンプ形成の際のメッキに
よる付着が容易であること（下地の金属膜５との相性の
いいこと）、（３）メッキの際に高さのばらつきの制御
ができること、（４）メッキの際に、レジスト７との相
性がいいこと、
【００２８】次に、本願発明の目的との関係で、上層が
具備すべき最低限の条件としては、（１）低融点半田と
相性がいいこと（２）バンプ形成の際に下層との相性
（密着性等）がいいことが挙げられる。また、製造プロ
セス上の観点からは、（３）メッキの際に、高さ、体積
のばらつきの制御ができること、（４）メッキの際に、
レジスト７との相性がいいこと、等が要求される。この
条件を満たす金属であればいいのであるから、インジウ
ムの他にもスズ、鉛、ビスマス及びこれらの合金等の低
融点金属が考えられる。
【００２９】
【発明の効果】本願発明によれば、フリップチップ方式
において基板側の半田として一般的なスズ−鉛共晶系の
組成の半田の使用が可能となる。従って、インジェクシ
ョンによる半田バンプ形成のみならず、インジェクショ
ンを使用しない安価な方法（例えば、スーパーソルダ
法）によって、基板上に半田のバンプを形成することが
できる。
【００３０】本願発明によれば、バンプの頂上部がその
形成中のリフロー工程によって平坦化されているから、
フリップチップ方式において基板側の半田バンプと半導
体チップのバンプとの界面にボイドが発生しない。従っ
て、極めて信頼性の高い接続が可能となる。
【００３１】本願発明によれば、ＴＡＢ方式において、
ＴＡＢ側のリード上にスズ等のメッキを施すことが不要
となるために、製造コストが極めて低くできる。また、
チップ側に形成されたろう材としてのインジウムによ
り、チップとＴＡＢリードとの接続条件において、低温
で安定した接続が容易に実施できるため、ＴＡＢ接続の
生産性向上が期待できる。
【図面の簡単な説明】
【図１】従来技術におけるボイドの発生の模式図を示
す。
【図２】従来技術におけるＴＡＢ方式による接続を説明
するための模式図を示す。
【図３】本願発明による第一の実施例に係わるバンプ構
造の断面図を示す。
【図４】本願発明による第一の実施例に係わるバンプ構
造の断面図を示す。
【図５】本願発明による第二の実施例に係わるバンプ構
造の製造方法を示す。
【図６】本願発明による第一の実施例に係わるバンプ構
造の製造方法を示す。
【図７】本願発明による第一の実施例に係わるバンプ構
造の製造方法を示す。
【図８】本願発明による第二の実施例に係わるバンプ構
造の製造方法を示す。
【符号の説明】
１ 半導体基板 ３ パッド ５ 金属層 ７ フォトレジスト １３ 金層 １５ インジウム層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−246130（ＪＰ，Ａ) 実開 昭56−164554（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップと基板とを接続するための金
    属バンプであって、 上記半導体チップ上に形成され、上記基板と上記半導体
    チップを接続するためのリフロー加熱時に溶融すること
    のない第一の金属層と、 上記第一の金属層上に形成され、上記第一の金属層より
    も低い融点を有し、上記リフロー加熱時に上記基板上に
    形成された半田部との間で接続信頼性の低下を引き起こ
    す組成物を形成しない金属からなる第二の金属層とを含
    み、上記第二の金属層の頂部が平坦である金属バンプ。
  2. 【請求項２】上記第一の金属層が実質的に金、白金、
    銀、銅、ニッケル、または、これらの合金からなり、上
    記第二の金属層が実質的にインジウム、鉛、スズ、ビス
    マス、または、これらの合金からなる、請求項１に記載
    の金属バンプ。
  3. 【請求項３】上記第一の金属層の基板表面からの高さが
    １５〜９０μｍであることを特徴とする、請求項１〜３
    のいずれか１項に記載の金属バンプ。
  4. 【請求項４】上記第一の金属層の体積（Ｖ１）と上記第
    二の金属層の体積（Ｖ２）との比Ｖ２／Ｖ１が０．２〜
    ５．０であることを特徴とする、請求項１または２に記
    載の金属バンプ。
  5. 【請求項５】半導体チップと基板とを接続するための金
    属バンプの製造方法であって、 上記半導体チップ上にレジスト層を形成し、 上記半導体チップ上に形成された導電部分上の上記レジ
    スト層を除去して露出部を形成し、 上記露出部上に、第一の金属層を形成し、 上記第一の金属層上に上記第一の金属層とは別の金属か
    らなる第二の金属層を形成し、 上記レジスト層を除去し、 上記第二の金属層の頂部を平坦化する、 金属バンプの製造方法。
  6. 【請求項６】上記第二の金属層の頂部を平坦化するステ
    ップは、上記第二の金属層を加熱することによって行
    う、請求項６の金属バンプの製造方法。
  7. 【請求項７】半導体チップを基板上に接続した接続構造
    体であって、 上記半導体チップと接続して形成され、上記半導体チッ
    プと上記基板とを所定の距離に維持するための第一の金
    属層と、 上記第一の金属層と上記基板との間に介在し、上記第一
    の金属層よりもその融点が低い第二の金属層とを有し、
    上記第一の金属層はその頂部に凹部を有する、 接続構造体。
JP16778496A 1996-06-27 1996-06-27 金属バンプ、金属バンプの製造方法、接続構造体 Ceased JP3201957B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16778496A JP3201957B2 (ja) 1996-06-27 1996-06-27 金属バンプ、金属バンプの製造方法、接続構造体
US08/850,189 US6093964A (en) 1996-06-27 1997-05-02 Connection structure utilizing a metal bump and metal bump manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16778496A JP3201957B2 (ja) 1996-06-27 1996-06-27 金属バンプ、金属バンプの製造方法、接続構造体

Publications (2)

Publication Number Publication Date
JPH1050708A JPH1050708A (ja) 1998-02-20
JP3201957B2 true JP3201957B2 (ja) 2001-08-27

Family

ID=15856055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16778496A Ceased JP3201957B2 (ja) 1996-06-27 1996-06-27 金属バンプ、金属バンプの製造方法、接続構造体

Country Status (2)

Country Link
US (1) US6093964A (ja)
JP (1) JP3201957B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11174843B2 (en) 2017-09-22 2021-11-16 Mitsubishi Power, Ltd. Solar thermal power generation equipment including wind turbine on the same vertically oriented shaft

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
JPH11121458A (ja) 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6214717B1 (en) * 1998-11-16 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for adding plasma treatment on bond pad to prevent bond pad staining problems
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6285083B1 (en) * 1999-03-24 2001-09-04 Shinko Electric Industries Co., Ltd. Semiconductor device and mounting structure of a semiconductor device
JP3968554B2 (ja) 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3700563B2 (ja) * 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6869515B2 (en) 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
JP2002353251A (ja) * 2001-05-22 2002-12-06 Rohm Co Ltd 半導体素子の実装構造
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP2003243448A (ja) 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2004134646A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI378540B (en) 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
US8344522B2 (en) * 2008-03-31 2013-01-01 Sanyo Electric Co., Ltd. Solder structure, method for forming the solder structure, and semiconductor module including the solder structure
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
JP2011146603A (ja) * 2010-01-15 2011-07-28 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法
US9331042B2 (en) * 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device
US9646923B2 (en) * 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
CN111554582B (zh) * 2020-06-11 2022-07-15 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599123A (en) * 1969-09-24 1971-08-10 Bell Telephone Labor Inc High temperature ultrasonic device
US4645166A (en) * 1985-07-31 1987-02-24 Hamco Manufacturing, Inc. Sofa clamp-quick release clamp for vehicle seats
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US4930001A (en) * 1989-03-23 1990-05-29 Hughes Aircraft Company Alloy bonded indium bumps and methods of processing same
US5226232A (en) * 1990-05-18 1993-07-13 Hewlett-Packard Company Method for forming a conductive pattern on an integrated circuit
US5101465A (en) * 1990-08-07 1992-03-31 At&T Bell Laboratories Leadframe-based optical assembly
US5367765A (en) * 1990-08-31 1994-11-29 Nec Corporation Method of fabricating integrated circuit chip package
EP0490125B1 (en) * 1990-11-20 1996-03-13 Sumitomo Electric Industries, Ltd. Method of mounting semiconductor elements
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
KR0171438B1 (ko) * 1993-09-29 1999-10-15 모리시따 요오이찌 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5553182A (en) * 1995-02-14 1996-09-03 Mcdonnell Douglas Corporation Alignment fixture and associated method for controllably positioning on optical fiber
US5672913A (en) * 1995-02-23 1997-09-30 Lucent Technologies Inc. Semiconductor device having a layer of gallium amalgam on bump leads
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11174843B2 (en) 2017-09-22 2021-11-16 Mitsubishi Power, Ltd. Solar thermal power generation equipment including wind turbine on the same vertically oriented shaft

Also Published As

Publication number Publication date
US6093964A (en) 2000-07-25
JPH1050708A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
JP3201957B2 (ja) 金属バンプ、金属バンプの製造方法、接続構造体
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
JP3063161B2 (ja) ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法
US3663184A (en) Solder bump metallization system using a titanium-nickel barrier layer
US20090014855A1 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR20040012877A (ko) 반도체 장치 및 그 제조 방법
JPH04133330A (ja) 半導体装置およびその接続方法
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP3171477B2 (ja) 半導体装置
JP2001060760A (ja) 回路電極およびその形成方法
JP2755696B2 (ja) 半導体装置及びその製造方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2000349111A (ja) はんだ接合用電極
WO2001056081A1 (en) Flip-chip bonding arrangement
JPH038556A (ja) 集積回路のコンタクト及びはんだ接着方法
JP2001223287A (ja) インターポーザーの製造方法
TW475245B (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices
JP2892455B2 (ja) Ｔａｂテープ
JP3544439B2 (ja) 接続ピンと基板実装方法
JP2974840B2 (ja) 半導体素子の実装方法
JP2716355B2 (ja) 半導体装置の製造方法
JPH10189608A (ja) はんだバンプの形成方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000195888A (ja) 半導体装置
JP2848373B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RVOP Cancellation by post-grant opposition
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533