JP3631445B2 - 平型半導体スタック装置 - Google Patents
平型半導体スタック装置 Download PDFInfo
- Publication number
- JP3631445B2 JP3631445B2 JP2001170351A JP2001170351A JP3631445B2 JP 3631445 B2 JP3631445 B2 JP 3631445B2 JP 2001170351 A JP2001170351 A JP 2001170351A JP 2001170351 A JP2001170351 A JP 2001170351A JP 3631445 B2 JP3631445 B2 JP 3631445B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- flat semiconductor
- radiator
- positioning
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、平型半導体素子を用いた半導体電力変換装置に関し、特に平型半導体素子と放熱体とを交互に重合して構成したスタック装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体電力変換装置に用いられる平型半導体スタック装置は、ＧＣＴ素子などの平型半導体素子とその素子を冷却するためのヒートシンクなどの放熱体とを交互に重合し、その重合方向に加圧して構成される。
近年、平型半導体素子は大容量化が進み、外形寸法の大型化と共に放熱量も増大し、その熱を放熱する放熱体も大型化している。このような平型半導体素子を多段に重合して、電力変換装置をコンパクト構成とする要求が増大しており、平型半導体スタック装置は、重要度を増している。
大型化した平型半導体素子と放熱体とを多段に重合した平型半導体スタック装置では、組立作業あるいは平型半導体素子を交換する作業において、平型半導体素子の中心を正確に合わせて重合することが重要になる。
また近年、平型半導体素子にそれを駆動するゲート回路を一体化させて性能を向上させたゲート一体型平型半導体素子があり、更に平型半導体素子の重量も増す中で正確に中心を合わせる技術が重要である。
【０００３】
図７は、従来の平型半導体スタック装置のスタック構成を示す側面図である。図７に示すように、平型半導体素子１とそれを冷却するための放熱体２とが交互に所定数重合され、重合方向の両端に加圧部材（図示せず）を備えて、重合方向に加圧されている。
図８は、図７で示した平型半導体スタック装置における、平型半導体素子１と放熱体２との位置合わせ手段を示す斜視図である。
図８に示すように、平型半導体素子１の接合面の中心に位置決め穴３ａを設け、この位置決め穴３ａと対応する位置の放熱体２の接合面にセンタピン３が突出するように固定される。そしてこのセンタピン３を平型半導体素子１の位置決め穴３ａに挿入することで、平型半導体素子１と放熱体２とを位置合わせする。
このような構成の平型半導体スタック装置において、一旦製作された後に平型半導体素子１のみを交換する場合は、図９で示すように、平型半導体素子１と放熱体２との間に、センタピン３の高さ以上の空間をとって、平型半導体素子１をセンタピン３で傷を付けないように持ち上げて引き抜く。また平型半導体素子１を挿入する際には、平型半導体素子１をセンタピン３で傷を付けないように持ち上げて、センタピン３を平型半導体素子１の位置決め穴３ａに正確に合わせて挿入し、先の空間を取り除き交換作業が完了する。
【０００４】
図１０は図８で示した従来の平型半導体素子１と放熱体２との位置合わせの例を、同一基板４上に平型半導体素子１とそれを駆動するゲート回路５とを共に搭載して一体化したゲート一体型平型半導体素子６に適用した場合を示す。この場合も、図８にて示した場合と同様に、平型半導体素子１の接合面の中心に設けた位置決め穴３ａに、放熱体２の接合面に突出して固定されたセンタピン３を挿入することで、ゲート一体型平型半導体素子６と放熱体２とを位置合わせする。
なお、この場合、平型半導体素子１の裏面側では、位置決め穴３ａは基板４に設けられ、基板４裏面と放熱体２とが接合する。
【０００５】
【発明が解決しようとする課題】
従来の平型半導体スタック装置では、以上のように平型半導体素子１と放熱体２とを位置合わせするため、平型半導体素子１を交換する場合、平型半導体素子１と放熱体２との間に、センタピン３の高さ以上の距離空間をあける必要がある。このため、各平型半導体素子１および各放熱体２の重合方向での位置は、それぞれの間にセンタピン３の高さ以上の距離空間をあけるための大きなマージンが必要で、装置構成を煩雑にするものであった。
また、平型半導体素子１を持ち上げてスタック構成から引き抜き、挿入する必要があり、大型化、重量化している平型半導体素子１を持ち上げるための強い力か、もしくは専用の治具が必要となる。またこのとき、平型半導体素子１をセンタピン３で傷付ける恐れがあり、その場合、平型半導体素子１の信頼性を著しく劣化させる。
さらに、平型半導体素子１と放熱体２との位置合わせは、目視にてセンタピン３と位置決め穴３ａとの位置を合わせる作業となるが、平型半導体素子１の大型化により中心位置が作業者位置から遠方となり、調整が困難で時間を要するものであった。また、センタ位置が合わない状態で空間を取り除くと平型半導体素子１または放熱体２に傷を付けて、平型半導体素子１の特性や、放熱体２の放熱性能を劣化させることになる。
【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、平型半導体素子と放熱体との間に距離空間をあけるためのマージンを低減し、平型半導体素子および放熱体を傷つけることがなく、容易に平型半導体素子と放熱体とを正確に位置合わせできる平型半導体スタック装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る請求項１記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平 型半導体素子の搭載基板、上記放熱体のいずれか一方の部材の接合面に突出して設けられた複数のピンと、他方の部材の接合面に設けられ、上記複数のピンが嵌合する複数の位置決め凹部と、上記他方の部材の接合面に、その端面から該各位置決め凹部に至るまで該各位置決め凹部に連続して互いにガイド方向が平行となるように設けられた複数のガイド溝とを備える。そして、上記各ガイド溝に上記各ピンをスライドさせて上記各位置決め凹部にて停止させることで、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせて位置合わせするものである。
【０００８】
この発明に係る請求項２記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平型半導体素子の搭載基板裏面側に上記放熱体の端部を位置決めする位置決め板を備え、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせ、該スライド動作を上記位置決め板にて停止させて位置合わせするものである。
【０００９】
この発明に係る請求項３記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平型半導体素子の搭載基板裏面側に上記放熱体の端部を位置決めする位置決め部としての複数個のピンを備え、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせ、該スライド動作を上記位置決め部にて停止させて位置合わせするものである。
【００１０】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について詳細に説明する。
図１（ａ）は、この発明の実施の形態１による平型半導体スタック装置のスタック構成を示す側面図である。また、図１（ｂ）は、図１（ａ）で示した平型半導体スタック装置における、平型半導体素子１と放熱体２との位置合わせ手段を示す斜視図である。なお、図１（ｂ）では便宜上、平型半導体素子１と放熱体２とを離間させて図示する。
図１（ａ）に示すように、平型半導体素子１とそれを冷却するための放熱体２とが交互に所定数重合され、重合方向の両端に加圧部材（図示せず）を備えて、重合方向（Ａ方向）に加圧されている。また、図１（ａ）、図１（ｂ）に示すように、平型半導体素子１の接合面中心にセンタピン７が突出するように固定され、このセンタピン７と対応する位置の放熱体２の接合面に、センタピン７が嵌合するための位置決め凹部８ａとそれに連続して放熱体２の一端面まで開口されたガイド溝８とを設けた。このガイド溝８は位置決め凹部８ａと一体的に形成されており、即ち放熱体２の一端面から開口されたガイド溝８の終端が、放熱体２の接合面の中心線上の位置決め凹部８ａとなる。このようなセンタピン７、位置決め凹部８ａおよびガイド溝８は平型半導体素子１の上側と下側との双方に、重合されたときの対応する位置に同様に設けられる。なお、ガイド溝８および位置決め凹部８ａの深さは、平型半導体素子１の接合面に突出したセンタピン７の高さよりも若干大きく設定する。
【００１１】
このような構成の平型半導体スタック装置において、平型半導体素子１の接合面に設けられたセンタピン７を放熱体２のガイド溝８に挿入し、センタピン７をガイド溝８に沿って移動させることにより、平型半導体素子１を放熱体２に対してＢ方向にスライドさせる。センタピン７が位置決め凹部８ａに至ると、この位置決め凹部８ａはガイド溝８の終端であるため、上記スライド動作は停止し、センタピン７と位置決め凹部８ａとが嵌合する。これにより、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。
このように、平型半導体素子１と放熱体２とを重合する方向に対して垂直の方向に平型半導体素子１をスライドさせる。このスライド動作は、ガイド溝８の終端、即ち位置決め凹部８ａが当たり止めとなって停止され、平型半導体素子１に設けたセンタピン７と放熱体２の位置決め凹部８ａとが嵌合した状態で、平型半導体素子１と放熱体２とが接合される。
また一旦平型半導体スタック装置が製作された後に平型半導体素子１のみを交換のために取り出す場合は、センタピン７を位置決め凹部８ａからガイド溝８に沿って移動させることにより、平型半導体素子１を放熱体２に対してＢ方向にスライドさせて、平型半導体素子１を平型半導体スタック装置から引き抜く。
【００１２】
上述したように、平型半導体素子１をスタック構成から引き抜いて取り出す場合も、平型半導体素子１を上下の放熱体２との間に挿入して放熱体２と位置合わせする場合も、センタピン７がガイド溝８に沿って移動するため、重合方向の加圧を解除すれば、放熱体２と平型半導体素子１との間の距離を特に設ける必要はない。このため、大型化、重量化した平型半導体素子１を持ち上げないでスライドさせることもでき、また、平型半導体素子１および放熱体２を傷つけることもない。
【００１３】
なお、上記実施の形態では、平型半導体素子１側にセンタピン７を設け、放熱体２側に位置決め凹部８ａおよびガイド溝８を設けたが、必ずしもこれに限るものではなく、逆に放熱体２側にセンタピン７を設け、平型半導体素子１側に位置決め凹部８ａおよびガイド溝８を設けることもできる。
【００１４】
実施の形態２．
図２は、この発明の実施の形態２による平型半導体スタック装置における、平型半導体素子１と放熱体２との位置合わせ手段を示す斜視図であり、同一基板４上に平型半導体素子１とそれを駆動するゲート回路５とを共に搭載して一体化したゲート一体型平型半導体素子６に適用した場合を示す。なお、ここでは、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせについて説明する。また便宜上、基板４と放熱体２とは離間させて図示する。
図２に示すように、基板４の裏面の所定の位置にピン９が突出するように固定され、このピン９と対応する位置の放熱体２の接合面に、ピン９が嵌合するための位置決め凹部１０ａとそれに連続して放熱体２の一端面まで開口されたガイド溝１０とを設けた。このガイド溝１０は位置決め凹部１０ａと一体的に形成されており、即ち放熱体２の一端面から開口されたガイド溝１０の終端が位置決め凹部１０ａとなる。この場合、ピン９、位置決め凹部１０ａおよびガイド溝１０は、接合面の周囲領域にそれぞれ２個ずつ設け、２個のガイド溝１０は、ガイド方向（ガイド溝１０の長手方向）が互いに平行に設けられる。
なお、ガイド溝１０および位置決め凹部１０ａの深さは、基板４の裏面に突出したピン９の高さよりも若干大きく設定する。
【００１５】
このような構成の平型半導体スタック装置において、基板４の裏面に設けられたピン９を放熱体２のガイド溝１０に挿入し、ピン９をガイド溝１０に沿って移動させることにより、ゲート一体型平型半導体素子６を放熱体２に対してＢ方向にスライドさせる。ピン９が位置決め凹部１０ａに至ると、この位置決め凹部１０ａはガイド溝１０の終端であるため、上記スライド動作は停止し、ピン９と位置決め凹部１０ａとが嵌合する。これにより、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。
逆に、ゲート一体型平型半導体素子６のみを交換のために取り出す場合は、ピン９を位置決め凹部１０ａからガイド溝１０に沿って移動させることにより、ゲート一体型平型半導体素子６を放熱体２に対してＢ方向にスライドさせて平型半導体スタック装置から引き抜く。
【００１６】
この実施の形態においても、ピン９がガイド溝１０に沿って移動するため、重合方向の加圧を解除すれば、放熱体２とゲート一体型平型半導体素子６との間の距離を特に設ける必要はない。このため、ゲート一体型になってさらに大型化、重量化したゲート一体型平型半導体素子６を持ち上げないでスライドさせることもでき、また、ゲート一体型平型半導体素子６および放熱体２を傷つけることもない。
【００１７】
なお、この場合、ピン９、位置決め凹部１０ａおよびガイド溝１０をそれぞれ２個ずつ設けたが、１個あるいは３個以上であっても良い。複数個設けた場合は、中心位置の位置合わせだけでなく、回転方向のずれの無い位置合わせができ、より信頼性の高い位置合わせが可能になる。
【００１８】
また、この実施の形態では、ゲート一体型平型半導体素子６とその下側の放熱体２との位置合わせ手段について述べたが、上側の放熱体２との位置合わせ手段の場合は、基板上面にピン９ａ（図示せず）を設け、上側の放熱体２の接合面に位置決め凹部１０ａとガイド溝１０とを設ける。この場合、ピン９ａは、ゲート回路５および平型半導体素子１の搭載領域以外の基板４上に配し、基板裏面に設けた場合に比べ、平型半導体素子１の厚さ分だけ高く突出させる。また、基板４の上下の２枚の放熱体２に設けられる全てのガイド溝１０は、ガイド方向（ガイド溝１０の長手方向）が同一方向となるように形成する。
また、上側の放熱体２との位置合わせ手段については、上記実施の形態１の位置合わせ手段を適用して、基板上の平型半導体素子１の接合面中心にセンタピン７を設け、放熱体２の接合面に、位置決め凹部８ａとそれに連続して放熱体２の一端面まで開口されたガイド溝８とを設けても良い。この場合も、基板４の上下の２枚の放熱体２に設けられる全てのガイド溝８、１０は、ガイド方向が同一方向となるように形成する。
【００１９】
実施の形態３．
上記実施の形態２ではゲート一体型平型半導体素子６の基板４側にピン９を設けたが、放熱体２側にピンを設けても良い。図３は、この発明の実施の形態３による、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせ手段について示した斜視図である。なお、便宜上、基板４と放熱体２とは離間させて図示する。
図３に示すように、放熱体２の接合面である上面の所定の位置にピン１１が突出するように固定され、このピン１１と対応する位置のゲート一体型平型半導体素子６の基板４に、ピン１１が嵌合するための位置決め穴１２ａとそれに連続して基板４の一端面まで開口されたガイド溝１２とを設けた。このガイド溝１２は、平型半導体素子１、ゲート回路５が搭載されていない領域の基板４に、位置決め穴１２ａと一体的に形成されており、即ち基板４の一端面から開口されたガイド溝１２の終端が位置決め穴１２ａとなる。
この場合も、ピン１１をガイド溝１２に挿入してガイド溝１２に沿って移動させることにより、ゲート一体型平型半導体素子６を放熱体２に対してＢ方向にスライドさせる。これにより、ゲート一体型平型半導体素子６と放熱体２とが容易に位置合わせでき、また、ゲート一体型平型半導体素子６を平型半導体スタック装置から容易に取り出せて交換でき、上記実施の形態２と同様の効果が得られる。
【００２０】
なお、上側の放熱体２との位置合わせ手段の場合は、上側の放熱体２下面にピン１１ａ（図示せず）を設ける。このとき、上側の放熱体２のピン１１ａは、下側の放熱体２のピン１１に比べ、平型半導体素子１の厚さ分だけ高く突出させる。またこのピン１１ａを挿入するためのガイド溝１２は、下側の放熱体２のピン１１を挿入するためのガイド溝１２の位置と重ならないようにする。
また、上側の放熱体２との位置合わせ手段について、上記実施の形態１または２による位置合わせ手段を適用しても良い。
【００２１】
実施の形態４．
図４は、この発明の実施の形態４による、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせ手段について示した斜視図である。なお、便宜上、基板４と放熱体２とは離間させて図示する。
図４に示すように、放熱体２の接合面に、端面から基板４をはめ込むための溝１３を設ける。
この場合、基板１の端面を、放熱体２の端面における溝１３に合わせ、ゲート一体型平型半導体素子６（基板４）を放熱体２に対してＢ方向にスライドさせて、基板４を溝１３にはめ込む。このとき、基板４の端面が溝１３の終端部である位置決め部としての側壁に至ると、この溝１３の側壁が当たり止めとなって上記スライド動作は停止し、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。また、ゲート一体型平型半導体素子６（基板４）を放熱体２に対して逆方向にスライドさせることにより、ゲート一体型平型半導体素子６を平型半導体スタック装置から容易に取り出せて交換できる。
これにより上記実施の形態２と同様の効果が得られると共に、溝１３の形状を基板４に合致するように設けることにより、ずれが生じにくい効果が得られる。
【００２２】
実施の形態５．
図５は、この発明の実施の形態５による、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせ手段について示した斜視図である。なお、この場合、基板４の下側から見た斜視図で、基板４と放熱体２とが位置合わせされた状態を示す。
図５に示すように、基板４の裏面側に、放熱体２の端部（角部）をはめ込むための位置決め板としてのＬ字板１４が２個固定される。
この場合、基板４の平型半導体素子１搭載側の端面を放熱体２上に載置して、ゲート一体型平型半導体素子６（基板４）を放熱体２に対してＢ方向にスライドさせる。このとき、基板４裏面に設けられた２個のＬ字板１４に、放熱体２の２つの端部（角部）がはめ込まれた状態で、Ｌ字板１４が当たり止めとなって上記スライド動作は停止し、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。また、ゲート一体型平型半導体素子６（基板４）を放熱体２に対して逆方向にスライドさせることにより、ゲート一体型平型半導体素子６を平型半導体スタック装置から容易に取り出せて交換できる。
これにより上記実施の形態２と同様の効果が得られると共に、ずれが生じにくく、安価な構成の位置合わせ手段が得られる。
【００２３】
なお、位置決め板の形状はＬ字型に限るものではなく、例えば、１個のＬ字板１４を２方向に分割し、互いに垂直な離間した２枚の板で構成してもよい。
【００２４】
また、図６に示すように、放熱体２の長さが基板４よりも短い場合は、Ｌ字板１４の替わりに、複数の位置決めピン１５を基板４の裏面に設け、放熱体２の端部（角部）が固定されるようにしても良い。この場合、放熱体２の端部（角部）を加工することで、微妙な位置合わせの補正が可能になる。
【００２５】
上記実施の形態４、５では、ゲート一体型平型半導体素子６とその下側の放熱体２との位置合わせ手段について述べたが、上側の放熱体２との位置合わせ手段については、上記実施の形態１、２または３で示した方法を適用する。
【００２６】
【発明の効果】
以上のようにこの発明に係る請求項１記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平型半導体素子の搭載基板、上記放熱体のいずれか一方の部材の接合面に突出して設けられた複数のピンと、他方の部材の接合面に設けられ、上記複数のピンが嵌合する複数の位置決め凹部と、上記他方の部材の接合面に、その端面から該各位置決め凹部に 至るまで該各位置決め凹部に連続して互いにガイド方向が平行となるように設けられた複数のガイド溝とを備える。そして、上記各ガイド溝に上記各ピンをスライドさせて上記各位置決め凹部にて停止させることで、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせて位置合わせするものである。このため、ピンをガイド溝に挿入して移動させ、位置決め凹部にて停止させることにより容易で正確に位置合わせできる。また、ゲート一体型平型半導体素子と放熱体との間に距離空間をあけるためのマージンが低減でき、ゲート一体型平型半導体素子および放熱体の損傷を防止する。さらにゲート一体型平型半導体素子の交換も容易に行える。また、ピン、位置決め凹部およびガイド溝をそれぞれ複数個備えたため、回転方向のずれも防止でき、位置合わせがより正確で信頼性が向上する。
【００２７】
またこの発明に係る請求項２記載の平型半導体スタック装置は、平型半導体素子が、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型であり、位置合わせ手段が、上記平型半導体素子の基板裏面側に上記放熱体の端部を位置決めする位置決め板を備えたため、基板をスライドさせて位置決め板にて放熱体の端部を固定することにより容易で正確に位置合わせできる。また、ゲート一体型平型半導体素子と放熱体との間に距離空間をあけるためのマージンが低減でき、ゲート一体型平型半導体素子および放熱体の損傷を防止する。さらにゲート一体型平型半導体素子の交換も容易に行える。
【００２８】
またこの発明に係る請求項３記載の平型半導体スタック装置は、平型半導体素子が、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型であり、位置合わせ手段が、上記平型半導体素子の基板裏面側に上記放熱体の端部を位置決めする位置決め部としての複数個のピンを備えたため、基板をスライドさせて上記複数個のピンにて放熱体の端部を固定することにより容易で正確に位置合わせできる。また、ゲート一体型平型半導体素子と放熱体との間に距離空間をあけるためのマージンが低減でき、ゲート一体型平型半導体素子および放熱体の損傷を防止する。さらにゲート一体型平型半導体素子の交換も容易に行える。
【図面の簡単な説明】
【図１】この発明の実施の形態１による平型半導体スタック装置のスタック構成を示す側面図および、平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図２】この発明の実施の形態２によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図３】この発明の実施の形態３によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図４】この発明の実施の形態４によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図５】この発明の実施の形態５によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図６】この発明の実施の形態５の別例による平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図７】従来の平型半導体スタック装置のスタック構成を示す側面図である。
【図８】従来の平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図９】従来の平型半導体スタック装置における平型半導体素子の交換を説明する側面図である。
【図１０】従来のゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【符号の説明】
１ 平型半導体素子、２ 放熱体、４ 基板、５ ゲート回路、
６ ゲート一体型平型半導体素子、７ センタピン、８ ガイド溝、
８ａ 位置決め凹部、９ ピン、１０ ガイド溝、１０ａ 位置決め凹部、１１ ピン、
１２ ガイド溝、１２ａ 位置決め穴、１３ 溝、１４ 位置決め板としてのＬ字板、
１５ 位置決めピン、Ａ 加圧方向、Ｂ スライド方向。
【発明の属する技術分野】
この発明は、平型半導体素子を用いた半導体電力変換装置に関し、特に平型半導体素子と放熱体とを交互に重合して構成したスタック装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体電力変換装置に用いられる平型半導体スタック装置は、ＧＣＴ素子などの平型半導体素子とその素子を冷却するためのヒートシンクなどの放熱体とを交互に重合し、その重合方向に加圧して構成される。
近年、平型半導体素子は大容量化が進み、外形寸法の大型化と共に放熱量も増大し、その熱を放熱する放熱体も大型化している。このような平型半導体素子を多段に重合して、電力変換装置をコンパクト構成とする要求が増大しており、平型半導体スタック装置は、重要度を増している。
大型化した平型半導体素子と放熱体とを多段に重合した平型半導体スタック装置では、組立作業あるいは平型半導体素子を交換する作業において、平型半導体素子の中心を正確に合わせて重合することが重要になる。
また近年、平型半導体素子にそれを駆動するゲート回路を一体化させて性能を向上させたゲート一体型平型半導体素子があり、更に平型半導体素子の重量も増す中で正確に中心を合わせる技術が重要である。
【０００３】
図７は、従来の平型半導体スタック装置のスタック構成を示す側面図である。図７に示すように、平型半導体素子１とそれを冷却するための放熱体２とが交互に所定数重合され、重合方向の両端に加圧部材（図示せず）を備えて、重合方向に加圧されている。
図８は、図７で示した平型半導体スタック装置における、平型半導体素子１と放熱体２との位置合わせ手段を示す斜視図である。
図８に示すように、平型半導体素子１の接合面の中心に位置決め穴３ａを設け、この位置決め穴３ａと対応する位置の放熱体２の接合面にセンタピン３が突出するように固定される。そしてこのセンタピン３を平型半導体素子１の位置決め穴３ａに挿入することで、平型半導体素子１と放熱体２とを位置合わせする。
このような構成の平型半導体スタック装置において、一旦製作された後に平型半導体素子１のみを交換する場合は、図９で示すように、平型半導体素子１と放熱体２との間に、センタピン３の高さ以上の空間をとって、平型半導体素子１をセンタピン３で傷を付けないように持ち上げて引き抜く。また平型半導体素子１を挿入する際には、平型半導体素子１をセンタピン３で傷を付けないように持ち上げて、センタピン３を平型半導体素子１の位置決め穴３ａに正確に合わせて挿入し、先の空間を取り除き交換作業が完了する。
【０００４】
図１０は図８で示した従来の平型半導体素子１と放熱体２との位置合わせの例を、同一基板４上に平型半導体素子１とそれを駆動するゲート回路５とを共に搭載して一体化したゲート一体型平型半導体素子６に適用した場合を示す。この場合も、図８にて示した場合と同様に、平型半導体素子１の接合面の中心に設けた位置決め穴３ａに、放熱体２の接合面に突出して固定されたセンタピン３を挿入することで、ゲート一体型平型半導体素子６と放熱体２とを位置合わせする。
なお、この場合、平型半導体素子１の裏面側では、位置決め穴３ａは基板４に設けられ、基板４裏面と放熱体２とが接合する。
【０００５】
【発明が解決しようとする課題】
従来の平型半導体スタック装置では、以上のように平型半導体素子１と放熱体２とを位置合わせするため、平型半導体素子１を交換する場合、平型半導体素子１と放熱体２との間に、センタピン３の高さ以上の距離空間をあける必要がある。このため、各平型半導体素子１および各放熱体２の重合方向での位置は、それぞれの間にセンタピン３の高さ以上の距離空間をあけるための大きなマージンが必要で、装置構成を煩雑にするものであった。
また、平型半導体素子１を持ち上げてスタック構成から引き抜き、挿入する必要があり、大型化、重量化している平型半導体素子１を持ち上げるための強い力か、もしくは専用の治具が必要となる。またこのとき、平型半導体素子１をセンタピン３で傷付ける恐れがあり、その場合、平型半導体素子１の信頼性を著しく劣化させる。
さらに、平型半導体素子１と放熱体２との位置合わせは、目視にてセンタピン３と位置決め穴３ａとの位置を合わせる作業となるが、平型半導体素子１の大型化により中心位置が作業者位置から遠方となり、調整が困難で時間を要するものであった。また、センタ位置が合わない状態で空間を取り除くと平型半導体素子１または放熱体２に傷を付けて、平型半導体素子１の特性や、放熱体２の放熱性能を劣化させることになる。
【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、平型半導体素子と放熱体との間に距離空間をあけるためのマージンを低減し、平型半導体素子および放熱体を傷つけることがなく、容易に平型半導体素子と放熱体とを正確に位置合わせできる平型半導体スタック装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る請求項１記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平 型半導体素子の搭載基板、上記放熱体のいずれか一方の部材の接合面に突出して設けられた複数のピンと、他方の部材の接合面に設けられ、上記複数のピンが嵌合する複数の位置決め凹部と、上記他方の部材の接合面に、その端面から該各位置決め凹部に至るまで該各位置決め凹部に連続して互いにガイド方向が平行となるように設けられた複数のガイド溝とを備える。そして、上記各ガイド溝に上記各ピンをスライドさせて上記各位置決め凹部にて停止させることで、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせて位置合わせするものである。
【０００８】
この発明に係る請求項２記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平型半導体素子の搭載基板裏面側に上記放熱体の端部を位置決めする位置決め板を備え、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせ、該スライド動作を上記位置決め板にて停止させて位置合わせするものである。
【０００９】
この発明に係る請求項３記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平型半導体素子の搭載基板裏面側に上記放熱体の端部を位置決めする位置決め部としての複数個のピンを備え、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせ、該スライド動作を上記位置決め部にて停止させて位置合わせするものである。
【００１０】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について詳細に説明する。
図１（ａ）は、この発明の実施の形態１による平型半導体スタック装置のスタック構成を示す側面図である。また、図１（ｂ）は、図１（ａ）で示した平型半導体スタック装置における、平型半導体素子１と放熱体２との位置合わせ手段を示す斜視図である。なお、図１（ｂ）では便宜上、平型半導体素子１と放熱体２とを離間させて図示する。
図１（ａ）に示すように、平型半導体素子１とそれを冷却するための放熱体２とが交互に所定数重合され、重合方向の両端に加圧部材（図示せず）を備えて、重合方向（Ａ方向）に加圧されている。また、図１（ａ）、図１（ｂ）に示すように、平型半導体素子１の接合面中心にセンタピン７が突出するように固定され、このセンタピン７と対応する位置の放熱体２の接合面に、センタピン７が嵌合するための位置決め凹部８ａとそれに連続して放熱体２の一端面まで開口されたガイド溝８とを設けた。このガイド溝８は位置決め凹部８ａと一体的に形成されており、即ち放熱体２の一端面から開口されたガイド溝８の終端が、放熱体２の接合面の中心線上の位置決め凹部８ａとなる。このようなセンタピン７、位置決め凹部８ａおよびガイド溝８は平型半導体素子１の上側と下側との双方に、重合されたときの対応する位置に同様に設けられる。なお、ガイド溝８および位置決め凹部８ａの深さは、平型半導体素子１の接合面に突出したセンタピン７の高さよりも若干大きく設定する。
【００１１】
このような構成の平型半導体スタック装置において、平型半導体素子１の接合面に設けられたセンタピン７を放熱体２のガイド溝８に挿入し、センタピン７をガイド溝８に沿って移動させることにより、平型半導体素子１を放熱体２に対してＢ方向にスライドさせる。センタピン７が位置決め凹部８ａに至ると、この位置決め凹部８ａはガイド溝８の終端であるため、上記スライド動作は停止し、センタピン７と位置決め凹部８ａとが嵌合する。これにより、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。
このように、平型半導体素子１と放熱体２とを重合する方向に対して垂直の方向に平型半導体素子１をスライドさせる。このスライド動作は、ガイド溝８の終端、即ち位置決め凹部８ａが当たり止めとなって停止され、平型半導体素子１に設けたセンタピン７と放熱体２の位置決め凹部８ａとが嵌合した状態で、平型半導体素子１と放熱体２とが接合される。
また一旦平型半導体スタック装置が製作された後に平型半導体素子１のみを交換のために取り出す場合は、センタピン７を位置決め凹部８ａからガイド溝８に沿って移動させることにより、平型半導体素子１を放熱体２に対してＢ方向にスライドさせて、平型半導体素子１を平型半導体スタック装置から引き抜く。
【００１２】
上述したように、平型半導体素子１をスタック構成から引き抜いて取り出す場合も、平型半導体素子１を上下の放熱体２との間に挿入して放熱体２と位置合わせする場合も、センタピン７がガイド溝８に沿って移動するため、重合方向の加圧を解除すれば、放熱体２と平型半導体素子１との間の距離を特に設ける必要はない。このため、大型化、重量化した平型半導体素子１を持ち上げないでスライドさせることもでき、また、平型半導体素子１および放熱体２を傷つけることもない。
【００１３】
なお、上記実施の形態では、平型半導体素子１側にセンタピン７を設け、放熱体２側に位置決め凹部８ａおよびガイド溝８を設けたが、必ずしもこれに限るものではなく、逆に放熱体２側にセンタピン７を設け、平型半導体素子１側に位置決め凹部８ａおよびガイド溝８を設けることもできる。
【００１４】
実施の形態２．
図２は、この発明の実施の形態２による平型半導体スタック装置における、平型半導体素子１と放熱体２との位置合わせ手段を示す斜視図であり、同一基板４上に平型半導体素子１とそれを駆動するゲート回路５とを共に搭載して一体化したゲート一体型平型半導体素子６に適用した場合を示す。なお、ここでは、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせについて説明する。また便宜上、基板４と放熱体２とは離間させて図示する。
図２に示すように、基板４の裏面の所定の位置にピン９が突出するように固定され、このピン９と対応する位置の放熱体２の接合面に、ピン９が嵌合するための位置決め凹部１０ａとそれに連続して放熱体２の一端面まで開口されたガイド溝１０とを設けた。このガイド溝１０は位置決め凹部１０ａと一体的に形成されており、即ち放熱体２の一端面から開口されたガイド溝１０の終端が位置決め凹部１０ａとなる。この場合、ピン９、位置決め凹部１０ａおよびガイド溝１０は、接合面の周囲領域にそれぞれ２個ずつ設け、２個のガイド溝１０は、ガイド方向（ガイド溝１０の長手方向）が互いに平行に設けられる。
なお、ガイド溝１０および位置決め凹部１０ａの深さは、基板４の裏面に突出したピン９の高さよりも若干大きく設定する。
【００１５】
このような構成の平型半導体スタック装置において、基板４の裏面に設けられたピン９を放熱体２のガイド溝１０に挿入し、ピン９をガイド溝１０に沿って移動させることにより、ゲート一体型平型半導体素子６を放熱体２に対してＢ方向にスライドさせる。ピン９が位置決め凹部１０ａに至ると、この位置決め凹部１０ａはガイド溝１０の終端であるため、上記スライド動作は停止し、ピン９と位置決め凹部１０ａとが嵌合する。これにより、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。
逆に、ゲート一体型平型半導体素子６のみを交換のために取り出す場合は、ピン９を位置決め凹部１０ａからガイド溝１０に沿って移動させることにより、ゲート一体型平型半導体素子６を放熱体２に対してＢ方向にスライドさせて平型半導体スタック装置から引き抜く。
【００１６】
この実施の形態においても、ピン９がガイド溝１０に沿って移動するため、重合方向の加圧を解除すれば、放熱体２とゲート一体型平型半導体素子６との間の距離を特に設ける必要はない。このため、ゲート一体型になってさらに大型化、重量化したゲート一体型平型半導体素子６を持ち上げないでスライドさせることもでき、また、ゲート一体型平型半導体素子６および放熱体２を傷つけることもない。
【００１７】
なお、この場合、ピン９、位置決め凹部１０ａおよびガイド溝１０をそれぞれ２個ずつ設けたが、１個あるいは３個以上であっても良い。複数個設けた場合は、中心位置の位置合わせだけでなく、回転方向のずれの無い位置合わせができ、より信頼性の高い位置合わせが可能になる。
【００１８】
また、この実施の形態では、ゲート一体型平型半導体素子６とその下側の放熱体２との位置合わせ手段について述べたが、上側の放熱体２との位置合わせ手段の場合は、基板上面にピン９ａ（図示せず）を設け、上側の放熱体２の接合面に位置決め凹部１０ａとガイド溝１０とを設ける。この場合、ピン９ａは、ゲート回路５および平型半導体素子１の搭載領域以外の基板４上に配し、基板裏面に設けた場合に比べ、平型半導体素子１の厚さ分だけ高く突出させる。また、基板４の上下の２枚の放熱体２に設けられる全てのガイド溝１０は、ガイド方向（ガイド溝１０の長手方向）が同一方向となるように形成する。
また、上側の放熱体２との位置合わせ手段については、上記実施の形態１の位置合わせ手段を適用して、基板上の平型半導体素子１の接合面中心にセンタピン７を設け、放熱体２の接合面に、位置決め凹部８ａとそれに連続して放熱体２の一端面まで開口されたガイド溝８とを設けても良い。この場合も、基板４の上下の２枚の放熱体２に設けられる全てのガイド溝８、１０は、ガイド方向が同一方向となるように形成する。
【００１９】
実施の形態３．
上記実施の形態２ではゲート一体型平型半導体素子６の基板４側にピン９を設けたが、放熱体２側にピンを設けても良い。図３は、この発明の実施の形態３による、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせ手段について示した斜視図である。なお、便宜上、基板４と放熱体２とは離間させて図示する。
図３に示すように、放熱体２の接合面である上面の所定の位置にピン１１が突出するように固定され、このピン１１と対応する位置のゲート一体型平型半導体素子６の基板４に、ピン１１が嵌合するための位置決め穴１２ａとそれに連続して基板４の一端面まで開口されたガイド溝１２とを設けた。このガイド溝１２は、平型半導体素子１、ゲート回路５が搭載されていない領域の基板４に、位置決め穴１２ａと一体的に形成されており、即ち基板４の一端面から開口されたガイド溝１２の終端が位置決め穴１２ａとなる。
この場合も、ピン１１をガイド溝１２に挿入してガイド溝１２に沿って移動させることにより、ゲート一体型平型半導体素子６を放熱体２に対してＢ方向にスライドさせる。これにより、ゲート一体型平型半導体素子６と放熱体２とが容易に位置合わせでき、また、ゲート一体型平型半導体素子６を平型半導体スタック装置から容易に取り出せて交換でき、上記実施の形態２と同様の効果が得られる。
【００２０】
なお、上側の放熱体２との位置合わせ手段の場合は、上側の放熱体２下面にピン１１ａ（図示せず）を設ける。このとき、上側の放熱体２のピン１１ａは、下側の放熱体２のピン１１に比べ、平型半導体素子１の厚さ分だけ高く突出させる。またこのピン１１ａを挿入するためのガイド溝１２は、下側の放熱体２のピン１１を挿入するためのガイド溝１２の位置と重ならないようにする。
また、上側の放熱体２との位置合わせ手段について、上記実施の形態１または２による位置合わせ手段を適用しても良い。
【００２１】
実施の形態４．
図４は、この発明の実施の形態４による、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせ手段について示した斜視図である。なお、便宜上、基板４と放熱体２とは離間させて図示する。
図４に示すように、放熱体２の接合面に、端面から基板４をはめ込むための溝１３を設ける。
この場合、基板１の端面を、放熱体２の端面における溝１３に合わせ、ゲート一体型平型半導体素子６（基板４）を放熱体２に対してＢ方向にスライドさせて、基板４を溝１３にはめ込む。このとき、基板４の端面が溝１３の終端部である位置決め部としての側壁に至ると、この溝１３の側壁が当たり止めとなって上記スライド動作は停止し、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。また、ゲート一体型平型半導体素子６（基板４）を放熱体２に対して逆方向にスライドさせることにより、ゲート一体型平型半導体素子６を平型半導体スタック装置から容易に取り出せて交換できる。
これにより上記実施の形態２と同様の効果が得られると共に、溝１３の形状を基板４に合致するように設けることにより、ずれが生じにくい効果が得られる。
【００２２】
実施の形態５．
図５は、この発明の実施の形態５による、ゲート一体型平型半導体素子６の下側、即ち基板４の裏面と放熱体２との位置合わせ手段について示した斜視図である。なお、この場合、基板４の下側から見た斜視図で、基板４と放熱体２とが位置合わせされた状態を示す。
図５に示すように、基板４の裏面側に、放熱体２の端部（角部）をはめ込むための位置決め板としてのＬ字板１４が２個固定される。
この場合、基板４の平型半導体素子１搭載側の端面を放熱体２上に載置して、ゲート一体型平型半導体素子６（基板４）を放熱体２に対してＢ方向にスライドさせる。このとき、基板４裏面に設けられた２個のＬ字板１４に、放熱体２の２つの端部（角部）がはめ込まれた状態で、Ｌ字板１４が当たり止めとなって上記スライド動作は停止し、平型半導体素子１と放熱体２とが容易に正確に位置合わせされる。また、ゲート一体型平型半導体素子６（基板４）を放熱体２に対して逆方向にスライドさせることにより、ゲート一体型平型半導体素子６を平型半導体スタック装置から容易に取り出せて交換できる。
これにより上記実施の形態２と同様の効果が得られると共に、ずれが生じにくく、安価な構成の位置合わせ手段が得られる。
【００２３】
なお、位置決め板の形状はＬ字型に限るものではなく、例えば、１個のＬ字板１４を２方向に分割し、互いに垂直な離間した２枚の板で構成してもよい。
【００２４】
また、図６に示すように、放熱体２の長さが基板４よりも短い場合は、Ｌ字板１４の替わりに、複数の位置決めピン１５を基板４の裏面に設け、放熱体２の端部（角部）が固定されるようにしても良い。この場合、放熱体２の端部（角部）を加工することで、微妙な位置合わせの補正が可能になる。
【００２５】
上記実施の形態４、５では、ゲート一体型平型半導体素子６とその下側の放熱体２との位置合わせ手段について述べたが、上側の放熱体２との位置合わせ手段については、上記実施の形態１、２または３で示した方法を適用する。
【００２６】
【発明の効果】
以上のようにこの発明に係る請求項１記載の平型半導体スタック装置は、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る。上記位置合わせ手段は、上記平型半導体素子の搭載基板、上記放熱体のいずれか一方の部材の接合面に突出して設けられた複数のピンと、他方の部材の接合面に設けられ、上記複数のピンが嵌合する複数の位置決め凹部と、上記他方の部材の接合面に、その端面から該各位置決め凹部に 至るまで該各位置決め凹部に連続して互いにガイド方向が平行となるように設けられた複数のガイド溝とを備える。そして、上記各ガイド溝に上記各ピンをスライドさせて上記各位置決め凹部にて停止させることで、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせて位置合わせするものである。このため、ピンをガイド溝に挿入して移動させ、位置決め凹部にて停止させることにより容易で正確に位置合わせできる。また、ゲート一体型平型半導体素子と放熱体との間に距離空間をあけるためのマージンが低減でき、ゲート一体型平型半導体素子および放熱体の損傷を防止する。さらにゲート一体型平型半導体素子の交換も容易に行える。また、ピン、位置決め凹部およびガイド溝をそれぞれ複数個備えたため、回転方向のずれも防止でき、位置合わせがより正確で信頼性が向上する。
【００２７】
またこの発明に係る請求項２記載の平型半導体スタック装置は、平型半導体素子が、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型であり、位置合わせ手段が、上記平型半導体素子の基板裏面側に上記放熱体の端部を位置決めする位置決め板を備えたため、基板をスライドさせて位置決め板にて放熱体の端部を固定することにより容易で正確に位置合わせできる。また、ゲート一体型平型半導体素子と放熱体との間に距離空間をあけるためのマージンが低減でき、ゲート一体型平型半導体素子および放熱体の損傷を防止する。さらにゲート一体型平型半導体素子の交換も容易に行える。
【００２８】
またこの発明に係る請求項３記載の平型半導体スタック装置は、平型半導体素子が、ゲート回路を半導体素子と共に基板上に搭載したゲート一体型であり、位置合わせ手段が、上記平型半導体素子の基板裏面側に上記放熱体の端部を位置決めする位置決め部としての複数個のピンを備えたため、基板をスライドさせて上記複数個のピンにて放熱体の端部を固定することにより容易で正確に位置合わせできる。また、ゲート一体型平型半導体素子と放熱体との間に距離空間をあけるためのマージンが低減でき、ゲート一体型平型半導体素子および放熱体の損傷を防止する。さらにゲート一体型平型半導体素子の交換も容易に行える。
【図面の簡単な説明】
【図１】この発明の実施の形態１による平型半導体スタック装置のスタック構成を示す側面図および、平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図２】この発明の実施の形態２によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図３】この発明の実施の形態３によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図４】この発明の実施の形態４によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図５】この発明の実施の形態５によるゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図６】この発明の実施の形態５の別例による平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図７】従来の平型半導体スタック装置のスタック構成を示す側面図である。
【図８】従来の平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【図９】従来の平型半導体スタック装置における平型半導体素子の交換を説明する側面図である。
【図１０】従来のゲート一体型平型半導体素子と放熱体との位置合わせ手段を示す斜視図である。
【符号の説明】
１ 平型半導体素子、２ 放熱体、４ 基板、５ ゲート回路、
６ ゲート一体型平型半導体素子、７ センタピン、８ ガイド溝、
８ａ 位置決め凹部、９ ピン、１０ ガイド溝、１０ａ 位置決め凹部、１１ ピン、
１２ ガイド溝、１２ａ 位置決め穴、１３ 溝、１４ 位置決め板としてのＬ字板、
１５ 位置決めピン、Ａ 加圧方向、Ｂ スライド方向。
Claims (3)
- ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る平型半導体スタック装置において、
上記位置合わせ手段は、上記平型半導体素子の搭載基板、上記放熱体のいずれか一方の部材の接合面に突出して設けられた複数のピンと、他方の部材の接合面に設けられ、上記複数のピンが嵌合する複数の位置決め凹部と、上記他方の部材の接合面に、その端面から該各位置決め凹部に至るまで該各位置決め凹部に連続して互いにガイド方向が平行となるように設けられた複数のガイド溝とを備え、
上記各ガイド溝に上記各ピンをスライドさせて上記各位置決め凹部にて停止させることで、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせて位置合わせすることを特徴とする平型半導体スタック装置。 - ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る平型半導体スタック装置において、
上記位置合わせ手段は、上記平型半導体素子の搭載基板裏面側に上記放熱体の端部を位置決めする位置決め板を備え、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせ、該スライド動作を上記位置決め板にて停止させて位置合わせすることを特徴とする平型半導体スタック装置。 - ゲート回路を半導体素子と共に基板上に搭載したゲート一体型の平型半導体素子と放熱体とを互いの接合面の位置合わせ手段を備えて交互に重合し重合方向に加圧して成る平型半導体スタック装置において、
上記位置合わせ手段は、上記平型半導体素子の搭載基板裏面側に上記放熱体の端部を位置決めする位置決め部としての複数個のピンを備え、上記平型半導体素子を上記放熱体に対して上記重合方向と垂直の方向にスライドさせ、該スライド動作を上記位置決め部にて停止させて位置合わせすることを特徴とする平型半導体スタック装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170351A JP3631445B2 (ja) | 2001-06-06 | 2001-06-06 | 平型半導体スタック装置 |
| US10/002,163 US6492720B1 (en) | 2001-06-06 | 2001-12-05 | Flat-type semiconductor stack |
| DE10161593A DE10161593B4 (de) | 2001-06-06 | 2001-12-14 | Flacher Halbleiterstapel |
| CNB011438584A CN1181543C (zh) | 2001-06-06 | 2001-12-14 | 平形半导体堆叠装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170351A JP3631445B2 (ja) | 2001-06-06 | 2001-06-06 | 平型半導体スタック装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368164A JP2002368164A (ja) | 2002-12-20 |
| JP3631445B2 true JP3631445B2 (ja) | 2005-03-23 |
Family
ID=19012282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001170351A Expired - Lifetime JP3631445B2 (ja) | 2001-06-06 | 2001-06-06 | 平型半導体スタック装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6492720B1 (ja) |
| JP (1) | JP3631445B2 (ja) |
| CN (1) | CN1181543C (ja) |
| DE (1) | DE10161593B4 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030486B1 (en) * | 2003-05-29 | 2006-04-18 | Marshall Paul N | High density integrated circuit package architecture |
| US7741652B2 (en) * | 2008-03-07 | 2010-06-22 | Visera Technologies Company Limited | Alignment device and application thereof |
| KR101178402B1 (ko) | 2011-04-26 | 2012-08-30 | 주식회사 다원시스 | 유지보수용 지그장치 |
| US8896023B2 (en) * | 2013-02-20 | 2014-11-25 | Alstom Technology Ltd | Silicon devices/heatsinks stack assembly and a method to pull apart a faulty silicon device in said stack assembly |
| CN105489572B (zh) * | 2015-12-04 | 2018-01-23 | 许继集团有限公司 | 功率元件模块及其散热器 |
| KR102013774B1 (ko) * | 2018-03-30 | 2019-08-23 | 엘에스산전 주식회사 | 무효전력보상장치의 스위치어셈블리 |
| JP7397632B2 (ja) * | 2019-11-20 | 2023-12-13 | 東芝キヤリア株式会社 | 熱源機、熱源機の製造方法 |
| CN113809025B (zh) * | 2021-08-13 | 2024-05-24 | 国电南瑞科技股份有限公司 | 散热器、晶闸管组串模块及其压接方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4226281A (en) * | 1979-06-11 | 1980-10-07 | International Business Machines Corporation | Thermal conduction module |
| US4235283A (en) * | 1979-12-17 | 1980-11-25 | International Business Machines Corporation | Multi-stud thermal conduction module |
| JPS60207359A (ja) | 1984-03-31 | 1985-10-18 | Toshiba Corp | 半導体スタツク |
| DE3751810T2 (de) * | 1986-11-15 | 1996-09-26 | Sumitomo Electric Industries, Ltd., Osaka | Verfahren für die Herstellung eines optischen Steckers |
| JPH06103264B2 (ja) | 1987-12-29 | 1994-12-14 | 株式会社堀場製作所 | ガス分析計 |
| JP2553657B2 (ja) | 1988-09-01 | 1996-11-13 | 関西電力株式会社 | 小型電気湯沸器 |
| DE69117891T2 (de) * | 1990-11-20 | 1996-07-25 | Sumitomo Electric Industries | Verfahren zum Montieren von Halbleiterelementen |
| JPH04354363A (ja) * | 1991-05-31 | 1992-12-08 | Fujitsu Ltd | 半導体装置ユニット |
| JPH05235220A (ja) * | 1992-02-24 | 1993-09-10 | Ngk Insulators Ltd | 半導体装置 |
| US5578526A (en) * | 1992-03-06 | 1996-11-26 | Micron Technology, Inc. | Method for forming a multi chip module (MCM) |
| JPH05291445A (ja) * | 1992-04-08 | 1993-11-05 | Sony Corp | ヒートシンク接着装置およびヒートシンク接着方法 |
| JP2890087B2 (ja) * | 1993-06-10 | 1999-05-10 | 東京エレクトロン株式会社 | 処理装置 |
| US5410451A (en) * | 1993-12-20 | 1995-04-25 | Lsi Logic Corporation | Location and standoff pins for chip on tape |
| JP3519453B2 (ja) * | 1994-06-20 | 2004-04-12 | 富士通株式会社 | 半導体装置 |
| KR100209782B1 (ko) * | 1994-08-30 | 1999-07-15 | 가나이 쓰도무 | 반도체 장치 |
| JP3058312B2 (ja) * | 1994-10-25 | 2000-07-04 | ローム株式会社 | 放熱板取り付け構造を有する半導体装置 |
| JP2944449B2 (ja) * | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
| US6226776B1 (en) * | 1997-09-16 | 2001-05-01 | Synetry Corporation | System for converting hardware designs in high-level programming language to hardware implementations |
| US6115242A (en) * | 1997-10-24 | 2000-09-05 | Advanced Micro Devices, Inc. | Chip chassis including a micro-backplane for receiving and connecting a plurality of computer chips |
| US6297960B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
| US6404048B2 (en) * | 1998-09-03 | 2002-06-11 | Micron Technology, Inc. | Heat dissipating microelectronic package |
| US6166437A (en) * | 1999-04-12 | 2000-12-26 | International Business Machines Corporation | Silicon on silicon package with precision align macro |
| US6353264B1 (en) * | 2000-07-18 | 2002-03-05 | Trw Inc. | Pseudomonolithic wafer scale module |
-
2001
- 2001-06-06 JP JP2001170351A patent/JP3631445B2/ja not_active Expired - Lifetime
- 2001-12-05 US US10/002,163 patent/US6492720B1/en not_active Expired - Lifetime
- 2001-12-14 CN CNB011438584A patent/CN1181543C/zh not_active Expired - Lifetime
- 2001-12-14 DE DE10161593A patent/DE10161593B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1389913A (zh) | 2003-01-08 |
| US20020185723A1 (en) | 2002-12-12 |
| US6492720B1 (en) | 2002-12-10 |
| DE10161593A1 (de) | 2002-12-19 |
| DE10161593B4 (de) | 2005-07-21 |
| JP2002368164A (ja) | 2002-12-20 |
| CN1181543C (zh) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894706A (en) | Three-dimensional packaging of semiconductor device chips | |
| US6014313A (en) | Packaging structure for integrated circuits | |
| JP3631445B2 (ja) | 平型半導体スタック装置 | |
| JP5491802B2 (ja) | ヒートシンクを備えた積層チップパッケージ | |
| EP0550973B1 (en) | Self-aligned optical subassembly and method of forming such subassembly | |
| US20130044431A1 (en) | Liquid cooling of stacked die through substrate lamination | |
| KR20120127535A (ko) | 프레스 피트 단자 및 반도체 장치 | |
| TWI610612B (zh) | 多晶片自調式冷卻解決方案 | |
| TW201802477A (zh) | 夾式探針裝置 | |
| JP2014082295A (ja) | 薄型ワーククランプトレイ | |
| JPH09172141A (ja) | 電力用半導体モジュールの製造方法 | |
| US20220120976A1 (en) | System, Device and Method for Aligning and Attaching Optical Fibers | |
| JP2009180911A (ja) | 基板貼合せ方法、基板貼合せ装置、及びこれらの方法または装置を用いて製作したディスプレイ装置 | |
| JP4506692B2 (ja) | 両面冷却型半導体装置 | |
| TWI743878B (zh) | 電性測試裝置 | |
| US7514290B1 (en) | Chip-to-wafer integration technology for three-dimensional chip stacking | |
| KR200470096Y1 (ko) | 웨이퍼 블레이드 | |
| CN220881104U (zh) | 半导体器件焊接夹具 | |
| US12009337B2 (en) | Bonding tool and bonding method thereof | |
| JP2006120918A (ja) | 位置決め治具 | |
| CN221185281U (zh) | 焊接夹具 | |
| JP6879045B2 (ja) | 電力変換装置 | |
| CN216600203U (zh) | 一种集成电路装联装置 | |
| JP4337137B2 (ja) | 回路基板の固定構造 | |
| JP4046109B2 (ja) | 部品搭載装置および基板載置ステージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |