DE69116230T2 - Halbleiterspeicher mit Fehlerbehandlungsschaltung - Google Patents
Halbleiterspeicher mit FehlerbehandlungsschaltungInfo
- Publication number
- DE69116230T2 DE69116230T2 DE69116230T DE69116230T DE69116230T2 DE 69116230 T2 DE69116230 T2 DE 69116230T2 DE 69116230 T DE69116230 T DE 69116230T DE 69116230 T DE69116230 T DE 69116230T DE 69116230 T2 DE69116230 T2 DE 69116230T2
- Authority
- DE
- Germany
- Prior art keywords
- port
- access memory
- data
- test signal
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000012360 testing method Methods 0.000 claims description 35
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
- Die vorliegende Erfindung betrifft einen Halbleiterspeicher und insbesondere einen Multiport-Speicher, der mit einem RAM (Speicher mit wahlfreiem Zugriff) -Port und einem SAM (Speicher mit seriellem Zugriff) -Port versehen ist.
- Figur 6 zeigt einen wesentlichen Abschnitt eines herkömmlichen Multiport-Speichers, der umfaßt: ein RAM-Port- Zellenarray 63, in dem Speicherzellen vom dynamischen Typ in Matrixform angeordnet sind; ein SAM-Port-Datenregister 51, bestehend aus seriellen Datenregistern, die jeweils in der Spaltenrichtung angeordnet und mit einer Zeilenverdrahtung des RAM-Port-Zellenarrays 53 verbunden sind; und ein Datentransfergatter 52 zum Transferieren von Daten zwischen dem RAM-Port-Zellenarray 53 und dem SAM-Port-Datenregister 51 im Ansprechen auf ein Datentransfer-Steuersignal TRG.
- In dem Multiport-Speicher, der mit dem RAM-Port und dem SAN- Port auf dem gleichen Chip wie voranstehend beschrieben versehen ist, wird beispielsweise eine weite Anwendung als Bildspeicher erwartet, da sowohl ein Hochgeschwindigkeits- Datenzugriff von dem SAM-Port als auch ein anderer Zugriff von einer CPU auf den RAM-Port ohne Synchronisation zu dem Hochgeschwindigkeits-Datenzugriff ermöglicht wird.
- Im Gegensatz zu diesem hervorragenden Betriebsverhalten ist jedoch die Auswertung und Fehleranalyse der Produkte extrem kompliziert und diversifiziert, was ein Problem oder eine Schwierigkeit ergibt, wenn der Multiport-Speicher praktisch hergestellt wird, da der Multiport-Speicher nicht nur mit allen Funktionen als dynamischer Allzweckspeicher, sondern auch mit anderen speziellen Funktionen versehen ist.
- Ferner ist die Betriebsfehleranalyse bezüglich eines Datentransfers zwischen dem RAM-Port und dem SAM-Port besonders wichtig und kompliziert bei verschiedenen Fehleranalysen bezüglich des Multiport-Speichers. Insbesondere ist es bei dem Lesetransfermode, bei dem Daten von dem RAM-Port an den SAM-Port transferiert werden, erforderlich, den Betriebsmodus des SAM-Ports von einem Schreibzyklusmodus (seriell ein) auf einen Lesezyklusmodus (seriell aus) umzuschalten und gleichzeitig Daten, die in irgendwelchen gegebenen einzeiligen Speicherzellen des RAM- Ports gespeichert sind, an ein SAM-Port-Datenregister zu transferieren und ferner eine Kopfadresse (als TAP-Adresse bezeichnet) zu lesen, die zum seriellen Lesen der Daten aus dem RAM-Port benötigt wird. Da diese Operationen kontinuierlich ausgeführt werden, wird die Analyse zur Feststellung, ob ein Betriebsfehler bei dem Modenumschaltbetrieb oder dem Datentransferbetrieb auftritt, extrem kompliziert.
- Um ein Beispiel einer Fehleranalyse zu erläutern, wird der SAM-Port-Betrieb in dem herkömmlichen Speicher nachstehend unter Bezugnahme auf Figur 7 beschrieben. Die seriellen Datenregister des SAM-Port-Registers 51 sind jeweils mit einem Datenleitungspaar SDQn und verbunden und diese Datenleitungspaare SDQn und sind alle mit einem seriellen Eingangspuffer 62 verbunden. Der serielle Eingangspuffer 62 ist mit einem seriellen Eingangs-/Ausgangs- Anschluß SIOn versehen. Eine Steuerschaltung 61 für eine serielle Eingabe, der ein serieller Takt SC und ein serielles Aktivierungssignal SE eingegeben werden, ist mit diesem seriellen Eingangspuffer 62 verbunden.
- Wenn ein serielles Aktivierungssignal SE der Steuerschaltung 61 für serielle Eingabe eingegeben wird, werden, da der serielle Eingabepuffer 62 aktiviert ist, serielle Daten dorthin eingegeben und durch den seriellen Dateneingangs/Ausgangs-Anschluß SIOn auf der Basis einer Zeitgabe des seriellen Takts SC davon ausgegeben.
- Wenn hierbei Daten in den SAM-Port nach außen gelesen werden, ist es zuerst erforderlich, den Betriebsmodus des SAM-Ports von dem Schreibzyklusmodus auf den Lesezyklusmodus umzuschalten. Da bei diesem Unschaltbetrieb allerdings Daten von dem RAM-Port an den SAM-Port transferiert werden müssen, endet dieser Umschaltbetrieb nachdem der Datentransferbetrieb abgeschlossen worden ist. Deshalb können in dem SAM-Port gespeicherte Daten nicht nach außen gelesen werden, bis der Betriebsmodus umgeschaltet worden ist, und zusätzlich werden durch diesen Datentransfer Daten, die in dem Datenregister 51 gespeichert sind, bevor der Modus umgeschaltet wird, zerstört. Deshalb müssen die in dem RAM-Port-Zellenarray 53 gespeicherten Daten einmal an das SAM-Port-Datenregister 51 transferiert werden und diese transferierten Daten müssen gelesen werden. Im Fall, daß die gelesenen Daten fehlerhaft sind, ist es dabei extrem schwierig gewesen, eine Fehleranalyse auszuführen, indem das Problem, welches beim Transferieren von Daten an den SAM-Port verursacht wird, von demjenigen getrennt wird, das beim Lesen der transferierten Daten nach außen verursacht wird.
- Wie voranstehend beschrieben existieren bei dem herkömmlichen Multiport-Speicher Probleme dahingehend, daß der Betriebsausfall in dem Lesetransfermodus schwierig zu analysieren ist; viel Zeit wird benötigt, um die defekte Stelle zu identifizieren; eine lange Umlaufzeit (TAT) benötigt wird, um den Speicher in praktische Produkte zu verfeinern, wobei der Betriebsausfall übersehen wird.
- Angesichts dieser Probleme ist es deshalb die Aufgabe der vorliegenden Erfindung,
- - einen Halbleiterspeicher bereitzustellen, der schnell eine Fehlerstelle identifizieren und wirksam einen Betriebsfehler analysieren kann.
- Gemäß der vorliegenden Erfindung ist ein Halbleiterspeicher vorgesehen, der umfaßt: einen Speicherport mit wahlfreiem Zugriff, der aus Speicherzellen gebildet ist, die auf einem Halbleiterchip in Matrixweise angeordnet sind; einen Speicherport mit seriellem Zugriff, der aus seriellen Datenregistern gebildet ist, die auf dem gleichen Halbleiterchip in einer Spaltenrichtung des Speicherports mit wahlfreiem Zugriff angeordnet sind; ein Datentransfergatter, welches zwischen dem Speicherport mit wahlfreiem Zugriff und dem Speicherport mit seriellem Zugriff vorgesehen ist; und eine Testsignal-Erzeugungseinrichtung zum Erzeugen eines Testsignals an den Datentransfergatter zum Schließen des Gatters, wenn Daten, die in dem Speicherport mit seriellem Zugriff gespeichert sind, nach außen gelesen werden, wodurch die Daten, die in dem Speicherport mit seriellem Zugriff gespeichert sind, nach außen gelesen werden können, ohne Daten von dem Speicherport mit wahlfreiem Zugriff an den Speicherport mit seriellem Zugriff zu transferieren.
- Da ein Testsignal von der Testsignal-Erzeugungseinrichtung an das Transfergatter zum Schließen des Gatters gegeben wird, werden von dem Speicherport mit wahlfreiem Zugriff an den Speicherport mit seriellem Zugriff keine Daten transferiert, wenn in dem Speicher gemäß der vorliegenden Erfindung Daten, die in dem Speicherport mit seriellem Zugriff gespeichert sind, nach außen gelesen werden. Im Fall, daß die nach außen gelesenen Daten fehlerhaft sind, ist es deshalb möglich, einen fehlerhaften Betrieb, der beim Lesen der Daten aus dem Speicherport mit seriellem Zugriff verursacht wird, von einem fehlerhaften Betrieb, der beim Transferieren von Daten von dem Speicherport mit wahlfreien Zugriff an den Speicherport mit seriellem Zugriff verursacht wird, zu unterscheiden.
- Die Zeitgabe, bei der das Testsignal durch die Testsignal- Erzeugungseinrichtung erzeugt wird, kann bestimmt werden, wenn ein externes vorgegebenes Potential an eine Leitung und dann an die Testsignal-Erzeugungseinrichtung über eine mit der Leitung verbundene Elektrode geführt wird, oder wenn von einer Vielzahl von Signalpegelkombinationen, die verschiedene Betriebsmoden definieren, eine spezifische Kombination von mehreren Signalpegeln, die nicht als die gewöhnlichen Betriebsmoden definiert sind, angewendet wird.
- In den Zeichnungen zeigen:
- Figur 1 ein Blockschaltbild, welches eine Ausfuhrungsform des Halbleiterspeichers gemäß der vorliegenden Erfindung zeigt;
- Figur 2 ein Schaltbild, das eine Testlogik- Steuerschaltung des Speichers zeigt;
- Figur 3 ein Schaltbild zur weiteren Erläuterung einer Route, durch die ein -Signal dem Speicher von außen eingegeben wird;
- Figur 4 eine Tabelle, die Kombinationen von Betriebs- Wahrheitstabellen zeigt, die durch JEDEC vorgegeben sind;
- Figur 5 ein Blockschaltbild, welches eine andere Ausführungsform des Halbleiterspeichers gemäß der vorliegenden Erfindung zeigt;
- Figur 6 ein Blockschaltbild, welches einen Multiport- Speicher zeigt, auf den eine Ausführungsform des Halbleiterspeichers gemäß der vorliegenden Erfindung angewendet werden kann; und
- Figur 7 ein Blockschaltbild, welches eine SAM-Port-Seite eines herkömmlichen Multiport-Speichers zeigt.
- Eine Ausführungsform der vorliegenden Erfindung wird nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Figur 1 ist ein Blockschaltbild, welches den Halbleiterspeicher der Erfindung zeigt. Ein Zeilenadreßhinweis- (RAS)-Signal, ein Spaltenadreßhinweis(CAS)-Signal, ein Schreibaktivierungs- (WE)-Signal und ein Datentransfer (DT)-Signal werden alle einer Datentransfer- Steuerschaltung 11 als Datentransfer-Steuersignale eingegeben. Ferner sind eine Testlogik-Steuerschaltung 12 und ein UND-Gatter 13 vorgesehen. Beim Test wird ein Hochpegel- -Signal der Testlogik-Steuerschaltung 12 von außen eingegeben und ein invertiertes Test- (STEST)-Signal wird davon ausgegeben. Dieses STEST-Signal und ein Datentransfersteuer-(TRG')-Signal, welches von der Datentransfer-Steuerschaltung 11 ausgegeben wird, werden dem UND-Gatter 13 eingegeben. Von dem UND-Gatter 13 wird ein UND- verknüpftes Datentransfersteuer (TRG)-Signal ausgegeben und dann dem Datentransfergate 52 eingegeben, das in Figur 6 gezeigt ist. In der herkömmlichen Schaltung wird das Datentransfer-Steuersignal TRG direkt von der Datentransfer- Steuerschaltung 11 im Ansprechen auf eine vorgegebene Kombination der Datentransfer-Steuersignale ausgegeben, was wesentlich anders wie bei der Schaltung der vorliegenden Erfindung ist.
- Figur 2 zeigt eine praktischere Schaltung der Testlogik- Steuerschaltung 12. Das -Signal wird einer Betriebsschwellen-Regulierungseinrichtung 21 eingegeben, die aus zwei in Reihe geschalteten P-Kanal-Transistoren gebildet ist, und der Ausgang der Regulierungseinrichtung wird an einen Eingangsanschluß N1 eines Inverters gegeben, der aus einem P-Kanal-Transistor T2 und einem N-Kanal-Transistor T3 gebildet ist. Ein Drain eines N-Kanal-Transistors T1 ist mit dem Eingangsanschluß N1 verbunden. Dieser Transistor T1 wird beim Test durch Anlegen eines Niedrigpegelsignals an sein Gate eingeschaltet gehalten. Ferner ist ein P-Kanal- Transistor T4 als ein Widerstand zwischen die Source des P- Kanal-Transistors T2 und einen Spannungsversorgungsanschluß geschaltet.
- Der Ausgangsanschluß N2 des Inverters ist mit einem Verstärker 22 verbunden, der aus zwei in Reihe geschalteten Invertern gebildet ist, und das STEST-Signal wird von einem Ausgangsanschluß N3 davon ausgegeben. Die Testlogik- Steuerschaltung 12, die wie voranstehend beschrieben konfiguriert ist, invertiert das Hochpegel- -Signal, um ein Niedrigpegel-STEST-Signal auszugeben.
- Dieses Niedrigpegel-STEST-Signal wird an das UND-Gatter 13 gegeben und ein Niedrigpegel-TRG-Signal wird von dem UND- Gatter ausgegeben und dann an das Datentransfergatter 52 gegeben, um das Gatter davon zu schließen. Deshalb können Daten, die in dem SAM-Port gespeichert sind, nach außen ausgelesen werden (Pseudo-Lesetransfer), ohne Daten von dem RAM-Port an den SAM-Port zu transferieren. Das heißt, im Fall, daß die gelesenen Daten fehlerhaft sind, wird der fehlerhafte Betrieb als derjenige bestimmt, der verursacht wird, wenn Daten von dem SAM-Port gelesen werden, so daß es möglich ist, den fehlerhaften Betrieb, der beim Transferieren von Daten von dem RAM-Port an den SAM-Port verursacht wird, von dem voranstehend erwähnten fehlerhaften Betrieb zu unterscheiden, wodurch ermöglicht wird, daß die Ursachen schnell identifiziert werden.
- Hierbei wird das -Signal von außen über eine Route eingegeben, wie in Figur 3 gezeigt. Genauer gesagt, eine Testelektrode 33 ist an einem inneren Abschnitt eines Halbleiterchips 30 gebildet und eine Zuleitung 32, die durch eine Verpackung 31 gehalten wird, ist für einen externen Abschnitt des Halbleiterchips 30 vorgesehen. Diese Zuleitung 32 ist ein Nicht-Verbindungsstift, der nicht mit irgendeiner anderen Elektrode verbunden ist und mit der Elektrode 33 über einen Bondungsdraht 34 verbunden ist. Beim Test wird eine Spannung, die höher als die Versorgungsspannung Vcc ist, an die Zuleitung 32 geliefert, um eine Eingabe des Hochpegel-TE- Signals an die Testlogik-Steuerschaltung 12 über die Elektrode 33 zu ermöglichen.
- In dieser Ausführungsform wird das TEST-Signal, welches einen vor sich gehenden Test anzeigt, durch Anlegen des TE-Signals an die Testlogik-Steuerschaltung 12 von außen erzeugt. Allerdings ist es auch möglich, ein Signal vorzuschreiben, welches einen vor sich gehenden Test anzeigt, indem eine neue Kombination von herkömmlichen verschiedenen Betriebssignalen bereitgestellt wird, ohne das TE-Signal von außen zuzuführen. Figur 4 ist eine Wahrheitstabelle der Betriebssignale, die durch das Joint Electron Device Engineering Council (JEDEC) vorgegeben sind. In Figur 4 ist es auch möglich, den Test vorzuschreiben, wenn irgendeine der nicht-vorgeschriebenen Kombinationen (1) und (2) hergestellt wird.
- Ferner ist die Schaltungskonfiguration zum Lesen von Daten, die in dem SAM-Port gespeichert sind, nach außen, wie in der voranstehend erwähnten Ausführungsforn erläutert, nur an der Stufe erforderlich, an der ein Betriebsausfall getestet wird. Deshalb ist die Schaltungskonfiguration bei der Stufe, an der der Speicher versendet wird, nicht erforderlich. Deshalb ist es unumgänglich, das STEST-Signal auf einem niedrigen Pegel zu halten. In dieser Ausführungsforn wird das STEST-Signal mit einem niedrigen Pegel sichergestellt, indem die Versorgungsspannung Vcc an das Gate des in Figur 2 gezeigten N-Kanal-Transistors T1 der Testlogik-Steuerschaltung geliefert wird, um diesen Transistor T1 eingeschaltet zu halten.
- Die vorliegende Erfindung kann in vielerlei Weisen modifiziert werden. Eine andere Ausführungsform des Halbleiterspeichers wird unter Bezugnahme auf Figur 5 beispielhaft erläutert.
- In diesem Speicher ist das RAM-Port-Zellenarray 73 in zwei Zellenarrays 73a und 73b aufgeteilt und in ähnlicher Weise ist das SAM-Port-Datenregister 71 in zwei Datenregister 71a und 71b aufgeteilt. Ein Datentransfer zwischen dem Zellenarray 73a und dem Datenregister 71a wird durch ein Datentransfergatter 72a gesteuert und ein Datentransfer zwischen dem Zellenarray 73b und dem Datenregister 71b wird durch ein anderes Datentransfergatter 72b gesteuert. Da in dieser Ausführungsforn der RAM-Port und der SAM-Port in jeweils zwei aufgeteilt sind, wird ein Split-Datentransfer ermöglicht.
- TRGa- und TRGb-Signale werden den Transfergattern 72a und 72b jeweils als ein Datentransfersteuersignal eingegeben. Das TRGa-Signal ist von dem TRGb-Signal und umgekehrt unabhängig. Das heißt, zwei in Figur 1 gezeigte Schaltungen sind vorgesehen und zwei Signale von TEa und TEb werden der in Figur 1 gezeigten Schaltung jeweils eingegeben, um das TRGa- Signal oder das TRGb-Signal unabhängig zu erzeugen. Wenn beispielsweise in einem Datenregister 71a gespeicherte Daten nach außen gelesen werden, dann wird nur das Datentransfergatter 72a geschlossen, um zu verhindern, daß Daten von dem Zellenarray 73a an das Datenregister 71a transferiert werden, wodurch die schnelle Feststellung der Ursache eines fehlerhaften Betriebs ermöglicht wird. Ferner kann in dieser Ausführungsform das RAM-Port-Zellenarray und das SAM-Port-Datenregister in irgendeine gegebene größere Anzahl aufgeteilt werden, ohne auf zwei beschränkt zu sein.
- Wenn ein Betriebsfehler bezüglich eines Datentransfers zwischen dem RAM-Port und dem SAM-Port getestet wird, ist es wie voranstehend beschrieben in der vorliegenden Erfindung möglich, in dem SAM-Port gespeicherte Daten nach außen zu lesen, ohne Daten von dem RAM-Port an den SAM-Port zu transferieren, da ein Testsignal von der Testsignal- Erzeugungseinrichtung an das Transfergatter zum Schließen des Gatters angelegt wird. Deshalb können Ursachen eines fehlerhaften Betriebs leicht bestimmt werden und deshalb kann eine Fehleranalyse effektiv erreicht werden, wodurch eine Verbesserung der Ausführungszeit und eine Verringerung der Kosten des Halbleiterspeichers erzielt wird.
- Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und engen den Umfang nicht ein.
Claims (5)
1. Halbleiterspeicher, umfassend:
einen Speicherport (73) mit wahlfreiem Zugriff, der aus
Speicherzellen gebildet ist, die auf einem
Halbleiterchip (30) in Matrixweise angeordnet sind;
einen Speicherport (71) mit seriellem Zugriff, der aus
seriellen Datenregistern gebildet ist, die auf dem
gleichen Halbleiterchip in einer Spaltenrichtung des
Speicherports mit wahlfreiem Zugriff angeordnet sind;
ein Datentransfergatter (11), welches zwischen dem
Speicherport mit wahlfreiem Zugriff und dem Speicherport
mit seriellem Zugriff vorgesehen ist;
gekennzeichnet durch
eine Testsignal-Erzeugungseinrichtung (12) zum Erzeugen
eines Testsignals an dem Datentransfer-Gatter (11) zum
Schließen des Datentransfergatters (11), wenn Daten, die
in dem Speicherport (71) mit seriellem Zugriff
gespeichert sind, nach außen gelesen werden,
wobei die in dem Speicherport mit seriellem Zugriff
gespeicherten Daten nach außen gelesen werden können,
ohne Daten von dem Speicherport (73) mit wahlfreiem
Zugriff an den Speicherport (71) mit seriellem Zugriff
zu transferieren.
2. Halbleiterspeicher nach Anspruch 1, ferner umfassend
eine Elektrode (33), die auf dem Halbleiterchip (30)
gebildet und mit der Testsignal-Erzeugungseinrichtung
verbunden ist, und eine Zuleitung (32), die mit der
Elektrode verbunden ist, wobei die Testsignal-
Erzeugungseinrichtung das Testsignal erzeugt, wenn ein
vorgegebenes Potential an die Zuleitung von außen
geliefert wird.
3. Halbleiterspeicher nach Anspruch 1, dadurch
gekennzeichnet, daß die Testsignal-Erzeugungseinrichtung
(12) das Testsignal bei einer Zeitgabe erzeugt, die
durch eine Kombination von mehreren Signalpegeln
vorgegeben ist, die nicht als gewöhnliche Betriebsmoden
des Halbleiterspeichers definiert ist.
4. Halbleiterspeicher nach Anspruch 1, dadurch
gekennzeichnet, daß die Testsignal-Erzeugungseinrichtung
(12) eine Einrichtung umfaßt, um eine Erzeugung des
Testsignals zu verhindern, wenn der Halbleiterspeicher
versendet wird.
5. Halbleiterspeicher nach Anspruch 1, dadurch
gekennzeichnet, daß der Speicherport mit wahlfreiem
Zugriff, der Speicherport mit seriellem Zugriff und das
Datentransfergatter jeweils in eine Vielzahl von Ports
(73a, 73b) oder Gatter (72a, 72b) aufgeteilt sind, um
einen Datentransfer aufzuteilen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15132890 | 1990-06-08 | ||
JP2230178A JPH0752598B2 (ja) | 1990-06-08 | 1990-08-31 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69116230D1 DE69116230D1 (de) | 1996-02-22 |
DE69116230T2 true DE69116230T2 (de) | 1996-07-04 |
Family
ID=26480619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69116230T Expired - Fee Related DE69116230T2 (de) | 1990-06-08 | 1991-06-07 | Halbleiterspeicher mit Fehlerbehandlungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5233564A (de) |
EP (1) | EP0460692B1 (de) |
DE (1) | DE69116230T2 (de) |
MY (1) | MY108976A (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05274860A (ja) * | 1992-03-26 | 1993-10-22 | Nec Corp | 半導体メモリ |
US5544107A (en) * | 1994-08-22 | 1996-08-06 | Adaptec, Inc. | Diagnostic data port for a LSI or VLSI integrated circuit |
US5805931A (en) * | 1996-02-09 | 1998-09-08 | Micron Technology, Inc. | Programmable bandwidth I/O port and a communication interface using the same port having a plurality of serial access memories capable of being configured for a variety of protocols |
US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
US5940608A (en) | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
US6279090B1 (en) | 1998-09-03 | 2001-08-21 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device |
US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
JP2002343099A (ja) * | 2001-05-14 | 2002-11-29 | Toshiba Corp | 半導体記憶装置 |
US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
US7234070B2 (en) | 2003-10-27 | 2007-06-19 | Micron Technology, Inc. | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding |
US7421696B2 (en) * | 2003-12-22 | 2008-09-02 | Jp Morgan Chase Bank | Methods and systems for managing successful completion of a network of processes |
CN105911452A (zh) * | 2016-04-15 | 2016-08-31 | 福建联迪商用设备有限公司 | 一种多sam卡模块测试电路、测试设备和测试方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
US4731760A (en) * | 1986-05-05 | 1988-03-15 | Motorola, Inc. | On-chip test circuitry for an ECL PROM |
JPS62279596A (ja) * | 1986-05-28 | 1987-12-04 | Mitsubishi Electric Corp | デユアルポ−トram |
JPS63239696A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 冗長回路付メモリの試験装置 |
DE4027051A1 (de) * | 1989-09-25 | 1991-04-04 | Mitsubishi Electric Corp | Mehrtoriger speicher mit direktem und seriellem zugriff |
-
1991
- 1991-06-07 EP EP91109340A patent/EP0460692B1/de not_active Expired - Lifetime
- 1991-06-07 MY MYPI91001003A patent/MY108976A/en unknown
- 1991-06-07 DE DE69116230T patent/DE69116230T2/de not_active Expired - Fee Related
- 1991-06-10 US US07/712,701 patent/US5233564A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69116230D1 (de) | 1996-02-22 |
MY108976A (en) | 1996-11-30 |
EP0460692B1 (de) | 1996-01-10 |
US5233564A (en) | 1993-08-03 |
EP0460692A2 (de) | 1991-12-11 |
EP0460692A3 (en) | 1992-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69116230T2 (de) | Halbleiterspeicher mit Fehlerbehandlungsschaltung | |
DE69427929T2 (de) | Halbleiterspeicher mit eingebautem parallelen Bitprüfmodus | |
DE69904320T2 (de) | On-chip schaltung und verfahren zur speicherschaltungs-prüfung | |
DE3943532C2 (de) | ||
DE4214970C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE69019551T2 (de) | Speicheranordnungen. | |
DE69421429T2 (de) | Halbleiterspeicher mit eingebautem parallelen Bitprüfmodus | |
DE19513789C2 (de) | Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung | |
DE69022179T2 (de) | Halbleiterspeichergeräte mit Serienzugriff. | |
DE68923571T2 (de) | Dynamischer RAM-Speicher mit Redundanz und verbesserter Prüfbarkeit. | |
DE69024123T2 (de) | Halbleiterspeichergerät mit einem Ersatzspeicherzellfeld | |
DE102012104648B4 (de) | Techniken zur Verifikation einer Verlässlichkeit eines Speichers | |
DE19639972B4 (de) | Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung | |
DE60221313T2 (de) | Direktzugriffsspeicher | |
DE19542033A1 (de) | Redundanzschaltung und Verfahren einer Halbleiterspeichervorrichtung | |
DE4141478A1 (de) | Halbleiterspeichereinrichtung mit hochgeschwindigkeitstest und testverfahren hierfuer | |
DE102013101399A1 (de) | Signalverfolgung in Schreiboperationen von Speicherzellen | |
DE69831918T2 (de) | Speicherschaltung mit DMA Prüfung und sein Prüfverfahren | |
DE69421753T2 (de) | Halbleiter Speicheranordnung mit einem Prüfmodus zur Ausführung einer automatischen Auffrischungsfunktion | |
DE10300715A1 (de) | Halbleiterspeicherbauelement mit Signalverzögerung | |
DE19529691C2 (de) | Halbleiterspeicher | |
DE19618722A1 (de) | Halbleiterspeichereinrichtung, die zum Arbeiten mit während eines Vielbittests invertierten Potentialen benachbarter Bitleitungen befähigt ist | |
KR950005578B1 (ko) | 기억셀을 테스트하기 위한 회로 배열 및 그 방법 | |
US6216239B1 (en) | Testing method and apparatus for identifying disturbed cells within a memory cell array | |
DE4129133C1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |