DE69102273T2

DE69102273T2 - Impulsfrequenzteiler für einen synchronen digitalen takt.

Info

Publication number: DE69102273T2
Application number: DE69102273T
Authority: DE
Inventors: Sun-Shiu David Nepean Ontario K2G 5V8 Chan; Lawrence Hiromi 5445 West River Drive Manotick Ontario K0A 2N0 Sasaki
Original assignee: Northern Telecom Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1990-05-11
Filing date: 1991-04-24
Publication date: 1994-09-15
Anticipated expiration: 2011-04-25
Also published as: DE69102273D1; CA2076960A1; EP0527780B1; EP0527780A1; JPH05506757A; JP2660769B2; US5063579A; CA2076960C; WO1991018449A1

Description

Die vorliegende Erfindung bezieht sich auf einen Impulsfrequenz- Teiler mit einem in auswählbarer Weise veränderbarem Modulus, und insbesondere auf einen Vorteiler in einer phasenstarren Schleife einer synchronen digitalen Taktversorgung.

AUSGANGSPUNKT DER ERFINDUNG

In Telekommunikationssystemen werden digitale Taktversorgungen üblicherweise verwendet, um Systemtaktsignale zu erzeugen, die mit ankommenden Signalen an Übertragungsleitungen synchronisiert werden. Eine gut bekannte Technik verwendet einen Hochgeschwindigkeits-Impulsfrequenzteiler, der durch einen freilaufenden internen Systemtaktgeber angesteuert wird und dessen Modulus oder Teilerverhältnis in Abhängigkeit von äußeren Steuersignaien geändert wird, um eine Phasenkorrektur der Ausgangs-Taktsignale des Impulsfrequenzteilers zu erzielen, wodurch eine Synchronisation aufrechterhalten wird. Die Frequenz der freilaufenden internen Systemtaktimpulse ist nominell ein Vielfaches der externen Ausgangs-Taktimpulse. Typischerweise tritt, wenn das Teilerverhältnis des Impulsfrequenzteilers geändert wird, eine Phasenkorrektur von ±0,5 Systemtaktperioden auf.
Die deutsche Offenlegungsschrift DE 31 16 265 A1 beschreibt einen 1:1,5-Impulsfrequenzteiler unter Verwendung von zwei Flip-Flop-Schaltungen vom D-Typ, die synchron bei abwechselnden Impulsflanken getaktet werden und deren kombinierter Zustand mit Hilfe eines ODER-Gliedes decodiert wird. Um eine Phasenkorrektur durchzuführen, ist es erforderlich, daß der Modulus des Impulsfrequenzteilers geändert wird (daß beispielsweise sein Teilerverhältnis geändert wird). Daher ist ein Teiler, wie er in der deutschen Offenlegungsschrift 31 16 265 beschrieben ist, nicht von Bedeutung, weil sein Teilerverhältnis auf 1:1,5 festgelegt ist.
Bei einem typischen bekannten System mit Flip-Flop-Schaltungen werden die internen Taktimpulse unter der Steuerung der externen Steuersignale invertiert, um diese Phasenkorrektur zu erzeugen. Dies hat die Wirkung einer momentanen Unterbrechung der internen, den Flip-Flop-Schaltungen zugeführten Taktimpulse durch Verschieben ihrer Phase um 180º. Das Ergebnis besteht darin, daß der Impulsfrequenzteiler effektiv auf ansteigende und dann abfallende Flanken der internen Taktimpulse bei jeder Umkehrung anspricht, obwohl der Ausgang des internen Takts ununterbrochen bleibt. Bei einer derartigen Anwendung liefert ein durch 2 teilender Impulsfrequenzteiler mit einer Vielzahl von Flip-Flop- Schaltungen einen Ausgangsimpuls für jeweils zwei Eingangs-Takt- Impulse. Wenn sein Modulus von 2 auf 1,5 oder 2,5 geändert wird, ergibt er eine ±90º-Phasenkorrektur der Ausgangs-Taktsignale. Bei Hochgeschwindigkeits-Taktanwendungen, bei denen der interne Taktgeber bei einer Frequenz von typischerweise 20 MHz oder mehr läuft, neigt eine Unterbrechung des den Flip-Flop-Schaltungen zugeführten internen Taktsignals dazu, Signalphasenschwankungen am Ausgangstaktsignal aufgrund von Einschwingzeiten der zugehörigen logischen Verknüpfungsglieder hervorzurufen, die die Unterbrechungen steuern. Aufgrund dieser Phasenschwankungen kann die Betriebsweise der Flip-Flop-Schaltungen fehlerhaft sein.

ZUSAMMENFASSUNG DER ERFINDUNG

Entsprechend ergibt die vorliegende Erfindung einen Impulsfrequenzteiler mit veränderlichem Modulus, der Flip-Flop- Schaltungen verwendet, die kontinuierlich und synchron getaktet werden (ohne torgesteuerte Unterbrechungen), so daß irgendwelche Phasenschwankungen vermieden werden, die durch durch Verknüpfungsglieder gesteuerte Taktsignale hervorgerufen werden, wodurch sich eine verbesserte Robustheit ergibt.
Die vorliegende Erfindung ergibt weiterhin einen Impulsfrequenzteiler, bei dem abwechselnde Sätze von Flip-Flop-Schaltungen kontinuierlich durch abwechselnde Taktimpulsflanken getaktet werden, so daß die Taktgeschwindigkeit effektiv bezogen auf Impulsfrequenzteiler halbiert werden kann, bei denen alle Flip- Flop-Schaltungen durch die gleichen Taktimpulsflanken getaktet werden.
Die vorliegende Erfindung ergibt zusätzlich einen Impulsfrequenzteiler, dessen Modulus selektiv um ±0,5 Taktperioden veränderbar ist.
Gemäß dem allgemeinsten Grundgedanken der Erfindung umfaßt ein Impulsfrequenzteiler mit einem selektiv veränderbaren Modulus zum Empfang von Eingangstaktimpulsen und zur Erzeugung einer Folge von Ausgangsimpulsen folgende Teile: einen ersten Satz von Flip-Flop-Schaltungen von D-Typ, die lediglich auf die Anstiegsflanken der Eingangstaktimpulse ansprechen, einen zweiten Satz von Flip-Flop-Schaltungen vom D-Typ, die jeweils lediglich auf die Abfallflanken der Eingangstaktimpulse ansprechen, eine Vielzahl von Verknüpfungsgliedern, die zwischen den Ausgängen und den D-Eingängen der Flip-Flop-Schaltungen eingeschaltet sind, um den Zustand des Impulsfrequenzteilers zu steuern, eine mit der Vielzahl von Verknüpfungsgliedern verbundene Ausgangs-Decodierschaltung, und Einrichtungen zur Lieferung zumindestens eines Steuersignals. In dem Impulsfrequenzteiler wechselt der Zustand des Teilers bei jeder Halbperiode der Eingangstaktimpulse entlang einer von zwei Zustandsübergangsschleifen, wobei jede Schleife Ausgangsimpulse mit identischen Impulswiederholfrequenzen erzeugt, wobei die Ausgangsimpulse einer Schleife gegenüber denen der anderen Schleife durch eine ungeradzahlige Anzahl von Halbperioden der Eingangstaktimpulse verschoben sind, wobei der Zustand des Teilers in Abhängigkeit von dem Steuersignal von einer der beiden Schleifen auf die andere über zumindestens einen Zwischenzustand übergeht, um auf diese Weise zumindestens einen Ausgangsimpuls mit einer alternativen Impulswiederholfrequenz zu erzeugen, die sich von den identischen Impulswiederholfrequenzen durch die ungeradzahlige Anzahl von Halbperioden der Eingangstaktimpulse unterscheidet, und wobei die Ausgangs- Decodierschaltung den Zustand des Teilers, wie er durch die Flip-Flop-Schaltungen vom D-Typ bestimmt ist, decodiert, um auf diese Weise die Folge van Ausgangsimpulsen zu erzeugen.
Wenn das Steuersignal ein Satz von ersten und zweiten Steuersignalen ist und jeder der Sätze von Flip-Flpo-Schaltungen vom D-Typ zwei Flip-Flop-Schaltungen von D-Typ umfaßt, so wird der Zustand des Impulsfrequenzteilers kontinuierlich in Abhängigkeit von den Eingangstaktimpulsen geändert, während er entlang einer der beiden Schleifen übergeht oder wechselt, ohne den Zustand einer Flip-Flop-Schaltung jedes Satzes zu ändern. Die alternative Impulswiederholfrequenz schließt in Abhängigkeit von dem ersten bzw. zweiten Steuersignal erste bzw. zweite Impulswiederholfrequenzen ein. Die ersten und zweiten Impulswiederholfrequenzen sind niedriger bzw. höher als die identischen Impulswiederholfrequenzen.
Vorzugsweise ist das Schema gemäß den identischen Impulswiederholfrequenzen gleich '1-0-1-1', und gemäß der ersten und zweiten Impulswiederholfrequenzen gleich '1-0-1' bzw. 1-0-1-1-1'.
Die Frequenzteilung des Impulsfrequenzteilers ist bei den identischen Impulswiederholfrequenzen gleich 2, und sie beträgt 1,5 bzw. 2,5 bei der ersten bzw. zweiten Impulswiederholfrequenz.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Eine Ausführungsform der vorliegenden Erfindung wird in Form lediglich eines Beispiels unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
Figur 1 ein Blockschaltbild einer Phasenkorrekturschaltung ist, die einen Impulsfrequenzteiler gemäß der vorliegenden Erfindung verwendet,
Figur 2 ein Blockschaltbild des Impulsfrequenzteilers gemäß der vorliegenden Erfindung ist,
Figur 3 ein Zustandsübergangsdiagramm des Impulsfrequenzteilers nach Fig. 2 ist, und
Figuren 4 - 9 Zeitdiagrammdarstellungen des Impulsfrequenzteilers nach Fig. 2 sind.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Wie dies in Fig. 1 dargestellt ist, umfaßt die Phasenkorrekturschaltung eine Signalabtastschaltung 11, die ein ankommendes Signal SI mit einer Bitrate von 2,5 Mbps empfängt und dieses abtastet, um ein abgehendes Signal SO zu liefern. Ein freilaufender Taktgenerator 17 liefert interne oder Systemtaktimpulse CK mit einer Frequenz von 20 MHz an einen Impulsfrequenzteiler 21, der als eine Maschine mit einer endlichen Anzahl von Zuständen arbeitet und eine selektiv veränderbare Frequenzteilung von 2 oder 2 ± 0,5 aufweist. Der Impulsfrequenzteiler 21, der durch einen Rücksetzimpuls R initialisiert wird, zählt die Systemtaktimpulse CK und arbeitet normalerweise als durch 2 teilender Frequenzteiler, um Ausgangstaktimpulse OP mit einer Frequenz von 10 MHz an einen durch 4 teilenden Frequenzteiler 24 zu liefern, der seinerseits Abtasttaktimpulse SC an die Signalabtastschaltung 11 und an einen Phasenvergleicher 29 liefert. Die Frequenz der Abtasttaktimpulse SC beträgt 2,5 MHz (2,5 Mbps), und ist damit gleich der des ankommenden Signals SI.
Für eine genaue Abtastung muß die Phase der ankommenden Signalimpulse SI bezüglich der der Abtasttaktimpulse SC genau aufrechterhalten werden. Aufgrund einer Asynchronisation kann eine langsame Drift der relativen Phasen der beiden Signale auftreten. Dies wird durch den Phasenvergleicher 29 festgestellt, der seinerseits entweder ein Steuersignal X oder Y erzeugt, das dann dem Impulsfrequenzteiler 21 zugeführt wird, um eine Phasenkorrektur einzuleiten. Um die Korrektur zu bewirken, wird die Frequenzteilung des Impulsfrequenzteilers 21 momentan von 2 auf 1,5 oder 2,5 in Abhängigkeit von dem Steuersignal X bzw. Y geändert. Diese Änderung von ± 0,5, die dem 0,5-fachen Wert der Systemtaktperiode oder einer Phasenverschiebung von 180º entspricht, ändert die Phase der Ausgangstaktimpulse OP um ± 0,25 Perioden oder um ± 90º. Nach dem durch 4 teilenden Frequenzteiler 24 ist die minimale Korrektur für die Abtasttaktimpulse SC gleich ± 0,0625 Perioden oder ± 22,5º.
Wie dies in Fig. 1 gezeigt ist, erzeugt eine Taktregenerationsschaltung 27 in Abhängigkeit von dem ankommenden Signal SI regenerierte Taktimpulse RC mit einer Frequenz von 2,5 MHz. Der Phasenvergleicher 29 vergleicht dann die Phase der regenerierten Taktimpulse RC mit der der Abtasttaktimpulse SC, um festzustellen, ob die Phase der letzteren korrigiert werden sollte. Wenn die Phase der Abtasttaktimpulse SC der der regenerierten Taktimpulse RC um mehr als eine vorgegebenen Differenz oder einen Schwellenwert nacheilt oder voreilt, so erzeugt der Phasenvergleicher 29 entweder das Steuersignal X bzw. Y. Diese Schwellenwert-Phasendifferenz is klein genug, um Abtastzeitsteuerfehler zu vermeiden, die in der Signalabtastschaltung 11 auftreten. Wenn das Steuersignal X oder Y dem Impulsfrequenzteiler 21 zugeführt wird, so ändert dieser die Frequenzteilung des Ausgangsimpulses OP. Entsprechend wird, wenn die Phasendifferenz zwischen den Taktimpulsen SC und RC den Schwellenwert überschreitet, die Phase der Ausgangstaktimpulse OP unmittelbar dadurch korrigiert, daß momentan die Frequenzteilung des Impulsfrequenzteilers 21 und damit die Phase der Abtasttaktimpulse SC geändert wird.
Fig. 2 zeigt ausführlich den Impulsfrequenzteiler 21, der vier Flip-Flop-Schaltungen von D-Typ (die im folgenden auch als FF bezeichnet werden) 31, 32, 33 und 34 (die Logikzustände A, B, C und D aufweisen), logische Verknüpfungsschaltungen und einen Ausgangs-Decodierer einschließt, die zusammenwirken, um als Maschine mit einer endlichen Anzahl von Zuständen zu wirken. Eine logische Verknüpfungsschaltung besteht aus fünf NAND- Gliedern 41, 42, 43, 44 und 45, deren Ausgang mit dem D-Eingang der FF 31 verbunden ist. Eine weitere logische Verknüpfungsschaltung besteht aus vier NAND-Gliedern 51, 52, 53 und 54, deren Ausgang mit dem D-Eingang der FF 32 verbunden ist. Eine andere logische Verknüpfungsschaltung besteht aus drei NAND- Gliedern 61, 62 und 63, deren Ausgang mit dem D-Eingang der FF 34 verbunden ist. Der invertierende Ausgang der FF 34 ist direkt mit dem D-Eingang der FF 33 verbunden.
Der Ausgangs-Decodierer, der ein NAND-Glied 64, ein UND-Glied 65 und das NAND-Glied 62 umfaßt, bewirkt eine Decodierung des Zustandes Q des Impulsfrequenzteilers, wie er durch die FF's 31 - 34 bestimmt ist, um auf diese Weise digitale Ausgangstaktimpulse OP zu liefern. Sowohl die nichtinvertierenden als auch die invertierenden Ausgänge der FF 31 - 34 sind mit den logischen Verknüpfungsschaltungen und dem Ausgangs-Decodierer in der Weise verbunden, wie dies in Fig. 2 gezeigt ist.
Wenn das Steuersignal X von dem Phasenvergleicher 29 dem NAND- Glied 44 und über einen Inverter 71 den beiden NAND-Gliedern 51 und 61 zugeführt wird, so wird die Teilung des Impulsfrequenzteilers von 2 auf 1,5 geändert. Wenn das Steuersignal Y von dem Phasenvergleicher 29 dem NAND-Glied 53 und über einen Inverter 72 dem NAND-Glied 41 zugeführt wird, so wird die Teilung des Impulsfrequenzteilers von 2 auf 2,5 geändert.
Während dieser Betriebszustände des Impulsfrequenzteilers 21 ist die Signallogik, die jedem D-Eingang der FF 31 bis 34 zugeführt wird, wie folgt:
Die Ausgangslogik des Ausgangs-Decodierers, der die Ausgangstaktimpulse erzeugt, ist wie folgt:
Die FF 31 - 34 werden durch die Systemtaktimpulse CK getaktet, die von dem Taktgenerator 17 geliefert werden. Die Systemtaktimpulse CK werden durch einen Inverter 23 invertiert und den invertierenden Takteingängen CK der beiden FF 31 und 33 zugeführt. Weiterhin werden die Ausgangsimpulse des Inverters 73 erneut in einem weiteren Invertierer 74 invertiert, dessen Ausgangssignal den beiden invertierenden Takteingängen CK der beiden FF 32 und 34 zugeführt wird. Somit spricht ein Paar von Flip-Flop-Schaltungen 31 und 33 immer auf die Anstiegsflanken an, während das andere Paar von Flip-Flop-Schaltungen 32 und 34 immer auf die abfallenden Flanken der Systemtaktimpulse CK anspricht. Bei diese Anordnung kann der kombinierte Zustand der FF 31 - 34 kontinuierlich zweimal pro Taktperiode geändert werden, ohne daß eine Unterbrechung der zugeführten Taktimpulse durch eine Steuerverknüpfung erfolgt. Als Ergebnis werden die FF 31 - 34 synchron sowohl durch die Anstiegs- als auch die Abfallflanken der internen Taktimpulse CK mit einer effektiven Taktwiederholfrequenz vom 40 MHz getaktet, so daß einige der Zustände A, B, C und D der FF 31, 32, 33 und 34 an jeder Flanke der Systemtaktimpuls CK geändert werden können, um den Zustand Q des Impulsfrequenzteilers zu bestimmen. Die FF-Ausgänge werden in dem Ausgangs-Decodierer umgewandelt, um die Ausgangstaktimpulse OP zu liefern, die entweder einen hohen '1'- oder einen niedrigen '0'-Pegel aufweisen. Der Rücksetzimpuls R wird über einen Inverter 75 allen Rücksetzeingängen R der FF 31 - 34 zugeführt.
Jedes der Steuersignale X, Y weist zwei Zustände auf: '1', wenn es aktiv ist, und '0' wenn es inaktiv ist. Das eine oder das andere Steuersignal X oder Y ist immer dann aktiv, wenn die Phasendifferenz zwischen den Abtasttaktimpulsen SC und den regenerierten Taktimpulsen RC größer als ein vorausgewählter Schwellenwert ist. Die Steuersignale X und Y sind erzwungen, wenn:
In Abhängigkeit von dem Zustand der Steuersignale X und Y ergeben sich drei anwendbare Muster von Logikübergängen der Ausgangstaktimpulse OP: (i) '1-0-1-1', wenn X = Y = 0 ist, (ii) '1-0-1' wenn X = 1 und Y = 0 ist, und (iii) '1-0-1-1-1', wenn X = 0 und Y = 1 ist.
Die Tabelle 1 zeigt die möglichen Logikzustandsübergänge der FF 31 - 34 von jedem augenblicklichen Zustand A, B, C und D auf jeden nächsten Zustand in Abhängigkeit von sowohl den Anstiegs- als auch Abfallflanken (linke und rechte Spalten) der Systemtaktimpulse CK und in Abhängigkeit von den verschiedenen Zuständen der Steuersignale X und Y. Wie dies in dieser Tabelle gezeigt ist, treten abwechselnde Zustandsübergänge lediglich dann auf, wenn die augenblicklichen Zustände wie folgt sind:
'0001', '0011', '1110' und '1111'.
§ zeigt anwendbare Logikzustände des Impulsfrequenzteilers 21 an. Es ist zu erkennen, daß obwohl lediglich einige der 16 möglichen Logikzustände während des Normalbetriebs auftreten, die Schaltung sich immer erholt, wenn ein unnormaler Zustand erreicht werden würde. Die Tabelle 2 zeigt die Logikzustandsbeziehungen zwischen den FF's, dem Impulsfrequenzteiler und den Ausgangstaktimpulsen OP.
Wie dies in dem Zustandsübergangsdiagramm nach Fig. 3 gezeigt ist, geht der Zustand Q des Impulsfrequenzteilers entlang einer von zwei regelmäßigen Schleifen über, sofern nicht eines der Steuersignale X der Y seinen Logikzustand von '0' auf '1' ändert. Normalerweise können nicht beide Steuersignale X und Y gleichzeitig aktiv sein, das heißt 'X = Y = 1'. Die Übergänge der ersten regelmäßigen Schleife 'a' sind '-Q0a-Q1a-Q2a-Q3a- Q0a- -', und die Übergänge der zweiten regelmäßigen Schleife 'b' sind 'Q0b-Q1b-Q2b-Q3b-Q0b- -', wie dies durch die Endziffern angezeigt ist. Wenn eines der Steuersignale X oder Y einen hohen '1'-Pegel annimmt, geht der Zustand Q des Impulsfrequenzteilers von einer regelmäßigen Schleife zu der anderen über einen der 'Zwischenzustände' Q0ab, Q4ab, Qba oder Q4ba über. Der Zustand Q des Impulsfrequenzteilers geht niemals von Q0a oder Q1a (Q0b oder Q1b) auf irgendeinem Zwischenzustand während der ersten (zweiten) regelmäßigen Schleife über, und zwar unabhängig davon, of X oder Y '1' oder '0' ist.
Fig. 4 zeigt die Übergänge des Zustandes Q des Impulsfrequenzteilers im Verlauf der ersten regelmäßigen Schleife, nachdem der Rücksetzimpuls R angelegt wurde und wenn keines der Steuersignale aktiv ist, d.h. wenn X = Y = 0 ist. Unter diesen Bedingungen bleiben die Zustände A und B der FF 31 und 32 immer '0', und lediglich die Zustände C und D der FF 33 und 34 ändern sich in Abhängigkeit von den Anstiegs- bzw. Abfallflanken der Systemtaktimpulse CK. Dies führt zu zwei Übergängen des Zustandes Q während einer Taktperiode. Die Q-Zustandsübergänge '-Q0a-Q1a-Q2a-Q3a-Q0a-Q1a-Q2a-Q3a- -' führen zu dem OP-Ausgangstaktimpulsstrom '-1-0-1-1-1-0-1-1- -'. Dieses decodierte Schema '1-0-1-1' der Ausgangstaktimpulse OP wird alle zwei Taktperioden wiederholt. Entsprechend liefert der Impulsfreuenzteiler 21 einen Ausgangsimpuls OP für jeweils zwei Taktimpulse CK, um kontinuierlich als ein durch 2 teilender Frequenzteiler zu wirken.
Fig. 5 zeigt den Q-Zustand des Impulsfrequenzteilers, während dieser von der ersten regelmäßigen Schleife 'a' auf die zweite Schleife 'b' übergeht, wenn das Steuersignal X = 1 angelegt wird. Wenn die Phase des Abtasttaktes SC der des regenerierten Taktes RG um mehr als der vorausgewählte Schwellenwert nacheilt, so wird das Steuersignal X zu '1'. Der Ausgang des NAND-Gliedes 44 wird bei Q2a zu '0', und das NAND-Glied 45 ändert seinen Ausgang von '0' auf '1'. Der Zustand A der FF 31 geht dann vom '0' auf '1' in Abhängigkeit von der Anstiegsflanke des nächsten Systemtaktimpulses CK über, und der Q-Zustand des Impulsfrequenzteilers geht von Q2a auf Q2ab über, wie dies in Fig. 3 gezeigt ist. Danach ändert das NAND-Glied 52 seinen Ausgang von '1' auf '0', und der Ausgang des NAND-Gliedes 54 geht von '0' auf '1' über. Der Zustand B der FF 32 ändert sich von '0' auf '1' in Abhängigkeit von der Abfallflanke des nächsten Systemtaktimpulses CK, und gleichzeitig ändert sich der Zustand D der FF 34, und der Impulsfrequenzteiler 21 geht auf Q1b über.
Normalerweise ist lediglich ein Zwischenzustand Q0ab erforderlich, um die Phasenverschiebung zu korrigieren, so daß das Steuersignal X wieder inaktiv wird. Nachdem der Zustand Q1b erreicht wurde, ändert keine der FF 31 oder 32 ihren Zustand mehr (beide Ausgänge bleiben auf einem '1'-Pegel), bis eine weitere Phasenkorrektur erforderlich ist. Danach ändern in Abhängigkeit von entweder der Anstiegs- oder Abfallflanken der Systemtaktimpulse CK die FF 33 oder 34 ihren Zustand C bzw. D, und der Zustand Q führt, wie dies in Fig. 5 gezeigt ist, Übergänge '-Q1b-Q2b-Q3b-Q0b-Q1b-Q2b-Q3b- -' entlang der zweiten regelmäßigen Schleife 'b' aus.
Damit sind als Ergebnis eines einzigen Anlegens des Steuersignals X die Übergangszustände Q von der ersten regelmäßigen Schleife 'a' zur zweiten Schleife 'b' gleich '-Q0a-Q1a-Q2a-Q3a- Q0a-Q1a-Q2a-Q0ab-Q1b-Q2b-Q3b- -', und der Zustandsstrom der Ausgangstaktimpulse OP ist gleich '-1-0-1-1-1-0-1-1-0-1-1- -'. Während dieses Überganges wird der Q3a-Zustand übersprungen, so daß eine '1' aus dem Zustandsschema der Ausgangstaktimpulse OP entfernt wird. Nach einem Schema von '1-0-1' wird das Schema '1-0-1-1' wieder hergestellt. Weil der Impulsfrequenzteiler 21 einen Ausgangsimpuls während 1,5 Taktperioden liefert, arbeitet er momentan als ein durch 1,5 teilender Frequenzteiler, und zwar immer dann, wenn er das Schema von '1-0-1' erzeugt. Er kehrt jedoch auf einen durch 2 teilenden Frequenzteiler zurück, wenn das Schema '1-0-1-1' wieder hergestellt wird.
Fig. 6 zeigt den Zustand Q des Impulsfrequenzteilers, während dieser von der ersten regelmäßigen Schleife 'a' auf die zweite regelmäßige Schleife 'b' übergeht, wenn das Steuersignal 'Y' angelegt wird. Wenn die Phase des Abtasttaktes SC der Phase des regenerierten Taktes RC um mehr als der vorausgewählte Schwellenwert voreilt, so wird das Steuersignal Y zu '1'. Der Ausgang des NAND-Gliedes 53 wird bei Q3a zu '0', und das NAND-Glied 54 ändert seinen Ausgang von '0' auf '1'. Der Zustand B der FF 32 geht dann bei der Abfallflanke des nächsten Systemtaktimpulses CK von '0' auf '1' über, und der Zustand Q des Impulsfrequenzteilers geht von Q3a auf Q4ab über, wie dies in Fig. 3 gezeigt ist. Danach ändert sich der Ausgang des NAND-Gliedes 42 von '1' auf '0', und der Ausgang des NAND-Gliedes 45 geht von '0' auf '1' über. Der Zustand A der FF 31 geht bei der Anstiegsflanke des nächsten Systemtaktimpulses CK von '0' auf '1' über, und der Impulsfrequenzteiler 21 geht auf Q0b über.
Normalerweise ist lediglich ein Zwischenzustand Q4ab erforderlich, um die Phasenverschiebung zu korrigieren, so daß das Steuersignal Y wieder inaktiv wird. Nachdem der Zustand Q0b erreicht wurde, ändert sich der Zustand der FF 31 und 32 nicht mehr (beide Ausgänge bleiben auf '1'), bis eine weitere Phasenkorrektur erforderlich ist. Danach ändern die FF 33 und 34 bei jeder Anstiegs- oder Abfallflanke der Systemtaktimpulse CK ihren Zustand, und, wie dies in Fig. 6 gezeigt ist, verläuft der Zustand Q gemäß '-Q1b-Q2b-Q3b-Q0b-Q1b-Q2b-Q3b- -' entlang der zweiten regelmäßigen Schleife 'b'.
Daher sind als Ergebnis eines einzigen Anlegens des Steuersignals Y die Übergangszustände Q von der ersten regelmäßigen Schleife 'a' zur zweiten Schleife 'b' gleich '-Q0a-Q1a-Q2a-Q3a- Q4ab-Q0b-Q1b-Q2b-Q3b- -', und der Zustandsstrom der Ausgangstaktimpulse OP ist gleich '-1-0-1-1-1-1-0-1-1- -'. Während dieses Überganges wird der Q4ab-Zustand eingefügt, so daß eine '1' den Zustandsstrom der Ausgangstaktimpulse OP hinzugefügt wird. In diesem Strom wird nach einem Schema von '1-0-1-1-1' das Schema '1-0-1-1' wieder hergestellt. Weil der Impulsfrequenzteiler 21 einen Ausgangsimuls während 2,5 Taktperioden liefert, arbeit er momentan als ein durch 2,5 teilender Frequenzteiler während des Schemas von '1-0-1-1-1'. Er kehrt jedoch zu einem durch 2 teilenden Frequenzteiler zurück, wenn das Schema von '1-0-1-1' wieder hergestellt wird.
Fig. 7 zeigt den Zustand Q des Impulsfrequenzteilers, während er von der zweiten regelmäßigen Schleife 'b' auf die erste regelmäßige Schleife 'a' übergeht, wenn das Steuersignal X angelegt wird, und zwar in einer Weise, die der anhand der Fig. 5 beschriebenen ähnlich ist.
Wenn aufgrund des Anlegens des Steuersignals X der Zustand Q von der Schleife 'b' auf die Schleife 'a' übergeht und die letztere verfolgt, so ist der Zustandsstrom von Q gleich '-Q0b-Q1b-Q2b-Q0ba-Q1a-Q2a-Q3a- -', und der Zustandsstrom der Ausgangstaktimpulse OP ist gleich '-1-0-1-1-0-1-1- -'. Daher ist das Übergangsschema das gleiche, wie es unter Bezugnahme auf Fig. 5 beschrieben wurde, wobei der Impulsfrequenzteiler 21 in der gleichen Weise arbeitet.
Fig. 8 zeigt den Zustand Q des Impulsfrequenzteilers, während er von der zweiten regelmäßigen Schleife 'b' auf die erste regelmäßige Schleife 'a' übergeht, wenn das Steuersignal Y angelegt wird, und zwar in einer Weise ähnlich der, wie sie anhand der Fig. 6 beschrieben wurde.
Wenn aufgrund des Anlegens des Steuersignals Y der Zustand Q von der Schleife 'b' auf 'a' übergeht und entlang der letzteren verläuft, so ist der Zustandsstrom von Q gleich '-Q0b-Q1b-Q2b- Q3b-Q4ba-Q0a-Q1a-Q2a-Q3a- -', und der Zustandsstrom der Ausgangstaktimpulse OP ist gleich '-1-0-1-1-1-1-0-1-1- -'. Daher ist das Übergangsschema das gleiche, wie es anhand der Fig. 6 beschrieben wurde, wobei der Impulsfrequenzteiler 21 in einer ähnlichen Weise arbeitet.
Die Fig. 9 zeigt den Zustand Q des Impulsfrequenzteilers für dauerende Übergänge zwischen den beiden regelmäßigen Schleifen sowie die resultierende Frequenzteilung, wenn das Steuersignal X oder Y angelegt wird. Der Zustand Q des Impulsfrequenzteilers zeigt nicht die Endung, die anzeigt, in welchem Schleifenzwischenzustand er sich befindet.
Wenn eines der Steuersignals X oder Y auf einem hohen '1'-Pegel bleibt, so geht der Zustand Q des Impulsfrequenzteilers dauernd über den Zwischenzustand von einer regelmäßigen Schleife über. Wenn derartige Schleifenübergänge auftreten, wird kontinuierlich ein '1'-Zustand entfernt oder hinzugefügt, wobei sich eine resultierende Änderung der Frequenzteilung von 2 auf 1,5 bzw. 2,5 ergibt.
Zusammenfassend ist festzustellen, daß die Steuersignale X oder Y immer dann aktiv werden, wenn eine Phasenkorektur erforderlich ist. Entsprechend ist die Größe der Phasenkorrektur nicht kritisch, und der Impulsfrequenzteiler führt Frequenzteilungsänderungen von ±0,5 aus, ohne daß eine Fehlfunktion der Phasenkorrekturschaltung auftritt. Obwohl jede FF lediglich einmal während jeder Taktperiode einen Übergang ausführen kann, kann der Impulsfrequenzteiler einen Übergang zweimal pro Taktperiode ausführen, weil er sowohl auf die Anstiegs- als auch die Abfallflanken der Taktimpulse anspricht, so daß die Systemtaktfrequenz halbiert wird. Wenn alle FF auf die gleichen Taktflanken ansprechen würden, so müßte die Taktfrequenz verdoppelt werden, mit dem Ergebnis, daß Schaltungen für höhere Geschwindigkeiten erforderlich sein würden.
Obwohl die Frequenzteilung bei der beschriebenen Ausführungsform von 2 auf 2,5 oder 1,5 veränderbar ist, können auch andere Frequenzteilungen in einfacher Weise dadurch erzielt werden, daß die logischen Verknüpfungen und/oder die Anzahl der Flip- Flop-Schaltungen modifiziert wird. TABELLE 1 NÄCHSTER ZUSTAND ZUSTAND FLANKE TABELLE 2 IMPULSFREQUENZTEILER 21 AUSGANGSTAKTIMPULS

Claims

1. Impulsfrequenzteiler mit einem selektiv veränderbaren Modulus zum Empfang von Eingangstaktimpulsen (CK) und zur Erzeugung einer Folge von Ausgangsimpulsen (OP), wobei der Impulsfrequenzteiler folgende Teile umfaßt:

einen ersten Satz von Flip-Flop-Schaltungen (31,33) vom D-Typ, die lediglich auf die Anstiegsflanken der Eingangstaktimpulse (CK) ansprechen,

einen zweiten Satz von Flip-Flop-Schaltungen (32,34) vom D-Typ, die lediglich auf die Abfallflanken der Eingangstaktimpulse (CK) ansprechen,

eine Vielzahl von Verknüpfungsgliedern (41-45, 51-54, 61-63), die zwischen den Ausgängen und den D-Eingängen der Flip-Flop-Schaltungen (31,32,33,34) eingeschaltet sind, um den Zustand des Impulsfrequenzteilers zu steuern,

eine Ausgangs-Decodierschaltung (62,64,65), die mit der Vielzahl von Verknüpfungsgliedern verbunden ist, und

Einrichtungen zur Lieferung von zumindestens einem Steuersignal (X,Y),

worin der Zustand des Impulsfrequenzteilers bei jeder Halbperiode der Eingangstaktimpulse (CK) entlang einer von zwei Zustandsübergangsschleifen übergeht, wobei jede Schleife Ausgangsimpulse (OP) mit identischen Impulswiederholfrequenzen erzeugt und die Ausgangsimpulse (OP) einer Schleife in ihrer Phase gegenüber der anderen Schleife um eine ungeradzahlige Anzahl von Halbperioden der Eingangstaktimpulse (CK) verschoben sind,

wobei der Zustand des Impulsfrequenzteilers in Abhängigkeit von dem Steuersignal von der einen der beiden Schleifen auf die andere Schleife über zumindestens einen Zwischenzustand übergeht, so daß zumindestens ein Ausgangsimpuls (OP) mit einer anderen Impulswiederholfrequenz erzeugt wird, die sich von den identischen Impulswiederholfrequenzen um die ungeradzahlige Anzahl von Halbperioden der Eingangstaktimpulse (CK) unterscheidet, und

wobei die Ausgangs-Decodierschaltung (62,64,65) den Zustand des Impulsfreqenzteilers, wie er durch die Flip-Flop- Schaltungen (31,32,33,34) vom D-Typ bestimmt ist, decodiert, um auf diese Weise die Folge von Ausgangsimpulsen (OP) zu erzeugen.

2. Impulsfrequenzteiler nach Anspruch 1, bei dem das Steuersignal ein Satz von ersten und zweiten Steuersignalen (X,Y) ist und jeder der Sätze von Flip-Flop-Schaltungen von D-Typ zwei Flip-Flop-Schaltungen (31,33;32,34) vom D-Typ aufweist,

wobei der Zustand des Impulsfrequenzteilers kontinuierlich in Abhängigkeit von den Eingangstaktimpulsen (CK) geändert wird, während er entlang einer der beiden Zustandsübergangsschleifen übergeht, ohne daß der Zustand einer Flip-Flop-Schaltung eines jeweiligen Satzes geändert wird,

wobei die alternative Impulswiederholfrequenz in Abhängigkeit von den ersten bzw. zweiten Steuersignalen (X,Y) erste und zweite Impulswiederholfrequenzen einschließt, und

wobei die ersten und zweiten Impulswiederholfrequenzen niedriger bzw. höher als die identischen Impulswiederholfrequenzen sind.

3. Impulsfrequenzteiler nach Anspruch 2, bei dem das Muster der Logikübergänge der Ausgangsimpulse (OP) gemäß den identischen Impulswiederholfrequenzen gleich '1-0-1-1' und gemäß den ersten und zweiten Impulswiederholfrequenzen gleich '1-0-1' bzw. '1-0-1-1-1' ist.

4. Impulsfrequenzteiler nach Anspruch 2, bei dem die Frequenzteilung des Impulsfrequenzteilers entsprechend den identischen Impulswiederholfrequenzen gleich 2 ist, während sie entsprechend den ersten und zweiten Wiederholfrequenzen gleich 1,5 bzw. 2,5 ist.