DE69030205T2 - Bipolarer Transistor und Verfahren zu dessen Herstellung - Google Patents

Bipolarer Transistor und Verfahren zu dessen Herstellung

Info

Publication number
DE69030205T2
DE69030205T2 DE1990630205 DE69030205T DE69030205T2 DE 69030205 T2 DE69030205 T2 DE 69030205T2 DE 1990630205 DE1990630205 DE 1990630205 DE 69030205 T DE69030205 T DE 69030205T DE 69030205 T2 DE69030205 T2 DE 69030205T2
Authority
DE
Germany
Prior art keywords
region
impurity
conductivity type
oxide film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1990630205
Other languages
English (en)
Other versions
DE69030205D1 (de
Inventor
Hisayo Momose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69030205D1 publication Critical patent/DE69030205D1/de
Publication of DE69030205T2 publication Critical patent/DE69030205T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)

Description

    GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft eine Haibleitereinrichtung mit einem Bipolartransistor und einem Verfahren für deren Herstellung.
    • HINTERGRUND DER ERFINDUNG
  • Die Fig. 9A und 9B sind eine Draufsicht und eine Querschnittsansicht eines NPN-Typ-Bipolartransistors (Bi-Tr) als ein Teil einer herkömmlichen Halbleitereinrichtung, beispielsweise eines jeweiligen Bi-CMOS. Dieser Bi-Tr wird wie folgt hergestellt. Eine N&spplus;-Typ vergrabene Schicht 2 wird auf einem P-Typ Si Substrat 1 gebildet und darauf wird ein N- Typ Kollektorbereich 3 aufwachsen gelassen. Eine P-Typ Verunreinigung (B oder BF&sub2; etc.) wird in einen Bereich Ionenimplantiert, in dem die Basis des Kollektorbereichs 3 gebildet werden soll. Danach wird unter Verwendung einer Abdeckmaske eine N-Typ Verunreinigung (z.B. As) nur in einen Bereich, in dem der Emitter gebildet werden soll, in dem Bereich in dem die Basis gebildet werden soll, Ionenimplantiert. Dann wird eine Wärmebehandlung ausgeführt. Infolge dessen wird ein P-Typ Basisbereich 4 innerhalb eines N-Typ Kollektorbereichs 3 gebildet und ein N-Typ Emitterbereich 5 wird innerhalb des P-Typ Basisbereichs 4 gebildet. Somit wird ein Bi-Tr bereitgestellt.
  • Es gibt Fälle, bei denen eine Sperrvorspannung an den Übergangsabschnitt zwischen dem Emitterbereich 5 und dem Basisbereich 4 des Bi-Tr angelegt werden kann. Eine Anlegung einer derartigen Sperrvorspannung führt zu der Schwierigkeit, daß die Emitter-Basis-Übergangs-Duchbruchspannung herabgesetzt wird und auch die Stromverstärkung hFE verringert wird, was zu wesentlich schlechteren Charakteristiken der Einrichtung führt.
  • Eine bekannte Einrichtung ist in der EP-A-0 241 699 gezeigt. Sie umfaßt einen Emitterbereich mit einem Bereich hoher Konzentration und einem Bereich niedriger Konzentration. Der Bereich mit hoher Konzentration ist von dem Bereich mit niedriger Konzentration umgeben, dringt aber durch den Bereich niedriger Konzentration, um einen Basisbereich zu kontaktieren.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Diese Erfindung wurde hinsichtlich der obigen Ausführungen durchgeführt und ihre Aufgabe besteht darin, eine Ha1Bleitereinrichtung bereitzustellen, die so konstruiert ist, daß die Charakteristik der Einrichtung nicht verringert wird, selbst wenn eine Sperrvorspannung an den Übergangsabschnitt zwischen dem Emitterbereich und dem Basisbereich angelegt wird, und ein Verfahren zur Herstellung einer derartigen Halbleitereinrichtung anzugeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Halbleitereinrichtung vorgesehen, wie im Anspruch 1 aufgeführt.
  • Da eine derartige Struktur verwendet wird, wird ein elektrisches Feld an dem Kantenabschnitt des Emitterbereichs entspannt. Selbst wenn eine Sperrvorspannung an den Basis- Emitter-Übergangsabschnitt angelegt wird, besteht somit keine Möglichkeit, daß die Übergangs-Durchbruchspannung und die Stromverstärkung verringert werden.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist im Anspruch 6 aufgeführt.
  • Selbst wenn eine Sperrvorspannung an den Abschnitt über dem Emitterbereich und dem Basisbereich des Bipolartransistors angelegt wird, kann gemäß dieser Erfindung eine Herabsetzung der Charakteristik der Einrichtung verhindert werden.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • Fig. 1A und 1B eine Draufsicht bzw. eine Querschnittsansicht einer Ausführungsform gemäß dieser Erfindung;
  • Fig. 1C eine Querschnittsansicht einer anderen Ausführungsform gemäß dieser Erfindung;
  • Fig. 2 und 3A bis 3D Querschnittsansichten, die ein Beispiel von Herstellungsprozeß-Schritten zeigen;
  • Fig. 4A bis 4D, Fig. 5, Fig. 6A bis 6E und Fig. 7A bis 7C verschiedene Beispiele von Herstellungsprozeß-Schritten, ohne jeweils alle Schritte der Erfindung zu zeigen;
  • Fig. 8A bis 8E das Verfahren der vorliegenden Erfindung;
  • Fig. 9A und 9B eine Draufsicht bzw. eine Querschnittsansicht einer herkömmlichen Einrichtung;
  • Fig. 10 die Anfangscharakteristiken eines Emitter-Basis- Übergangs der Halbleitereinrichtungen gemäß der vorliegenden Erfindung und des Standes der Technik;
  • Fig. 11a Änderungen der Charakteristiken des Emitter-Basis- Übergangs der Halbleitereinrichtungen gemäß der vorliegenden Erfindung und des Standes der Technik, nachdem die Einrichtungen in einen Zustand mit einer Sperrvorspannung gebracht sind;
  • Fig. 11b Änderungen der Stromverstärkungs-Charakteristiken der Halbleitereinrichtungen gemäß der vorliegenden Erfindung und des Standes der Technik, nachdem sie in Belastungsbedingungen mit einer Sperrvorspannung gebracht sind.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Fig. 1A und 1B sind eine Draufsicht bzw. eine Querschnittsansicht eines NPN-Typ Bi-Tr einer Halbleitereinrichtung gemäß dieser Erfindung. In diesem Bi-Tr ist ein N-Typ Kollektorbereich 3 auf der Seite der Oberfläche einer N&spplus; vergrabenen Schicht 2, die auf einem P-Typ Halbleitersubstrat 1 gebildet ist, gebildet. Ein P-Typ Basisbereich 4 ist auf der Seite der Oberfläche des Kollektorbereichs 3 gebildet. Ferner ist ein N-Typ Emitterbereich 5 auf der Seite der Oberfläche des Basisbereichs 4 gebildet. Dieser Emitterbereich 5 ist aus zwei Abschnitten gebildet. Einer ist ein Abschnitt 5a mit hoher Konzentration (N&spplus;) mit einem kleinen lateralen Querschnitt und einer tiefen Tiefe, und der andere ist ein Bereich 5b mit niedriger Konzentration (N&supmin;) mit einem großen lateralen Querschnitt und einer geringen Tiefe.
  • In dem Bi-Tr mit einem derartigen Aufbau ist ein N-Typ Verunreinigungs-Diffusionsbereich (5b) mit einer niedrigen Konzentration an den Kantenabschnitt eines sogenannten herkömmlichen Emitterbereichs (5a), der durch eine N-Typ Verunreinigung mit einer hohen Konzentration gebildet ist, gebildet. Somit wird ein elektrisches Feld an dem Kantenabschnitt entspannt. Selbst wenn eine Sperrvorspannung an den Übergangsabschnitt zwischen der Basis und dem Emitter angelegt wird, wird die Übergangs-Durchbruchspannung und die Stromverstärkung nicht herabgesetzt. Somit wird eine Einrichtung mit hoher Zuverlässigkeit bereitgestellt.
  • Die in den Fig. 1A und 1B gezeigte Halbleitereinrichtung kann wie folgt hergestellt werden.
  • Wie in Fig. 2 gezeigt wird nämlich beispielsweise Sb in ein P-Typ Si Substrat 1 (z.B. 2Ω cm) unter der Bedingung von 100 KeV, 1 x 10¹&sup5; cm&supmin;² Ionen-implantiert. Ein thermischer Prozeßschritt unter der Bedingung von 1100 º C, 60 Minuten wird durchgeführt. Somit wird eine N&spplus; vergrabene Schicht 2 gebildet. Danach wird die Oberfläche des Si Substrats 1 epitaktisch in der Atmosphäre mit SiH&sub2;Cl&sub2; aufgewachsen. Ein N-Typ Kollektorbereich 3 wird somit gebildet. Dann werden Einrichtungs-Isolationsbereiche 7, 7 durch einen LOCOS-Prozeß gebildet. Danach wird ein Siliziumoxidfilm 8 mit einer Dicke von ungefähr mehreren 10 bis mehreren 100 Å durch einen Argon-verdünnten Oxidationsprozeß gebildet. Danach wird eine P-Typ Verunreinigung (z.B. Bor oder BF&sub2;) 6 in einen Bereich, in dem die Basis gebildet werden soll, unter der Bedingung von 25 KeV 5 x 10¹³ cm&supmin;² Ionen-implantiert.
  • Danach werden nacheinander die in den Fig. 3A bis 3D gezeigten Prozeßschritte ausgeführt. Diese Figuren zeigen nur den Oberflächenabschnitt des in Fig. 2 gezeigten Substrats. Wie sich aus Fig. 3A entnehmen läßt, wird ein Siliziumoxidfilm 9 auf den Oxidfiln 8 in einer Vorgehensweise mit einem engen Kontakt damit durch ein CVD-Prozeß aufgebracht, so daß seine Dicke z.B. 100 nm (1000 Å) gleicht. Dann wird ein (nicht gezeigter) Abdecklack auf den Siliziumoxidfilm 9 aufgeschichtet, um in einem engen Kontakt damit zu sein. Durch Entfernen des Abschnitts des Abdecklacks über einem Bereich, an dem der Emitter gebildet werden soll, wird eine Öffnung bereitgestellt. Unter Verwendung dieses Abdecklacks als eine Maske werden durch einen CDE-Vorgang (chemisches Trockenätzen) Öffnungen 9a, 8a jeweils in den Siliziumoxidfilmen 9, 8 bereitgestellt. Dann wird dieser Abdecklack abgelöst. Somit ergibt sich der in Fig. 3A gezeigte Zustand. Danach wird unter Verwendung der Siliziumoxidfilme 9,8 als eine Maske eine N-Typ Verunreinigung (z.B. As) 11 durch die Öffnungen 9a, 8a unter der Bedingung von 40 KeV 5 x 10¹&sup5; cm&supmin;² dicht Ionenimplantiert, um so den Zustand einer hohen Konzentration zu ergeben.
  • Dann werden, wie sich Fig. 3B entnehmen läßt, die Öffnungen 9a, 8a der Siliziumoxidfilme 9, 8 aufgeweitet, z.B. um 1000 Å durch einen Naßätzprozeß. Somit werden größere Öffnungen 9b, 8b neu bereitgestellt.
  • Dann wird, wie sich Fig. 3C entnehmen läßt, eine N-Typ Verunreinigung (z.B. P) 12 unter der Bedingung von 20 KeV, 3 x 10¹³ cm&supmin;² schwach Ionen-implantiert, so daß sich der Zustand mit einer niedrigen Konzentration ergibt.
  • Danach und wie aus Fig. 3D ersichtlich wird ein thermischer Diffusionsprozeß, z.B. ein Prozeß mit einer Temperatur von 900ºC und einer N&sub2; Temperungszeit von 60 Minuten ausgeführt. Somit wird ein Emitterbereich 5, der einen N-Typ Bereich 5a mit hoher Konzentration und einen N-Typ Bereich 5b mit niedriger Konzentration umfaßt, innerhalb des P-Typ Basisbereichs 4 gebildet.
  • Zu darauf folgenden Zeiten wird in der gleichen Weise wie in weitläufig verwendeten Halbleitereinrichtungen ein Metallisierungsprozeß und Passivierungsprozeß nacheinander ausgeführt. Somit wird eine Halbleitereinrichtung bereitgestellt.
  • Eine Halbleitereinrichtung gemäß dieser Erfindung kann zusätzlich zu dem oben beschriebenen Verfahren mit verschiedenen nachstehend beschriebenen Verfahren hergestellt werden.
  • Zunächst wird eine erste Modifikation beschrieben. Nach Durchlaufen des in Fig. 2 gezeigten Prozesses, wie aus Fig. 4A ersichtlich; wird ein Abdeckfiln 21 auf die obere Oberfläche des Oxidfilms 8 aufgeschichtet, so daß er in einem engen Kontakt damit ist. Der Abschnitt des Abdeckfilms 21 über dem Bereich, an dem der Emitter gebildet werden soll, wird entfernt. Somit wird eine Öffnung 21a bereitgestellt. Dann wird ein N-Typ (z.B. As) unter der Bedingung von 40 KeV, 5 x 10¹&sup5; cm&supmin;² dicht Ionen-implantiert, so daß sich ein Zustand mit einer hohen Konzentration ergibt.
  • Wie sich Fig. 4B entnehmen läßt, wird dann der Abdeckfilm 21 durch einen Naßätzprozeß geätzt, um die Öffnung 21a um 100 nm (1000 Å) weiter zu verbreitern, um eine größere Öffnung 21b neu zu bilden.
  • Wie sich Fig. 4C entnehmen läßt, wird dann eine N-Typ Verunreinigung (z.B. P) 12 unter der Bedingung von 20 KeV 3 x 10¹³ cm&supmin;² schwach Ionen-implantiert, um so den Zustand einer niedrigen Konzentration zu ergeben.
  • Danach und wie sich Fig. 4D entnehmen läßt, wird der gesamte Abdeckfilm 21 abgelöst. Ein thermischer Prozeß, der ähnlich zu dem thermischen Prozeß in Fig. 3D ist, wird ausgeführt. Somit wird ein N-Typ Emitterbereich 5, der einen Bereich 5a mit einer hohen Konzentration und einen Bereich 5b mit einer niedrigen Konzentration umfaßt, innerhalb des P-Typ Basisbereichs 4 gebildet.
  • Danach wird ein Metallisierungsprozeß und ein Passivierungsprozeß ausgeführt. Somit wird eine Halbleiter- Einrichtung bereitgestellt.
  • Ein zweites modifiziertes Beispiel wird nachstehend beschrieben.
  • Nach dem Prozeßschritt in Fig. 2 und dem Prozeß in Fig. 4A wird der gesamte Abdeckfilm 21 abgelöst.
  • Dann und wie in Fig. 5 gezeigt, wird ein Abdeckfilm 24 auf den Oxidfilm 8 aufgeschichtet. Eine Öffnung 24a mit im wesentlichen der gleichen Abmessung wie diejenige der Öffnung 21b, die in Fig. 4B gezeigt ist, wird in dem Abdeckfilm 24 bereitgestellt. Danach wird eine N-Typ Verunreinigung (z.B. P) 12 unter der Bedingung von 20 KeV, 3 x 10¹³ cm&supmin;² schwach Ionen-implantiert, um einen Zustand mit einer niedrigen Konzentration zu ergeben.
  • Zu darauf folgenden Zeiten wird durch Ausführen des gleichen Prozesses wie derjenige in Fig. 4D, dem Metallisierungsprozeß und dem Passivierungsprozeß, eine Halbleitereinrichtung bereitgestellt.
  • Eine dritte modifizierte Ausführungsforn wird nachstehend beschrieben.
  • Nach dem Prozeßschritt in Fig. 2, wie sich Fig. 6A entnehmen läßt, werden große Öffnungen 8b, 9b jeweils in den Oxidfilmen 8, 9 bereitgestellt und eine N-Typ Verunreinigung 12 wird durch diese Öffnungen 8b, 9b dünn verteilt eingeführt, um so einen Zustand mit niedriger Konzentration zu ergeben. Danach, und wie sich Fig. 6B entnehmen läßt, wird ein polykristalliner Siliziumoxidfilm 27 auf die Oxidfilme 8, 9 aufgebracht, und zwar in einer Weise, so daß sie damit in einem engen Kontakt sind, so daß ihre Dicke z.B. 100 nm (1000 Å) gleicht.
  • Dann, und wie aus Fig. 6C ersichtlich, wird ein polykristalliner Siliziumoxidfilm 27a nur innerhalb der Öffnungen 8b, 9b durch einen anisotropen Ätzvorgang zurückgelassen, um eine Öffnung 27b zu bilden. Dadurch wird eine Öffnung 27b gebildet.
  • Dann, und wie aus Fig. 6D ersichtlich, wird unter Verwendung des polykristallinen Siliziumoxidfilms 27a als eine Maske eine N-Typ Verunreinigung (z.B. P) 11 unter der Bedingung von 40 KeV, 5 x 10¹&sup5; cm&supmin;² stark Ionen-implantiert, um so den Zustand mit einer hohen Konzentration zu ergeben.
  • Dann wird, wie sich Fig. 6E entnehmen läßt, der übrige polykristalline Siliziumoxidfilm 27a durch einen Trockenätzprozeß entfernt.
  • Danach werden Prozeßschritte ähnlich wie diejenigen, die in Fig. 3 gezeigt sind, d.h. der thermische Prozeßschritt, der Metallisierungsprozeßschritt und der Passivierungsprozeßschritt, ausgeführt.
  • In der voranstehend erwähnten dritten Ausführungsform kann anstelle des polykristallinen Siliziumfilms 27 ein SiO&sub2;-Film verwendet werden. In diesem Fall besteht eine freie Wahl, daß der verbleibende SiO&sub2;-Film in den Öffnungen 8b, 9b entweder entfernt wird oder belassen wird, wie er ist.
  • Ein viertes modifiziertes Beispiel wird nachstehend beschrieben.
  • Nach dem in Fig. 2 gezeigten Prozeßschritt, wie sich aus Fig. 7A entnehmen läßt, wird ein Abdeckfilm 29 auf den Oxidfilm 8 aufgeschichtet, und zwar in einer Weise, so daß er in einem engen Kontakt damit ist. Nur der Abschnitt des Abdeckfilms 29 über den Bereich, an dem der Emitter gebildet werden soll, wird entfernt, um eine große Öffnung 29a bereitzustellen. Danach wird eine N-Typ Verunreinigung (z.B. P) 12 durch die Öffnung 29a unter der Bedingung von 20 KeV, 3 x 10¹³ cm&supmin;² schwach Ionen-implantiert, so daß sich ein Zustand mit niedriger Konzentration ergibt.
  • Nachdem der gesamte Abdeckfilm 29 abgelöst ist, wird dann, wie in Fig. 7B ersichtlich, ein Abdeckfilm 30 aufgeschichtet. Der Abschnitt des Abdeckfilms 30 über dem Bereich, an dem der Bereich mit hoher Konzentration gebildet werden soll, wird entfernt, um eine kleine Öffnung 30a bereitzustellen. Danach wird eine N-Typ Verunreinigung (z.B. As) 11 unter der Bedingung von 40 KeV, 5 x 10¹&sup5; cm&supmin;² stark Ionen-implantiert, um so einen Zustand mit hoher Konzentration zu ergeben.
  • Dann wird, wie aus Fig. 7C ersichtlich, der gesamte Abdeckfilm 30 abgelöst. Danach wird der thermische Prozeß, der Metallisierungsprozeß und der Passivierungsprozeß ausgeführt.
  • Schließlich wird das Verfahren gemäß der vorliegenden Erfindung beschrieben.
  • Nach dem in Fig. 2 gezeigten Prozeßschritt wird, wie aus Fig. 8A ersichtlich, ein Siliziumoxidfilm 32 auf den Oxidfilm 8 aufgebracht, und zwar in einer Weise, so daß er in einem engen Kontakt damit liegt, durch einen CVD-Prozeß, so daß seine Dicke z.B. 100 nm (1000 Å) gleicht. Ein (nicht gezeigter) Abdeckfilm wird auf den Oxidfilm 32 aufgeschichtet, so daß er in einem engen Kontakt damit ist. Danach wird nur der Abschnitt des Abdeckfilms über dem Bereich, an dem der Enitter gebildet werden soll, entfernt, um eine Öffnung bereitzustellen.
  • Dann werden unter Verwendung dieser Öffnung als eine Maske große Öffnungen 32a, 8a in den Siliziumoxidfilm 32, 8 jeweils durch einen CDE-Prozeß bereitgestellt. Danach wird eine N-Typ Verunreinigung (z.B. P) 12 unter der Bedingung von 20 KeV, 3 x 10¹³ cm&supmin;² durch diese Öffnungen 32a, 8a schwach Ionenimplantiert, so daß sich ein Zustand mit einer niedrigen Konzentration ergibt.
  • Nachdem die Oxidfilme 32, 8 durch einen Naßätzprozeß entfernt sind, wird dann, wie sich Fig. 8B entnehmen läßt, ein anderer Oxidfilm 34 durch einen CVD-Prozeß aufgebracht, so daß seine Dicke 300 mm (3000 Å) gleicht. Danach wird ein zweiter Abdeckfilm 35 auf den Oxidfilm 34 aufgeschichtet. Ein Belichtungsprozeß wird darauf angewendet, um eine Öffnung 35a zu bilden.
  • Dann, und wie sich Fig. 8C entnehmen läßt, wird eine Öffnung 34a in dem Oxidfilm 34 durch einen CDE-Prozeß bereitgestellt. Danach wird der gesamte Abdeckfilm 35 abgelöst.
  • Dann, und wie sich Fig. 8D entnehmen läßt, wird ein polykristalliner Siliziumfilm 37 mit einer N-Typ Verunreinigung (z.B. P) auf den Siliziumoxidfilm 34 aufgebracht, und zwar in einer solchen Weise, daß er in einem Kontakt damit ist und daß seine Dicke z.B. 200 nm (2000 Å) gleicht.
  • Dann, und wie sich Fig. 8E entnehmen läßt, werden der Wärmebehandlungsprozeß, der Metallisierungsprozeß und der Passivierungsprozeß ausgeführt. In dem voranstehend erwähnten Wärmebehandlungsprozeß wird eine N-Typ Verunreinigung in den polykristallinen Siliziumfilm 37 diffundiert. Somit wird ein Bereich 5a mit hoher Konzentration gebildet.
  • Anstelle des voranstehend erwähnten Siliziumoxidfilms und des Abdeckfilms kann als eine Maske bei der Ionenimplantation der N-Typ Verunreinigung ein Nitratfilm verwendet werden.
  • Anstelle des voranstehend erwähnten P und As kann für die N- Typ Verunreinigung Sb verwendet werden.
  • Während ein Bi-Tr mit einem NPN-Transistor voranstehend beschrieben worden ist, kann ein Bi-Tr mit einem PNP- Transistor in der gleichen Weise wie voranstehend angegeben erhalten werden, indem ermöglicht wird, daß die Leitfähigkeit entgegengesetzt zu der obigen ist. Eine andere Ausführungsform der vorliegenden Erfindung ist in Fig. 1C gezeigt.
  • Die Fig. 10 bis 11b zeigen die vorteilhaften Wirkungen der vorliegenden Erfindung. Insbesondere läßt sich der Fig. 11A entnehmen, daß die Emitter-Basis-Übergangs-Chrakteristiken der Halbleitereinrichtung gemäß der vorliegenden Erfindung sich praktisch nicht ändern, selbst wenn die Einrichtung den Belastungsbedingungen mit einer Sperrvorspannung (VEBO = 5V, 1000 Sek.) ausgesetzt wird, während die Charakteristiken der Einrichtung gemäß dem Stand der Technik sich beträchtlich verändern. Ferner läßt sich Fig. 11B entnehmen, daß die Stromverstärkungs-Charakteristiken der Einrichtung gemäß der vorliegenden Erfindung sich nur geringfügig ändern, selbst wenn die Einrichtung in die voranstehend erwähnten Bedingungen gebracht wird, während sich die Charakteristiken der Einrichtung gemäß dem Stand der Technik beträchtlich verändern.
  • Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und beschränken die Ansprüche nicht.

Claims (13)

1. Halbleitereinrichtung mit einem Halbleitersubstrat (1) und einem Bipolartransistor, der in dem Halbleitersubstrat gebildet ist; wobei der Bipolartransistor umfaßt:
- einen Kollektorbereich (3), der eine Verunreinigung eines ersten Leitfähigkeitstyps umfaßt;
- einen Basisbereich (4), der eine Verunreinigung eines zweiten Leitfähigkeitstyps umfaßt und in der Nähe der Oberfläche des Kollektorbereichs gebildet ist; und
- einen Emitterbereich (5), der die Verunreinigung des ersten Leitfähigkeitstyps umfaßt und in der Nähe der Oberfläche des Basisbereichs gebildet ist;
- wobei der Emitterbereich einen Hochkonzentrations- Bereich (5a) mit einer hohen Verunreinigungskonzentration und einen Niedrigkonzentrations-Bereich (5b) mit einer Verunreinigungskonzentration, die wesentlich geringer als diejenige des Hochkonzentrations- Bereichs ist, umfaßt, wobei die Hoch- und Niedrigkonzentrations-Bereiche in säulenartiger Form sind, wobei der säulenartige Niedrigkonzentrations-Bereich einen lateralen Querschnitt, der wesentlich größer als derjenige des Hochkonzentrations-Bereichs ist, und eine tiefe, die wesentlich kleiner als diejenige des Hochkonzentrations-Bereichs ist, aufweist, wobei die Hoch- und Niedrigkonzentrations-Bereiche so überlagert sind, daß der Niedrigkonzentrations- Bereich einen zentralen säulenartigen Abschnitt, der auf den Oberflächenabschnitt des Hochkonzentrations-Bereichs überlagert ist, und einen ringförmigen Umfangsabschnitt, der den zentralen säulenartigen Abschnitt und den Oberflächenabschnitt des Hochkonzentrations- Bereichs umgibt, umfaßt,
- wodurch der Emitterbereich im wesentlichen Verunreinigungen mit hoher Konzentration umfaßt, wobei das Volumen des Niedrigkonzentrations- Bereichs kleiner als dasjenige des Hochkonzentrations-Verunreinigungs-Bereichs ist.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Hochkonzentrations-Bereich als eine viereckige Säule gebildet ist und der Niedrigkonzentrationsbereich als ein viereckiger Rahmen gebildet ist.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat ein Substrat ist, welches aus der Verunreinigung des zweiten Leitfähigkeitstyps besteht, und der Kollektorbereich ein Wannenbereich ist, der in dem Substrat gebildet ist.
4. Einrichtung nach einem der Ansprüche 1 - 3, dadurch gekennzeichnet, daß die Verunreinigung des ersten Leitfähigkeitstyps eine N-Typ Verunreinigung ist, und die Verunreinigung des zweiten Leitfähigkeitstyps eine P-Typ Verunreinigung ist.
5. Einrichtung nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Verunreinigung des ersten Leitfähigkeitstyps eine P-Typ Verunreinigung ist, und die Verunreinigung des zweiten Leitfähigkeitstyps eine N-Typ Verunreinigung ist.
6. Verfahren zum Herstellen einer Halbleitereinrichtung nach einem der Ansprüche 1 - 5, mit wenigstens einem Bipolartransistor, aufgebaut durch Bilden eines Basisbereichs mit einer Verunreinigung des zweiten Leitfähigkeitstyps auf einem Kollektorbereich mit einer Verunreinigung eines ersten Leitfähigkeitstyps; und Bilden eines Bipolartransistors durch Bilden eines Emitterbereichs mit einer Verunreinigung eines ersten Leitfähigkeitstyps auf einer Oberfläche des Basisbereichs, gekennzeichnet durch die folgenden Schritte:
- Bilden einer ersten Maskenschicht (32, 8), die mit einer ersten Öffnung (32a, 8a) ausgebildet ist, in der Oberfläche der Basisschicht;
- Ionenimplantieren von Verunreinigungen (12) des ersten Leitfähigkeitstyps in den Basisbereich hinein durch die erste Öffnung, um einen Bereich (5b) des Emitters mit niedriger Konzentration zu bilden;
- Bilden einer zweiten Maskenschicht (35), die mit einer zweiten Öffnung (35a), die kleiner als die erste Öffnung ist, ausgebildet ist, auf der Oberfläche des Bereichs (5b) des Emitters mit niedriger Konzentration;
- Aufbringen eines Diffusionsfilms (35A), der Verunreinigungen des ersten Leitfähigkeitstyps enthält, in die zweite Öffnung, die auf der Oberfläche des Basisbereichs gebildet ist; und
- Diffundieren der Verunreinigungen der ersten Leitfähigkeit von dem Diffusionsfilm (35A) in den Basisbereich hinein durch eine Wärmebehandlung, um einen Bereich (5a) des Emitters mit hoher Konzentration zu bilden.
7. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die erste Maskenschicht (32, 8), die auf dem Halbleitersubstrat (1) gebildet ist, ein erster Oxidfilm ist, wobei die erste Öffnung (32a, 8a) durch Atzen des ersten Oxidfilms gebildet wird.
8. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die zweite Maskenschicht (34) ein zweiter Oxidfilm ist, wobei die zweite Öffnung (35a) durch Ätzen des zweiten Oxidfilms mit einem Abdeckfilm als eine Maske gebildet wird.
9. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 6, 7 oder 8, dadurch gekennzeichnet, daß die Diffusionsschicht (35A) ein polykristalliner Siliziumfilm ist, der durch Aufbringung gebildet ist.
10. Verfahren nach Anspruch 6, welches ferner den folgenden Schritt umfaßt: Einführen einer Verunreinigung eines ersten Leitfähigkeitstyps in ein Halbleitersubstrat (1) hinein, welches aus einer Verunreinigung eines zweiten Leitfähigkeitstyps aufgebaut ist, um danach eine Wärmebehandlung darauf anzuwenden, um eine vergrabene Schicht (2) des ersten Leitfähigkeitstyps zu bilden, um durch ein epitaktisches Aufwachsen den Kollektorbereich (3) des ersten Leitfähigkeitstyps auf der Oberfläche der vergrabenen Schicht (2) zu bilden.
11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Wärmebehandlungsprozeß in einer Weise ausgeführt wird, daß eine Erwärmung für 60 Minuten in einer Atmosphäre von N&sub2; bei einer Temperatur von 900ºC ausgeführt wird.
12. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Prozeß einer Einführung der Verunreinigung zum Bilden des Basisbereichs (4) eine Ionenimplantation unter der Bedingung von 25 KeV, 5 x 10¹³ cm&supmin;² ist, und der Prozeß eines Einführens der Verunreinigung (12) zum Bilden des Emitterbereichs (5b) mit niedriger Konzentration eine Ionenimplantation unter der Bedingung von 20 KeV, 3 x 10¹³ cm&supmin;² ist.
13. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die erste Öffnung (32a) unter Verwendung eines Abdeckfilms (35) als eine Maske gebildet wird, durch Ätzen des ersten aufgebrachten Siliziumoxidfilms (32), der durch einen CVD-Prozeß auf einem Oxidfilm (8), der auf dem Basisbereich (4) gebildet ist, aufgebracht ist, so daß seine Dicke 100 nm (1000 Å) gleicht, und daß die zweite Öffnung (34a) durch Entfernen des ersten Siliziumoxidfilms (32) gebildet wird, um danach einen anderen Oxidfilm (34) mit einer Dicke von 300 nm (3000 Å) auf dem Basisbereich (4) durch einen CVD-Prozeß aufzubringen und um danach den anderen Oxidfilm (34) unter Verwendung des Abdeckfilms (35) als eine Maske zu ätzen.
DE1990630205 1989-01-09 1990-01-09 Bipolarer Transistor und Verfahren zu dessen Herstellung Expired - Fee Related DE69030205T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1002460A JP2504553B2 (ja) 1989-01-09 1989-01-09 バイポ―ラトランジスタを有する半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69030205D1 DE69030205D1 (de) 1997-04-24
DE69030205T2 true DE69030205T2 (de) 1997-08-07

Family

ID=11529913

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1990630205 Expired - Fee Related DE69030205T2 (de) 1989-01-09 1990-01-09 Bipolarer Transistor und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
EP (1) EP0378164B1 (de)
JP (1) JP2504553B2 (de)
DE (1) DE69030205T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2663156A1 (fr) * 1990-06-11 1991-12-13 Sgs Thomson Microelectronics Transistor bipolaire supportant des polarisations inverses et procede de fabrication.
JP2707161B2 (ja) * 1991-03-18 1998-01-28 三菱電機株式会社 半導体装置
FR2703831A1 (fr) * 1993-04-07 1994-10-14 Philips Composants Dispositif semiconducteur comprenant un transistor latéral.
DE19511251A1 (de) * 1995-03-27 1996-10-02 Siemens Ag Bipolarer Siliziumtransistor
DE102018112378A1 (de) * 2018-05-23 2019-11-28 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2911726C2 (de) * 1978-03-27 1985-08-01 Ncr Corp., Dayton, Ohio Verfahren zur Herstellung eines Feldeffekttransistors
JPS6245065A (ja) * 1985-08-22 1987-02-27 Nec Corp 半導体装置の製造方法
JPS62210667A (ja) * 1986-03-11 1987-09-16 Fujitsu Ltd 半導体記憶装置
JPH0834214B2 (ja) * 1986-05-21 1996-03-29 株式会社日立製作所 半導体装置の製造方法
EP0253538B1 (de) * 1986-07-16 1993-03-24 Texas Instruments Incorporated Selbstjustierter VLSI bipolarer Transistor

Also Published As

Publication number Publication date
EP0378164A3 (de) 1990-12-12
JPH02181933A (ja) 1990-07-16
JP2504553B2 (ja) 1996-06-05
EP0378164B1 (de) 1997-03-19
DE69030205D1 (de) 1997-04-24
EP0378164A2 (de) 1990-07-18

Similar Documents

Publication Publication Date Title
EP0248988B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE3752191T2 (de) Selbstausrichtender Feldeffekttransistor für ultrahohe Frequenz und Methode zur Herstellung desselben
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2837028C2 (de)
DE2631873C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE69216304T2 (de) Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
EP0304541A1 (de) Verfahren zum Herstellen implantierter Wannen und Inseln von integrierten CMOS-Schaltungen
DE3689705T2 (de) Zener-Diode.
DE69030205T2 (de) Bipolarer Transistor und Verfahren zu dessen Herstellung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2236897A1 (de) Verfahren zur herstellung von halbleiterbauteilen
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee