DE2236897A1 - Verfahren zur herstellung von halbleiterbauteilen - Google Patents

Verfahren zur herstellung von halbleiterbauteilen

Info

Publication number
DE2236897A1
DE2236897A1 DE2236897A DE2236897A DE2236897A1 DE 2236897 A1 DE2236897 A1 DE 2236897A1 DE 2236897 A DE2236897 A DE 2236897A DE 2236897 A DE2236897 A DE 2236897A DE 2236897 A1 DE2236897 A1 DE 2236897A1
Authority
DE
Germany
Prior art keywords
zone
transistor
base
resistance
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2236897A
Other languages
English (en)
Other versions
DE2236897B2 (de
Inventor
William Edgar Beadle
Milton Luther Embree
Larry Gene Mcafee
Stanley Floyd Moyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2236897A1 publication Critical patent/DE2236897A1/de
Priority to JP48114883A priority Critical patent/JPS5810357B2/ja
Publication of DE2236897B2 publication Critical patent/DE2236897B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

WESTERN ELECTRIC COMPANY Beadle 3-8-1-1-
Incorporated
New York, N. Y. , 10007, VStA Verfahren zur Herstellung von Halbleiterbauteilen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen und insbesondere ein Ve rfahren zur Herstellung eines Hochfrequenz-Transistors mit hoher Verstärkung und geringem Rauschen auf einem gemeinsamen Halbleitersubstrat mit einem konventionellen Transistor. '
Konventionelle, als Verstärker eingesetzte planare Transistoren haben eine übliche Stromverstärkung (Beta) von 40 bis 150, was für die meisten Anwendungsfälle ausreicht, Bei einigen Systemen sind jedoch Vorverstärker erförderlich, die mit hoher Verstärkung und niedrigem Rauschen hochfrequente Eingangs signale extrem niedriger Leistung verstärken können; für solche Anwendungs»· fälle wäre erwünscht, einen rauscharmen Transistor mit einer Stromverstärkung in der Größenordnung von 1000 als Vorverstärker vor der Verstärkung durch einen konventionellen Transistor vorzusehen,
309807/0886
Solche Transistoren hoher Verstärkung müssen eine Bäsisschicht relativ niedrigen spezifischen Widerstands haben, um einen niedrigen Emitter-Basis-Spannungsabfall und einen hohen Emitterwirkungsgrad zu erzielen. Weiter sollte die Fläche des Emitter-Basis-Übergangs schmal sein, um niedrige Stromverstärkungs-Spitzwertbildung sicherzustellen. Darüber hinaus muß die Bandbreite genau gesteuert werden und es müssen ohmsche Kontakte niedrigen spezifischen Widerstands an den Zonen hohen spezifischen Widerstands vorgesehen werden.
Ein Transistor hoher Verstärkung dieser Art ist nicht geeignet zur Verstärkung hoher Eingangsleistungsniveaus und deshalb hauptsächlich als Vorverstärker geeignet; deshalb muß in der zugehörigen Schaltung unvermeidlich ein konventioneller Ve rstärker für die zusätzliche Ve rstärkung nachgeschaltet sein.
Mit der weiten Verbreitung von monolithischen integrierten Schaltungen wurden die Vorteile der Herstellung einer Mehrzahl von Schaltungsbauelementen in einem gemeinsamen Halbleitersubstrat erkannt, und es würde offenbar erforderlich sein, konventionelle Transistoren auf einem gemeinsamen Halbleitersubstrat mit Transistoren holier Verstärkung zu bilden. Eine solche Integration war jedoch wegen unvereinbaren unterschiedlieheri Erfordernisse
109807/0886
der Bauelemente im allgemeinen nicht möglich. Während es auf den ersten Blick theoretisch den Anschein haben konnte, daß es möglich ist, ein Transistor hoher Verstärkung auf einem Plättchen zu bilden, den Transistor hoher Verstärkung zu maskieren und einen konventionellen Transistor auf einem anderen Abschnitt desselben Plättchens bilden, ist ein solches Verfahren in der Praxis nahezu unmöglich, weil die Diffusionsschritte im konventionellen Transistorabschnitt notwendigerweise eine verstärkte Diffusion und andere Durchbrüche im benachbart liegenden Hochverstärkungs-Transistorabschnitt des Plattchens zur Folge haben würde.
Die vorliegende Erfindung ist auf die Eliminierung oder Verminderung dieser Probleme gerichtet und demgemäß wird erfindungsgemäß ein Verfaliren zur He rstellun von Halbleiterbauteilen angegeben, bei dem wenigstens zwei Bauelemente auf einem gemeinsamen Substrat gebildet werden, wobei auf dem Substrat eine erste Zone eines ersten Leitungstyp gebildet wird. Das Verfaliren besteht darin, daß zur Bildung eines ersten Halbleiterbauelements auf einem Abschnitt der ersten Zone eine zweite Zone relativ hohen spez. Widerstands eines zweiten Leitungstyp gebildet wird, daß in einem Abschnitt der zweiten Zone und in wenigstens einem weiteren Abschnitt der ersten Zone wenigstens ein zweites
3098Ö7/0 8.S6
Halbleiterbauelement gebildet wird, daß dritte Zonen relativ niedrigen spez. Widerstands vom zweiten Leitungstyp und in jeder dritten Zone eine vierte Zone relativ niedrigen spez. Widerstands vom ersten Leitungstyp gebildet werden, wobei die vierte Zone im ersten Halbleiterbauelement über der zweiten Zone liegt.
In einem illustrativen, im folgenden noch beschriebenen Ausführungsbeispiel ist das eine Bauelement ein Transistor hoher Verstärkung und das andere ein konventioneller Transistor, die zusanmen auf einem gemeinsamen Halbleitersubstrat gebildet sind. Eine η-leitende Kollektorschicht ist zunächst epitaktisch auf der gesamten Oberfläche eine p-leitenden Substrats aufgewachsen. Die Kollektor schicht ist dann in geeigneter Weise maskiert worden, so daß eine p-leitende Basisz one hohen spez. Widerstands nur in einen Hochverstärkungs-Transistorabschnitt eindiffundiert ist. Ein Mittelabschnitt der Basiszone des Transistors hoher Ve rstärkung wird dann maskiert, worauf in beiden Transistorabschnitten eine Diffusion zur Erzeugung von p-Leitung niedrigen spez. Widerstands erfolgt. Diese Diffusion zur Erzeugung relativ niedrigen spez. Widerstands bildet im Abschnitt des konventionellen Transistors die Basiszone dieses Transistors, während sie im Abschnitt des Transistors hoher Ve rstärkung ohmsche Kontakte für die maskierte Baiszone bildet. Als nächstes werden nach geeigneter
309807/0886
Maskierung η -leitende Emitterzonen gleichzeitig in beide' Transistorabschnitte· eindiffundiert, welche die zugehörige Basiszone überdecken.
Im fertigen Bauteil ist die aktive Basiszone des Transistors hoher Verstärkung eine p-leitende Zone hohen spez. Widerstandes, die vom η-leitenden Kollektor, dem Emitter und p-leitenden ohmschen Kontakten niedrigen spez. Widerstands begrenzt wird. Wie im folgenden noch erläutert wird/ verengt die seitliche Diffusion während der Bildung der ohmschen Kontakte die aktive Basiszone, so daß ein Emitter-Basis-Übergang geringer Fläche, wie er für solche Bauteile erforderlich ist, erzeugt wird. Der konventionelle Transistor wird mit üblichen Verfahren hergestellt, jedoch in einer mit der. Bildung des Transistors hoher Verstärkung verträglichen Weise.
Selbstverständlich können auch andere Halbleiterbauelemente zusammen mit geeigneten Metallkontakten und Verbindungen nach bekannten Verfahren hergestellt werden, um eine beliebige Zahl von erforderliche fertigen integrierten Schaltungen zu erzeugen.
Die Erfindung ist in der folgenden Beschreibung spezieller Ausführungsbeispiele in Verbindung mit der Zeichnung näher erläutert,
309807/0886
und zwar zeigt:
Fig. 1 eine schematische Ansicht eines Teils eines
Halbleiterplättchens, wobei ein Schritt eines Verfahrens zur Herstellung eines konventionellen und einesTfochverstärkungs-Transistors auf einem gemeinsamen Substrat gezeigt ist;
Fig. 2-4 Ansichten des Plättchen von Fig. 1 in aufeinanderfolgenden Verfahrens stufen; und
Fig. 5 eine Ansicht eines Teiles eines Halbleiter-
plättchen, welche ein Ve rfahren zur Herstellung eines konventionellen und eines Hochverstärkungs-Transistors auf einem gemeinsamen Substrat gemäß einer zweiten Ausführungsform der Erfindung erläutert.
Im folgenden wird auf Fig. 1 Bezug genommen, in der ein Teil eines p-leitenden Substrat 11 gezeigt ist, auf dem sowohl ein Transistor hoher Verstärkung auf einem Abschnitt 12 und ein konventioneller Transistor auf einem anderen Abschnitt 13 gebildet werden soll. Gemäß einem erläuternden Ausführungsbeispiel der Erfindung wird dies durch Eindiffundierung von η -leitenden Zonen 15 und 16 in die Abschnitte des Substrat 11 für den Transistor hoher Verstär-
3 09807/0 086
kung und den konventionellen Transistor erzielt. Als nächstes wird eine η-leitende epitaktische Schicht, die möglicherweise als Kollektorzone 18 Verwendung finden kann, auf der gesamten Oberfläche des Scheibchens 11 aufgewachsen. Auf der gesamten Kollektorzone 18 wird eine Maske. 19 gebildet, wobei im Hochverstärkungs-Transistorabschnitt ein Basiszonenfenster 20 gebildet wird. Dann wird eine p-leitende Basiszone 21 hohen spez-Widerstands durch Diffusion lediglich im Hochverstärkungs-Transistorabschnitt gebildet.
In Fig. 2 ist ein Mittel ab schnitt der Basiszone 21 durch eine Maskierschicht 23 maskiert. Der Rest der Oberfläche ist weiterhin durch die Maske 19 abgedeckt, mit der Ausnahme, daß ein Basisfenster 24 im Abschnitt 13 des konventionellen Transistors gebildet ist. Als nächstes wird eine Hochleitungsdiffusion in den freiliegenden oder unmaskierten Absclinitt des Platt chens durchgeführt, so daß im konventionellen Transistoräbschnitt eine ρ -leitende Zone 25 niedrigen spez. Widerstandes und ρ leitende Zone 26 niedrigen spez. Widerstands im Hochverstärkungs-Transistorabschnitt gebildet werden. Die Zone 25 kann später die Basis des konventionellen Transistors bilden, während die Zone 26 des Abschnitts 12 ohmsche Kontakte der aktiven Basis 21 des Transistors hoher Verstärkung bilden können.
309807/0886
In Fig. 3 ist wiederum die gesamte Oberfläche des Halbleiters mit einer Maskier schicht 19' abgedeckt, in der Emitter fen st er 28 gebildet sind, η -leitende Emitterzonen 29 und 30 werden dann durch Diffusion im Hochverstärkungs- und im konventionellen Transistorabschnitt gebildet. Das Emitterfenster im Hochverstärkungs-Transistorabschnitt ist selbstverständlich in geeigneter Weise angeordnet, so daß die Emitterzone 29 über der aktiven Basiszone 21 liegt und einen geeigneten Übergang mit ihr bildet.
Nach Fig. 4 werden dann Basiskontaktfenster 31 in der Maskierschicht 19' hergestellt und das Plättchen wird metallisiert und geätzt, so daß geeignete Emitter- und Basiskontakte 32 und 33 am Transistor hoher Verstärkung und Emitter- und Kontakt. 34 und am konventionellen Transistor entstehen. Selbstverständlich werden geeignete metallische Kollektorkontakte an den Kollektorkontaktzonen 15 und 16 auf bekannte Weise hergestellt, so daß zwei betriebsbereite Transistorelemente auf einem gemeinsamen Substrat erzeugt werden.
Festzuhalten ist, daß die Parameter des Transistors hoher Verstärkung alle bekannten Erfordnetnisse zur Erzielung einer hohen Stromverstärkung (Beta) gemeinsam mit der Eignung für hohe Frequenzen und Rauscharmut, d.h., einen hohen spez. Widerstand
309807/0886
der aktiven Basiszone 21, erfüllen, obwohl der Transistor gleichzeitig und auf einem gemeinsamen Substrat mit einem konventionellen Transistor erzeugt ist. Die Basisbreite ist gering und kann genau eingestellt werden. Die Fläche des Emitter-Basis-Übergangs ist klein und an den aktiven Basiszonen hohen spez. Widerstands sind ohmsche Kontakte niedrigen spez. Widerstands vorgesehen. Diese Parameter unterscheiden sich wesentlich von denen des konventionellen Transistors, jedoch ist aus dem vorstehenden klargestellt, daß ihre Herstellung mit der Herstellung konventioneller Tr ansistoren vereinbar ist. Es ist zu erkennen, daß die Transistor-Basisschicht 25 und die ohmschen Kontakte 26 des Hochverstärkungs-Transistors gleichzeitig gebildet werden. Die Diffusion der ohmschen Kontakte erzeugt nicht nur Kontakte niedrigen spez. Widerstands an der aktiven Basiszone 21, die für rauscharme und hochfrequente Leistungsumsetzung erforderlich sind, sondern begrenzt die seitliche Erstreckung der aktiven Basiszone 21. D.h., die seitliche Diffusion der ohmschen Kontaktzonen 26 unter die Maske 23 bestimmt die gegenüberliegenden Begrenzungen der aktiven Basiszone 21 und erlaubt daher die Bildung einer erheblich geringeren Fläche des Emitter-Basis-Übergangs, als es andernfalls möglich wäre.
309807/0 8 86
Die ohm sehen Kontaktzonen unterdrücken auch die Injektion von Minoritätenträgern vom Emitter an der Emitterperipherie, die überlicherweise bei anderen Bauelementen zur Oberfläche oder zu Rekombinationsgebieten verlorengehen. Die hochleitenden ohmschen Kontaktzonen 26 beschränken den Emitterstrom v/irksam auf die Basiszone 21 hohen spez. Widerstands, wodurch der Wirkungsgrad auf ein Maximum erhöht wird. Die Unterdrückung von Oberflächenrekombination durch die ρ -Diffusion verbessert auch das niederfrequente Rauschverhalten.
Die beschriebenen Verfahrensstufen sind sämtlich bei der Herstellung von integrierten Siliziumschaltungen bekannt. Das Plättchen besteht vorzugsweise aus Silizium, wobei die verschiedenen Masken aus Siliziumdioxid gebildet werden, in denen die verschiedenen Fenster mittels bekannter fotolithografischer Maskier- und Ätzverfahren sehr genau gebildet werden können. Die Basiszone 21 in Fig. 1 wird vorzugsweise durch Ionenimplantation von
13 2
Bor einer Dosis von 1x10 /cm mit einer Energie von 20-50 KEV hergestellt. Diese Implantation wird anschließend durch eine Diffusion bei 1200 C während zwei bis drei Stunden wieder verteilt, wobei der freiliegende Halbleiter mit einer den implantierten Dotierstoff enthaltenden Borabdeckung belegt ist. Dies führt zu einer geeignet niedrigen Trägerkonzentration für eine Basisschicht
309007/0886
21 hohen spez. Widerstands, dessen spez. Flächenwiderstand etwa 2000 Ohm beträgt. Die diffundierten Zonen 25 und 26 dagegen können einen spez, Flächenwiderstand von Ohm haben, wie dies bei integrierten Siliziumschaltungen üblich ist. Der Emitter kann einen typischen Flächenwiderstand von 4 Ohm und eine Tiefe von 1, 6 um haben. Da lediglich der Übergang der Emitterzone zur Basiszone 21 des Hochverstärkungs-Transistors elektrisch aktiv ist, kann die tatsächlich diffundierte Emitterfläche so groß gemacht werden, daß die praktische.Fabrikation erleichtert wird. Bei der normalen Herstellung von Transistoren hoher Verstärkung wird die Emitterzone dagegen extrem klein gemacht, um die Fläche des Emitter-Basia-Übergangs möglichst klein zu ma dien.
Diese letzte Eigenschaft kann zur Erzielung eines weiteren Vorteils verwendet werden, der darin liegt, daß die Bildung eines zweifachen Hochverstärkungs-Tr ansistors, wie er in Fig. 5 gezeigt ist, möglich ist. Aus den vorstehenden' Erörterungen ist klar, daß die aktive Basiszone so maskiert werden kann, daß die Bildung von drei ohmschen Kontaktzonen 26A, 26B und 26C möglich ist. Hierdurch werden wiederum zwei in Fig. 5 gezeigte aktive Basiszonen 21A und 2IB anstelle der einzigen aktiven Basiszone nach Fig. 4 begrenzt. Die beiden aktiven
309307/088 6
Basiszonen 21A und 21B bilden einstreifige Hochverstärkungs-Transistoren. Dieses Konzept kann noch erweitert werden, so daß es viele solcher Emitter streif en umfaßt« wodurch die Leistungsaufnahmeeigenschaften des Bauteils erhöht werden können. Die damit verbundene Verminderung des spez. Basiswiderstandes verbessert auch das Rauschverhalten und erhöht die Hochfrequenzeigenschaften des Bauteils. Der zweifache Hochverstärkungs-Transistor ist selbstverständlich in gleicher Weise mit der Herstellung konventioneller Transistoren verträglich wie beim Ausführungsbeispiel nach Fig. 4. Fig. 5 zeigt auch die Anordnung des Kollektorkontakts 15A auf der Oberfläche des Bauteils, wobei lediglich gezeigt werden soll, daß der Kollektorkontakt nicht in der vorher gezeigten Weise als vergrabener Kontakt ausgebildet sein muß.
Es ist zu erkennen, daß der beschriebene Aufbau zusätzlich zu hoher Verstärkung weitere wesentliche Bauteileigenschaften ermöglicht. Hierzu gehört verbessertes Rauschverhalten infolge der Kombination von hoher Verstärkung und niedrigem spez. Ba si skontakl widerst and und verminderte Basis-OberflächenrckombinationsgoscliwiiKligkcit. Darüber hinaus führt der verminderte spez. Basiskontaktwidcrsland in Verbindung mit der Teeluiik der Begrenzung der Kmitterfläche zu
309807/0886
einer wesentlichen Verbesserung der Hochfrequenzleistung des Transistors. Bei den speziell beschriebenen Ausführung sbei spielen wurde streifenförmige Geometrie, Epitaxie, Ionenimplantation und Diffusion verwendet, jedoch ist ersichtlich, daß andere bekannte alternative Verfahren ebenfalls verwendet werden können. Der Bauteil kann auch aus anderen Materialien als Silizium hergestellt werden und den beschriebenen komplementäre Leitungstypen können alternativ erzeugt werden.
309807/0886

Claims (10)

  1. PATENTANSPRÜCHE
    \1^/ Verfahren zur Herstellung von Halble it erbaut eil en, bei dem wenigstens zwei Bauelemente auf einem gemeinsamen Substrat gebildet werden, wobei auf dem Substrat eine erste Zone eines ersten Leitungstyp gebildet wird, dadurch gekennzeichnet,
    daß zur Bildung eines ersten Halbleiterbauelements (12) auf einem Abschnitt der ersten Zone (18) eine zweite Zone (21) relativ hohen spez. Widerstands eines zweiten Leitungstyp gebildet wird,
    daß in einem Abschnitt der zweiten Zone (21) und in wenigstens einem weiteren Abschnitt der ersten Zone (18) wenigstens ein zweites Halbleiterbauelement (13) gebildet wird und daß dritte Zonen (25, 26) relativ niedrigen spezifischen Widerstands vom zweiten Leitungstyp und in jeder dritten Zone (25, 26) eine vierte Zone (29, 30) relativ niedrigen spez. Widerstands vom ersten Leitungstyp gebildet werden, wobei die vierte Zone (29) im ersten Halbleiterbauelement (12) über der zweiten Zone (21) liegt.
    309807/0886
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Zone (18) als Kollektorzone, die zweite Zone (21) als erste Basiszone, die dritte Zone (26) des ersten Halbleiterbauelements (12) als ohmsche Kontaktzone und die dritte Zone (25) des zweiten Halbleiterbauelements (13) als zweite Basiszone ausgebildet werden, wobei die vierten Zonen (29, 30) eine Emitterzone bilden, so daß die Halbleiterbauelemente (12, 13) Transistoren sind, von denen das erste Halbleiterbauelement (12) ein Hochverstärkungs-Transistor ist.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Tiefe der ohmschen Kontaktzone tiefer als die Tiefe der ersten Basiszone ausgebildet wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis S5 dadurch gekennzeichnet, daß die dritte Zone (26) gleichzeitig mit der Bildung in wenigstens einem anderen Abschnitt des Substrat/ im Abschnitt der zweiten Zone (21) gebildet wird.
  5. 5. Verfahren nach einem dor Ansprüche 2 bis 4, dadurch gekennzeichnet, daß dieohmsehen Kontaktzonen durch Diffusion in die erste Zone (IH) gebildet worden, so daß die seitliche Diffusion der ohmschon Kontnktzonen die Begrenzung der ersten
    Basiszone bestimmt. .
    3 0 (1 β 0 7 / 0 8.8 G
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Zone (18) durch epitaktisches Aufwachsen einer Halbleiterschicht auf dem Substrat (11) gebildet wird, und daß die zweite Zone (21) in ihr durch Ionenimplantation gebildet wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Zone (21) durch Ionenimplantation von Bor gebildet wird.
  8. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Kontaktzonen (15, 16) niedrigen spez. Widerstands für die erste Zone (18) vor dem epitaktischen Aufwachsen der ersten Zone (18) in das Substrat (11) eindiffundiert werden.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß wenigstens eine weitere dritte Zone (26B) gebildet wird, welche die zweite Zone (21A, 21B) des ersten Halbleiterbauelements (12) unterteilt.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die vierte Zone über der dritten Zone (26B) und den zweiten Zonen (21Λ, 21P) auiigcbildiit wird.
    3 0 1I 8 0 7 / 0 8 8 C
DE2236897A 1971-08-02 1972-07-27 Verfahren zur herstellung von halbleiterbauteilen Ceased DE2236897A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP48114883A JPS5810357B2 (ja) 1972-07-27 1973-10-15 タスウノ シユウゴウタイトクニカモツセンジヨウノ エイセン オヨビ シジウインチノクドウヨウリユウタイリヨクキカン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00168034A US3817794A (en) 1971-08-02 1971-08-02 Method for making high-gain transistors

Publications (2)

Publication Number Publication Date
DE2236897A1 true DE2236897A1 (de) 1973-02-15
DE2236897B2 DE2236897B2 (de) 1975-09-04

Family

ID=22609812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2236897A Ceased DE2236897A1 (de) 1971-08-02 1972-07-27 Verfahren zur herstellung von halbleiterbauteilen

Country Status (10)

Country Link
US (1) US3817794A (de)
JP (1) JPS5145944B2 (de)
BE (1) BE786889A (de)
CA (1) CA954637A (de)
DE (1) DE2236897A1 (de)
FR (1) FR2148175B1 (de)
GB (1) GB1340306A (de)
IT (1) IT961727B (de)
NL (1) NL160433C (de)
SE (1) SE374457B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2532608A1 (de) * 1975-07-22 1977-01-27 Itt Ind Gmbh Deutsche Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147762B1 (de) * 1974-02-04 1976-12-16
JPS5148978A (ja) * 1974-10-24 1976-04-27 Nippon Electric Co Handotaisochinoseizohoho
JPS5180786A (de) * 1975-01-10 1976-07-14 Nippon Electric Co
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
DE3020609C2 (de) * 1979-05-31 1985-11-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
US4298402A (en) * 1980-02-04 1981-11-03 Fairchild Camera & Instrument Corp. Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
DE3317437A1 (de) * 1983-05-13 1984-11-15 Deutsche Itt Industries Gmbh, 7800 Freiburg Planartransistor mit niedrigem rauschfaktor und verfahren zu dessen herstellung
GB2188479B (en) * 1986-03-26 1990-05-23 Stc Plc Semiconductor devices
JPH02230742A (ja) * 1989-03-03 1990-09-13 Matsushita Electron Corp 半導体装置
US5138413A (en) * 1990-10-22 1992-08-11 Harris Corporation Piso electrostatic discharge protection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2532608A1 (de) * 1975-07-22 1977-01-27 Itt Ind Gmbh Deutsche Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung

Also Published As

Publication number Publication date
JPS5145944B2 (de) 1976-12-06
SE374457B (de) 1975-03-03
FR2148175A1 (de) 1973-03-11
FR2148175B1 (de) 1977-08-26
US3817794A (en) 1974-06-18
NL7210358A (de) 1973-02-06
BE786889A (fr) 1972-11-16
GB1340306A (en) 1973-12-12
JPS4825483A (de) 1973-04-03
IT961727B (it) 1973-12-10
DE2236897B2 (de) 1975-09-04
CA954637A (en) 1974-09-10
NL160433C (nl) 1979-10-15
NL160433B (nl) 1979-05-15

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2242026A1 (de) Mis-feldeffekttransistor
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2236897A1 (de) Verfahren zur herstellung von halbleiterbauteilen
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2364752A1 (de) Halbleitervorrichtung
DE3022122C2 (de)
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2101279C2 (de) Integrierter, lateraler Transistor
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69838794T2 (de) Verfahren zur herstellung eines leistungsbipolartransistors
DE69030205T2 (de) Bipolarer Transistor und Verfahren zu dessen Herstellung
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
DE2627922A1 (de) Halbleiterbauteil
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1207010B (de) Flaechentransistor mit einem Halbleiterkoerper mit vier Zonen abwechselnd entgegengesetzten Leitungstyps, Verfahren zum Herstellen und Schaltung solcher Flaechentransistoren
DE2756777C3 (de) Digitalschaltungselement
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1944035C3 (de) Monolithische integrierte Schaltung mit mindestens zwei Feldeffekttransistoren mit komplementären Kanälen

Legal Events

Date Code Title Description
BHV Refusal