DE69030129T2 - Herstellungsverfahren einer integrierten Halbleiterschaltung - Google Patents

Herstellungsverfahren einer integrierten Halbleiterschaltung

Info

Publication number
DE69030129T2
DE69030129T2 DE69030129T DE69030129T DE69030129T2 DE 69030129 T2 DE69030129 T2 DE 69030129T2 DE 69030129 T DE69030129 T DE 69030129T DE 69030129 T DE69030129 T DE 69030129T DE 69030129 T2 DE69030129 T2 DE 69030129T2
Authority
DE
Germany
Prior art keywords
layer
crystal
pin
hemt
hbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69030129T
Other languages
English (en)
Other versions
DE69030129D1 (de
Inventor
Goro Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1092691A external-priority patent/JPH02271569A/ja
Priority claimed from JP1092690A external-priority patent/JPH02271568A/ja
Priority claimed from JP1092692A external-priority patent/JPH02271570A/ja
Priority claimed from JP1104992A external-priority patent/JPH06105780B2/ja
Priority claimed from JP1104993A external-priority patent/JPH06105781B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of DE69030129D1 publication Critical patent/DE69030129D1/de
Publication of DE69030129T2 publication Critical patent/DE69030129T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

    Der Erfindung zugrundeliegender allgemeiner Stand der Technik (Gebiet der Erfindung)
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, die als Grundelemente integrierte optische und elektronische Bauteile aufweist, um eine integrierte opto-elektronische Halbleiterschaltung auszubilden, die für optische Faserkommunikation und ähnliches verwendet wird.
    • (Verwandter Stand der Technik)
  • Eine Struktur, die durch Integrieren von pin-Photodioden (PIN-PDs) als lichtempfangende Bauteile und Feldeffekttransistoren (FETs) als elektronische Bauteile auf einem Substrat erhalten wird, ist in optischer Faserkommunikation als ein Empfangseingang bekannt.
  • Eine andere konventionelle Struktur ist auch bekannt, in der PIN-PDs und FETs monolithisch auf einem InP-Substrat ausgebildet sind. DE-A-3 712 864 zeigt eine integrierte PIN-PD und HEMT-Struktur und ihre Fertigung.
  • Die Struktur, die die lichtempfangenden und elektronische Bauteile aufweist, die auf einem Substrat ausgebildet sind, wird durch Löten der entsprechenden Bauteile auf das Substrat ausgebildet. Die Betriebssicherheit dieser Struktur ist geringer als eine monolithische Struktur und die Hybridstruktur ist nicht für Massenproduktion geeignet.
  • Die oben beschriebene, konventionelle Monolithstruktur weist keine bipolaren Transistoren auf. Ein Empfangseingang weist in der optischen Faserkommunikation vorzugsweise FETs auf, die bei ihrer ersten Signalverstärkerstufe eine hohe Eingangsimpedanz und geringes Schrotrauschen aufweisen. Bei den folgenden Stufen werden vorzugsweise bipolare Transistoren verwendet, die eine hohe Steilheit aufweisen. Deshalb ist eine große Nachfrage nach einer integrierten monolithischen Halbleiterschaltung entstanden, bei der PIN-PDs, FETs und bipolare Transistoren auf einem einzigen Substrat ausgebildet sind aber solch eine integrierte Halbleiterschaltung ist noch nicht entwickelt worden.
    • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung vorzusehen, bei dem PIN-PDs, FETs und bipolare Transistoren monolithisch auf einem einzigen Halbleitersubstrat ausgebildet sind.
  • Diese Aufgabe der vorliegenden Erfindung wird durch ein Verfahren gemäß Anspruch 1 oder Anspruch 2 erreicht.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist eine Teilansicht, die ein Beispiel einer integrierte Halbleiterschaltung zeigt, die durch ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung gemäß der vorliegenden Erfindung erhalten werden kann;
  • Fig. 2A bis 2I sind Teilansichten zum Erklären der Schritte beim Herstellen einer integrierten Halbleiterschaltung gemäß Fig. 1;
  • Fig. 3A bis 3I sind Teilansichten zum Erklären alternativer Schritte beim Herstellen einer integrierten Halbleiterschaltung gemäß Fig. 1;
  • Fig. 4A bis 4I sind Teilansichten zum Erklären der Schritte bei einem dritten Prozeß zum Herstellen einer integrierten Halbleiterschaltung gemäß Fig. 1;
  • Fig. 5A bis 5D sind Teilansichten zum Erklären der Schritte bei einem vierten Prozeß zum Herstellen einer integrierten Halbleiterschaltung gemäß Fig. 1;
  • Fig. 6A bis 6D sind Teilansichten zum Erklären der Schritte bei einem fünften Prozeß zum Herstellen einer integrierten Halbleiterschaltung gemäß Fig. 1;
  • Fig. 7A bis 7D sind Teilansichten zum Erklären der Schritte beim Herstellen einer integrierten Halbleiterschaltung gemäß einem Verfahren des ersten Ausführungsbeispiels der vorliegenden Erfindung und
  • Fig. 8A bis 8D sind Teilansichten zum Erklären der Schritte beim Herstellen einer integrierten Halbleiterschaltung gemäß einem Verfahren des zweiten Ausführungsbeispiels der vorliegenden Erfindung.
    • Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
  • Fig. 1 zeigt eine Teilansicht eines Beispiels einer integrierten Halbleiterschaltung, die durch ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung gemäß der vorliegenden Erfindung hergestellt werden kann. Wie in Fig. 1 gezeigt, sind Epitaxialkristalle bzw. Epitaxiekristalle für eine PIN-PD 16 (pin-Photodiode), ein Transistor mit hoher Elektronenbeweglichkeit (HEMT) 18 als eine Art eines FET und ein Heteroübergangs- Bipolartransistor (HBT) 17 monolithisch auf einem Indiumphosphid-(InP-)Substrat 1 ausgebildet. Die Epitaxialkristalle für PIN-PD 16, HEMT 18 bzw. HBT 17 sind durch Halbleiterschichten 2, 3 und 4, Halbleiterschichten 13 und 14 und Halbleiterschichten 7, 8, 9 bzw. 10 aufgebaut. Des weiteren sind Elektroden 22 und 23 für die PIN-PD 16, wie in Fig. 1 gezeigt, auf den Halbleiterschichten 4 und 2 ausgebildet, Elektroden 24, und 26 für den HEMT 18 sind auf der Schicht 14 ausgebildet und Elektroden 27, 28 und 29 sind auf den Epitaxialschichten 10, 9 und 7 ausgebildet. Organische Metallgasphasenepitaxie (OMVPE) wird als ein Epitaxiewachstumsverfahren zum Ausbilden der obigen Epitaxialkristalle bei einem niedrigen Druck von 100 Torr oder weniger (1 Torr = 133,3 Pa) durchgeführt, welches gutes selektives Wachstum vorbringt. Eine Substrattemperatur wird auf etwa 600ºC bis 700ºC eingestellt und Reaktionsgase werden sorgfältig in Übereinstimmung mit den auszubildenden Halbleiterschichten ausgewählt. Eine InP-Schicht, eine Galliumindiumarsenid- (GaInAs-) Schicht und eine Aluminiumindiumarsenid- (AlInAs-) Schicht sind Halbleiterschichten, die durch Epitaxie ausgebildet werden. Diese Halbleiterschichten werden in Ubereinstimmung mit den Elementtypen selektiv verwendet.
  • Trimethylindium (TMI), Phosphin (PH&sub3;) und Arsin (AsH&sub3;) werden als Reaktionsgase bei der Epitaxie einer InP Schicht verwendet. Trimethylgallium (TMG), Trimethylindium (TMI) und Arsin (AsH&sub3;) werden als Reaktionsgase bei Epitaxie einer GaInAs-Schicht verwendet. Trimethylaluminium (TMA), Trimethylindium (TMI) und Arsin (AsH&sub3;) werden als Reaktionsgase bei Epitaxie einer AlInAs-Schicht verwendet.
  • Die Epitaxialkristalle für die PIN-PD 16, den HEMT 18 und den HBT 17 werden unabhängig ausgebildet und wenn einer der Kristalle ausgebildet wird, werden die anderen durch eine selektive Wachstumsmaske abgedeckt.
  • Eine Siliciumnitridschicht (SiNx-Schicht) oder eine Siliciumoxidschicht (SiO&sub2;-Schicht) wird als die selektive Wachstumsmaske verwendet, die unten beschrieben werden soll.
  • Die Schritte zur Herstellung einer integrierten Halbleiterschaltung, die in Fig. 1 gemäß einem möglichen Verfahren gezeigt werden, werden mit Bezug auf Fig. 2A bis 2I beschrieben. Bei diesem Verfahren werden die PIN- PD 16, der HEMT 18 und der HBT 17 in der genannten Reihenfolge ausgebildet.
  • Eine Epitaxie für eine PIN-PD-Ausbildung wird auf dem vorbereiteten InP-Substrat 1 durchgeführt. In diesem Fall werden eine n-GaInAs-Schicht 2, eine GaInAs- Eigenleitungssschicht 3 (bzw. intrinsische Sicht) und eine p-GaInAs-Schicht 4 in der genannten Reihenfolge ausgebildet (Fig. 2A).
  • Ein Mesa-Ätzen wird durchgeführt, so daß die Epitaxialschichten 2 und 3 nur auf einem zukünftigen PIN- PD-Ausbildungsbereich 5 (Fig. 1) belassen werden. Für diesen Zweck wird z. B. durch chemische Elektronenzyklotronresonanz-Plasma-Gasphasenabscheidung (ECR-plasma-CVD) eine Siliciumnitridschicht auf der gesamten Oberfläche des Substrats ausgebildet. Ein Photolackmuster bzw. Resistmuster wird auf der Oberfläche des zukünftigen PIN-PD-Bereichs 5 ausgebildet und die Siliciumnitridschicht wird mit Flußsäure (HF) unter Verwendung des Photolackmusters als einer Maske geätzt.
  • Die Epitaxialschichten 2 und 4 werden sequentiell geätzt, wobei die übriggebliebene Siliciumnitridschicht und das übriggebliebene Photolackmuster auf dem zukünftigen PIN- PD-Bereich 5 als Masken verwendet werden. Das Photolackmuster und die übriggebliebene Siliciumnitridschicht, die als die Masken verwendet werden, werden entfernt, um einen PIN-PD-Kristall 16 auszubilden (Fig. 2B).
  • Eine selektive Wachstumsmaske 6, die aus einer Siliciumnitridschicht oder Siliciumoxidschicht hergestellt ist, wird in dem PIN-PD-Bereich 5 ausgebildet. Diese Maske 6 wird durch Wachstum mittels ECR-plasma-CVD und Strukturieren unter Verwendung eines Photolackmusters in der gleichen Weise wie die Siliciumnitridmaske wie bei dem obigen Mesa-Ätzen ausgebildet (Fig. 2C).
  • Dann wird selektives, epitaktisches Aufwachsen eines HEMT durchgeführt. Insbesondere werden eine GaInAs- Eigenleitungssschicht 13 als eine aktive Schicht und eine n-AlInAs-Schicht 14 als eine Elektronendonatorschicht sequentiell auf der gesamten Oberfläche mit Ausnahme der selektiven Wachstumsmaske 6 ausgebildet (Fig. 2D). Ein Mesa-Atzen wird durchgeführt, um die Epitaxialschichten 13 und 14 nur auf einem zukünftigen HEMT- Ausbildungsbereich 15 zu belassen, wobei ein HEMT- Kristall 18 ausgebildet wird (Fig. 2E). Dieses Mesa-Ätzen ist das gleiche wie das in dem PIN-PD-Bereich 5 und schließt den Schritt des Ausbildens einer Siliciumnitridschicht oder Siliciumoxidschicht durch ECR- plasma-CVD, den Schritt des Strukturierens der Siliciumnitridschicht oder Siliciumoxidschicht und den Ätzschritt unter Verwendung der strukturierten Schicht ein. Eine selektive Wachstumsmaske 19, die aus einer Siliciumnitridschicht oder Siliciumoxidschicht besteht, wird in dem zukünftigen HEMT-Bereich 15 ausgebildet. Die selektive Wachstumsmaske 6 wird in dem PIN-PD-Bereich belassen. Die selektive Wachstumsmaske 19 wird auch durch Schichtwachstum mittels ECR-plasma-CVD und Strukturieren unter Verwendung eines Photolackmusters als einer Maske ausgebildet (Fig. 2F).
  • Dann wird selektive Epitaxie für einen HBT durchgeführt. Eine n+-GaInAs-Schicht 7, eine n-GaInAs-Schicht 8, eine p-GaInAs-Schicht 9 und eine n-InP-Schicht 10 werden auf der gesamten Oberfläche mit Ausnahme der selektiven Wachstumsmasken 6 und 19 ausgebildet (Fig. 2G). Mesa- Ätzen wird durchgeführt, um einen HBT-Kristall 17 in einem HBT-Bereich 11 wie in dem HEMT-Bereich 15 zu belassen (Fig. 2H).
  • Schließlich werden die selektiven Wachstumsmasken 6 und 19 entfernt, um den PIN-PD-Kristall 16, den HBT-Kristall 17 bzw. den HEMT-Kristall 18 in den Bereichen 5, 11 bzw. auszubilden (Fig. 2I). Die jeweiligen Epitaxialschichten der Kristalle 16, 17 und 18 werden selektiv geätzt, um die PIN-PD-, HBT- und HEMT-Bauteile auszubilden und danach werden, wie in Fig. 1 gezeigt, Elektroden 22 bis 29 ausgebildet, um die integrierte Halbleiterschaltung fertigzustellen.
  • Eine p-Basisschicht (d. h., die p-GaInAs-Schicht 9 in dem ersten Ausführungsbeispiel) des HBTs wird meistens mit einem Fremdatom mit einer Konzentration von 10¹&sup8; cm&supmin;³ oder mehr dotiert. Das Fremdatom, wie z. B. Zink (Zn) und Beryllium (Be), das als ein p-Dotierstoff verwendet wird, kann bei einer hohen Temperatur leicht diffundiert werden. Wenn der p-Dotierstoff des HBTs in den n-Emitter (d. h. in diesem Ausführungsbeispiel die n-InP-Schicht 10) diffundiert ist, wird ein p-n-Übergang, d. h. ein Emitter-Basis-Übergang in dem Emitter ausgebildet. Hohe Emitterinjektionseffizienz kann ungünstigerweise durch einen Heteroübergang verloren werden.
  • Wenn der p-Dotierstoff in den Kollektor (d. h. in diesem Ausführungsbeispiel die n-GaInAs-Schicht 8) diffundiert wird, wird die Dicke der Basisschicht beträchtlich erhöht und die Ladungsträgerlaufzeit in der Basisschicht kann verlängert sein, wobei oft die Hochfrequenzeigenschaften verschlechtert werden (d. h., ein Rückgang bei der Grenzfrequenz fT).
  • Gemäß diesem Verfahren wird der HBT-Kristall 17 nach der Ausbildung des PIN-PD-Kristalls 16 und des HEMT-Kristalls 18 ausgebildet. Mit anderen Worten: Nach der Ausbildung des HBT-Kristalls 17 wird keine Epitaxie für andere Bauteile durchgeführt. Deshalb wird der HBT-Kristall 17 keinen hohen Temperaturen ausgesetzt.
  • Der p-Dotierstoff wird nicht von der Basisschicht zu der Emitter- und Kollektorschicht diffundiert und die Hochfrequenzeigenschaften werden nicht verschlechtert.
  • Gemäß diesem Verfahren zur Herstellung der integrierten Halbleiterschaltung, wird der HBT-Kristall nicht der Wärme ausgesetzt, die bei Epitaxie zum Ausbilden der Kristalle anderer Bauteile erzeugt wird. Der Dotierstoff in der Basisschicht wird nicht in die Emitter- und Kollektorschicht hineindiffundiert. Deshalb kann der HBT zusammen mit der PIN-PD und dem HEMT ohne Verschlechterung der hohen Emitterinjektionseffizienz und der Hochfrequenzeigenschaften des HBTs auf einem einzigen Substrat monolithisch ausgebildet werden.
  • Ein anderes Verfahren zur Herstellung der integrierten Halbleiterschaltung, die in Fig. 1 gezeigt wird, wird mit Bezug auf Fig. 3A bis 31 beschrieben. Die Reihenfolge der Ausbildung der Epitaxialkristalle 16 bis 18 für eine PIN- PD, einen HBT und einen HEMT ist anders als die in dem ersten Ausführungsbeispiel. Insbesondere werden der HEMT- Epitaxialkristall 18, der PIN-PD-Epitaxialkristall 16 und der HBT-Epitaxialkristall 17 in der genannten Reihenfolge ausgebildet.
  • Die alternativen Schritte beim Herstellen der integrierten Halbleiterschaltung von Fig. 1 werden mit Bezug auf Fig. 3a bis 3I detailliert beschrieben.
  • Eine Epitaxie wird zum Ausbilden eines HEMTs 18 auf einem vorbereiteten InP-Substrat durchgeführt. Eine GaInAs- Eigenleitungssschicht 13, die als eine aktive Schicht dient, und eine n-AlInAs-Schicht 14, die als eine Elektronendonatorschicht dient, werden sequentiell auf dem Substrat 1 ausgebildet (Fig. 3A). Ein Mesa-Ätzen wird durchgeführt, um die Epitaxialschichten 13 und 14 nur in einem zukünftigen HEMT-Bereich 15 zu belassen. Insbesondere wird durch chemische Elektronenzyklotronresonanz-Plasma-Gasphasenabscheidung (ECR-plasma-CVD) eine Siliciumnitridschicht auf der gesamten Oberfläche des Substrats ausgebildet. Ein Photolackmuster wird auf der Oberfläche des zukünftigen HEMT-Bereichs 15 ausgebildet und die Siliciumnitridschicht wird mit Flußsäure (HF) unter Verwendung des Photolackmusters als Maske geätzt. Die Epitaxialschichten 13 und 14 werden sequentiell geätzt, wobei die übriggebliebene Siliciumnitridschicht und das Photolackmuster, das auf dem zukünftigen HEMT-Bereich 15 belassen wurde, als Masken verwendet werden. Das Photolackmuster und die übriggebliebene Siliciumnitridschicht, die als die Masken verwendet werden, werden entfernt, um einen HEMT-Kristall 18 auszubilden (Fig. 3B). Eine selektive Maske 19, die aus einer Siliciumnitridschicht oder Siliciumoxidschicht hergestellt ist, wird in dem HEMT-Bereich 15 ausgebildet. Diese selektive Wachstumsmaske 19 wird durch das Wächstum mittels ECR-plasma-CVD und Strukturieren ausgebildet, wobei ein Photolackmuster wie in der Siliciumoxidmaske beim obigen Mesa-Ätzen verwendet wird (Fig. 3C).
  • Eine selektive Epitaxie wird für eine PIN-PD durchgeführt. Insbesondere werden eine n-GaInAs-Schicht 2, eine GaInAs-Eigenleitungssschicht 3 und eine p-GaInAs- Schicht 4 sequentiell {auf der gesamten Oberfläche} mit Ausnahme der selektiven Wachstumsmaske 19 ausgebildet (Fig. 3D) Mesa-Ätzen wird durchgeführt, um die Epitaxialschichten 2 und 4 nur in einem zukünftigen PIN- PD-Bereich 5 zu belassen, wobei ein PIN-PD-Kristall 16 ausgebildet wird (Fig. 3E). Dieses Mesa-Ätzverfahren ist das gleiche wie das für den HEMT 18 und schließt den Schritt des Ausbildens einer Siliciumnitridschicht oder Siliciumoxidschicht durch ECR-plasma-CVD, den Schritt des Strukturierens der Siliciumnitridschicht oder Siliciumoxidschicht und den Ätzschritt, der die strukturierte Schicht als Maske verwendet, ein. Eine selektive Wachstumsmaske 6, die aus einer Siliciumnitridschicht oder Siliciumoxidschicht besteht, wird in dem PIN-PD-Bereich 5 gebildet. In diesem Fall wird die selektive Maske 19 in dem HEMT-Bereich 15 belassen. Die selektive Wachstumsmaske 6 wird durch Schichtwachstum mittels ECR-plasma-CVD und Strukturieren ausgebildet, wobei ein Photolackmuster wie in der selektiven Wachstumsmaske 19 verwendet wird (Fig. 3F).
  • Dann wird eine selektive Epitaxie für einen HBT durchgeführt. Insbesondere werden eine n+-GaInAs-Schicht 7, eine n-GaInAs-Schicht 8, eine p-GaInAs-Schicht 9 und eine n-InP-Schicht 10 sequentiell auf der gesamten Oberfläche mit Ausnahme der selektiven Wachstumsmasken 6 und 19 ausgebildet (Fig. 3G). Mesa-Ätzen wird durchgeführt, um einen HBT-Kristall 17 in einem HBT- Bereich 11 in der gleichen Weise wie bei dem PIN-PD- Bereich 5 zu belassen (Fig. 3H).
  • Schließlich werden die selektiven Wachstumsmasken 6 und 19 entfernt, um den PIN-PD-Kristall 16, den HBT-Kristall 17 und den HEMT-Kristall 18 in den Bereichen 5, 11 und 15 auszubilden (Fig. 3I). Die jeweiligen Epitaxialschichten der Kristalle 16, 17 und 18 werden selektiv geätzt, um die PIN-PD-, HBT- und HEMT-Bauteile auszubilden und danach werden, wie in Fig. 1 gezeigt, die Elektroden 22 bis 29 ausgebildet, um die integrierte Halbleiterschaltung fertigzustellen.
  • Wenn eine Epitaxie auf der gesamten Oberfläche des Substrats durchgeführt wird, wird die Oberfläche durch eine geeignete Ätzflüssigkeit (z. B. Schwefelsäure für ein InP-Substrat) geätzt, um eine saubere Oberfläche freizulegen und dann wird das Kristallwachstum durchgeführt. Aus diesem Grund wird eine gute Epitaxialschicht, die eine Konzentration von 1 x 10¹&sup5; cm&supmin; ³ oder weniger aufweist, erhalten. Im Gegenteil ist, wenn selektives Wachstum durchgeführt wird, eine selektive Wachstumsmaske, die aus Siliciumnitrid oder -oxid besteht, bereits auf der Oberfläche des Substrats ausgebildet. Aus diesem Grund wird die selektive Wachstumsmaske eine Kontaminationsquelle und es ist nicht einfach, eine Fremdatomkonzentration von 1 x 10¹&sup6; cm&supmin;³ oder weniger einzustellen.
  • Bei einem HEMT, der eine n-AlInAs/GaInAs-Epitaxialschicht aufweist, tendiert ein Strom dazu, nicht nur in der Sekundärelektronenschicht, sondern auch in der GaInAs- Schicht zu fließen, wenn die Fremdatomkonzentration in der GaInAs-Schicht 1 x 10¹&sup6; cm&supmin;³ übersteigt. Es besteht die Gefahr einer Zunahme der Drain-Leitfähigkeit in den Drain-I-V-Kennwerten und der Verschlechterung der Abschnüreigenschaften. Im Vergleich zu dieser Verschlechterung ist ein Einfluß der selektiven Wachstumsmaske auf andere Bauteile, d. h., den HBT und die PIN-PD, geringer als der auf den HEMT.
  • Bei diesem zweiten Verfahren wird Epitaxie des HEMT- Kristalls vor einer Epitaxie der HBT- und PIN-PD- Kristalle durchgeführt. Das heißt, der HEMT-Kristall wird auf einem sauberen Substrat ausgebildet, auf dem keine selektive Wachstumsmaske ausgebildet ist. Deshalb kann die Fremdatomkonzentration in der GaInAs-Schicht auf einen ausreichend geringen Pegel verringert werden und gute Drain-I-V-Eigenschaften können erhalten werden.
  • Bei dem zweiten Verfahren werden der PIN-PD-Kristall 16 und der HBT-Kristall 17 in der genannten Reihenfolge ausgebildet, nachdem der HEMT-Kristall 18 ausgebildet ist. Dennoch kann die Ausbildungsreihenfolge des PIN-PD- Kristalls 16 und des HBT-Kristalls 17 umgekehrt werden, wenn der HEMT-Kristall 18 vor Kristallen anderer Bauteile ausgebildet ist.
  • Gemäß dem zweiten Verfahren zur Herstellung der integrierten Halbleiterschaltung werden der HEMT, der HBT und die PIN-PD, die unterschiedliche Epitaxialstruktur aufweisen, monolithisch ausgebildet. Zusätzlich kann die Fremdatomkonzentration der aktiven Schicht des HEMT- Kristalls auf einen niedrigen Pegel reduziert werden, da Epitaxie für den HEMT-Kristall auf einer sauberen Oberfläche durchgeführt wird, auf der keine selektive Wachstumsmaske ausgebildet ist. Deshalb kann eine integrierte Halbleiterschaltung erhalten werden, die einen HEMT aufweist, der eine geringe Drain-Leitfähigkeit und gute Abschnüreigenschaften aufweist.
  • Noch ein weiteres Verfahren zur Herstellung derintegrierten Halbleiterschaltung, die in Fig. 1 gezeigt wird, wird mit Bezug auf Fig. 4A bis 4I detailliert beschrieben. Eine Ausbildungsreihenfolge einer PIN-PD, eines HBT und eines HEMT unterscheidet sich von jeder des ersten und des zweiten Ausführungsbeispiels Das heißt, ein PIN-PD-Epitaxialkristall 16, ein HBT- Epitaxialkristall 17 und ein HEMT-Epitaxialkristall 18 werden in der genannten Reihenfolge ausgebildet.
  • Die Schritte beim Herstellen der integrierten Halbleiterschaltung gemäß dem dritten Verfahren werden mit Bezug auf Fig. 4A bis 4I beschrieben.
  • Eine Epitaxie wird zum Ausbilden einer PIN-PD auf einem vorbereiten InP-Substrat 1 durchgeführt. Insbesondere werden eine n-GaInAs-Schicht 2, eine GaInAs- Eigenleitungsschicht 3 und eine p-GaInAs-Schicht 4 sequentiell auf dem InP-Substrat 1 ausgebildet (Fig. 4A).
  • Mesa-Ätzen wird durchgeführt, um die Epitaxialschichten 2 und 3 nur in einem zukünftigen PIN-PD-Bereich 5 zu belassen. Eine Siliciumnitridschicht wird z. B. durch chemische Elektronenzyklotronresonanz-Plasma- Gasphasenabscheidung (ECR-plasma-CVD) auf der gesamten Oberfläche des Substrats ausgebildet. Ein Photolackmuster wird auf der Oberfläche des PIN-PD-Bereichs 5 ausgebildet und die Siliciumnitridschicht wird mit Flußsäure (HF) unter Verwendung des Photolackmusters als Maske geätzt.
  • Die Epitaxialschichten 2 und 4 werden sequentiell geätzt, wobei die übriggebliebene Siliciumnitridschicht und das belassene Photolackmuster auf dem PIN-PD-Bereich 5 als Masken verwendet werden. Das Photolackmuster und die übriggebliebene Siliciumnitridschicht, die als die Masken verwendet werden, werden entfernt, um den PIN-PD-Kristall 16 auszubilden (Fig. 4B).
  • Eine selektive Wachstumsmaske 6, die aus einer Siliciumnitridschicht oder Siliciumoxidschicht besteht, wird in dem PIN-PD-Bereich 5 ausgebildet. Diese selektive Wachstumsmaske 6 wird durch Wachstum mittels ECR-plasma- CVD und Strukturieren ausgebildet, wobei ein Photolackmusters verwendet wird (Fig. 4C).
  • Eine selektive Epitaxie wird für einen HBT durchgeführt. Insbesondere werden eine n+-GaInAs-Schicht 7, eine n- GaInAs-Schicht 8, eine p-GaInAs-Schicht 9 und eine n-InP- Schicht 10 sequentiell auf der gesamten Oberfläche mit Ausnahme der selektiven Wachstumsmaske 6 ausgebildet (Fig. 4D). Mesa-Ätzen wird durchgeführt, um die Epitaxialschichten 7 bis 10 auf einem zukünftigen HBT- Bereich 11 zu belassen, wobei ein HBT-Kristall 17 ausgebildet wird (Fig. 4E). Dieses Mesa-Ätzverfahren ist das gleiche wie das für den PIN-PD-Bereich 5 und schließt den Schritt des Ausbildens einer Siliciumnitridschicht oder Siliciumoxidschicht durch ECR-plasma-CVD, den Schritt des Strukturierens der Siliciumnitridschicht oder Siliciumoxidschicht und den Ätzschritt, der die strukturierte Schicht als Maske verwendet, ein. Eine selektive Wachstumsmaske 12, die aus einer Siliciumnitridschicht oder Siliciumoxidschicht besteht, wird in dem HBT-Bereich 11 ausgebildet. In diesem Fall wird die selektive Wachstumsmaske 6 in dem PIN-PD-Bereich 5 belassen. Die selektive Wachstumsmaske 12 wird durch Schichtwachstum mittels ECR-plasma-CVD und Strukturieren ausgebildet, wobei wie bei der selektiven Wachstumsmaske 6 ein Photolackmuster verwendet wird (Fig. 4F).
  • Eine selektive Epitaxie wird für einen HEMT durchgeführt. Insbesondere werden eine GaInAs-Eigenleitungssschicht 13, die als eine aktive Schicht dient, und eine n-AlInAs- Schicht 14, die als eine Elektronendonatorschicht dient, sequentiell auf der gesamten Oberfläche mit Ausnahme der selektiven Wachstumsmasken 6 und 12 ausgebildet (Fig. 4G). Mesa-Ätzen wird durchgeführt, um den HEMT-Kristall 18 in einem HEMT-Bereich 15 wie in dem HBT-Bereich 11 zu belassen (Fig. 4H).
  • Schließlich werden die selektiven Wachstumsmasken 6 und 12 entfernt, um den PIN-PD-Kristall 16, den HBT-Kristall 17 beziehungsweise den HEMT-Kristall 18 in den Bereichen 5, 11 beziehungsweise 15 auszubilden (Fig. 4I). Die jeweiligen Epitaxialschichten der Kristalle 16, 17 und 18 werden selektiv geätzt, um die PIN-PD-, HBT- und HEMT- Bauteile auszubilden und danach werden, wie in Fig. 1 gezeigt, die Elektroden 22 bis 29 ausgebildet, um die integrierte Halbleiterschaltung fertigzustellen.
  • Die Elektroden, die auf der Oberfläche des HBT-Kristalls 17 und der Oberfläche des PIN-PD-Kristalls 16 ausgebildet werden, sind ohmsche Kontakte. Insbesondere wird eine Emitterelektrode auf der Oberfläche der n- InP-Schicht als die oberste Schicht des HBT-Kristalls 17 und eine Elektrode, die als Anode dient, auf der p-GaInAs-Schicht als die oberste Schicht des PIN-PD-Kristalls 16 ausgebildet. Zusätzlich zu den Source- und Drain- Elektroden als ohmsche Kontaktelektroden wird eine Schottky-Gateelektrode auf der n-AlInAs-Schicht 14 als die oberste Schicht des HEMT-Kristalls 18 ausgebildet. Die Eigenschaften der Schottky-Gateelektrode sind sehr empfindlich gegenüber der Kristallinität der Kristalloberfläche. Das heißt, wenn die Qualität der Kristalloberfläche gering ist, kann ein umgekehrter Strom (d. h. ein Gateverluststrom) erhöht werden und das Schrotrauschen der integrierten Halbleiterschaltung kann erhöht werden.
  • Wenn eine Siliciumnitridschicht oder Siliciumoxidschicht, die als eine selektive Wachstumsmaske dient, ausgebildet wird, werden Kristalldefekte in dieser Schicht ausgebildet. Wenn selektives Wachstum einer Epitaxialschicht in einem Zustand durchgeführt wird, in dem eine selektive Wachstumsmaske ausgebildet wird, werden während der Erwärmung oder Abkühlung aufgrund des Unterschiedes zwischen den thermischen Expansionskoeffizienten der Siliciumnitridschicht oder Siliciumoxidschicht und der Epitaxialschicht Kristalldefekte in dieser Schicht ausgebildet. Die Siliciumnitridschicht oder Siliciumoxidschicht kann während des Wachstums auf Grund von Wärme mit der Epitaxialschicht reagieren, wobei eine Diffusion von Atomen hervorgerufen wird. Auf diese Weise kann die selektive Wachstumsmaske die Kristallqualität der Oberfläche, auf der sie ausgebildet wird, verschlechtern.
  • Bei dem dritten Verfahren wird, da der HEMT-Kristall 18 ausgebildet wird, nachdem der PIN-PD-Kristall 16 und der HBT-Kristall 17 ausgebildet sind, die selektive Wachstumsmaske nicht auf dem HEMT-Kristall 18 ausgebildet, was dazu führt, daß die Oberflächenqualität die Kennlinien der Bauteile nachteilig beeinflußt. Verschlechterung der Kristallqualität, die durch eine selektive Wachstumsmaske verursacht wird, tritt nicht auf der Oberfläche des HEMT-Kristalls auf. Deshalb kann der Gateverluststrom der Schottky-Gateelektrode minimiert werden.
  • Gemäß dem dritten Verfahren zur Herstellung der integrierten Halbleiterschaltung kann der Oberflächenzustand des Kristalls ausgezeichnet aufrecht erhalten werden, da keine selektive Wachstumsmaske auf dem HEMT-Kristall ausgebildet wird. Deshalb kann ein Sperrstrom der Schottky-Gateelektrode, die auf dem Oberflächenkristall ausgebildet ist, minimiert werden und eine integrierte Halbleiterschaltung, die gute Rauscheigenschaften aufweist, kann erhalten werden.
  • Ein viertes Verfahren zur Herstellung einer integrierten Halbleiterschaltung wird mit Bezug auf Fig. 5A bis 5D beschrieben. Gemäß dem vierten Verfahren werden Epitaxialkristallschichten, die einen HEMT- Epitaxialkristall bilden, wie in Fig. 5A gezeigt, auf einem Indiumphosphid- (InP-) Halbleitersubstrat 1 ausgebildet und dann werden ein PIN-PD-Bereich 5 und ein HBT-Bereich 11 selektiv geätzt. Ein PIN-PD- Epitaxialkristall 16 bzw. ein HBT-Kristall 17 werden in dem Bereich 5 beziehungsweise 11 ausgebildet. Ein HEMT- Epitaxialkristall wird in einem HEMT-Bereich 15 ausgebildet.
  • Der HEMT-Kristall 18 besteht aus einer GaInAs-Schicht 13, die als eine aktive Schicht dient, und einer n-AlInAs- Schicht 14, die als eine Elektrondonatorschicht dient. Der PIN-PD-Kristall 16 besteht aus einer n-InP-Schicht 2, die als eine n-Schicht dient, einer GaInAs- Eigenleitungsschicht, die als Eigenleitungsschicht dient, und einer p-InP-Schicht, die als eine p-Schicht dient. Der HBT-Kristall 17 besteht aus einer n-InP-Schicht 7, die als eine Schicht unter der Kollektorschicht dient, einer n-GaInAs-Schicht 8, die als eine Kollektorschicht dient, einer p-GaInAs-Schicht, die als eine Basisschicht dient, und einer n-InP-Schicht 10, die als eine Emitterschicht dient. Zu dem Zeitpunkt der Ausbildung des HEMT-Kristalls 18, werden die GaInAs-Schicht und die n- AlInAs-Schicht, die den HEMT-Kristall bilden, auch in einem für den HEMT nicht benötigten Bereich 30 ausgebildet.
  • Eine Methode, zum Ausbilden der obigen Epitaxialschichten ist die gleiche wie jene, die mit Bezug auf die obigen ersten drei Verfahren beschrieben wird. Das heißt, eine konventionelle Epitaxiemethode und eine konventionelle, selektive Wachstumsmethode können verwendet werden. Bei dem vierten Verfahren wird der HEMT-Epitaxialkristall zuerst ausgebildet. Dennoch kann der PIN-PD- oder HBT- Epitaxialkristall zuerst ausgebildet werden.
  • Ein Photolack wird auf das Substrat aufgebracht, wobei auf der gesamten Oberfläche des Substrats eine Siliciumnitridschicht abgeschieden ist. Der Photolack wird mit einem photolithographischen Verfahren strukturiert. Die Siliciumnitridschicht wird dann unter Verwendung des Photolackmusters als Maske strukturiert, wobei Ätzmasken 16a bzw. 17a, die aus der strukturierten Siliciumnitridschicht bzww dem strukturierten Photolackfilm besteht, ausgebildet werden. Die Masken 16a und 17a können aus Siliciumoxid anstelle von Siliciumnitrid bestehen. Die p-Schicht 4 des PIN-PD- Kristalls 16 und die Emitterschicht 10 des HBT-Kristalls 17 werden geätzt, während Teile von diesen durch die Masken 16a und 17a geschützt sind (Fig. 5B).
  • Zu diesem Zeitpunkt wird eine Ätzflüssigkeit wie z. B. HCl:H&sub3;PO&sub4; verwendet, die selektiv InP aber nicht GaInAs und AlInAs ätzt. Das heißt, das selektive Ätzen wird so durchgeführt, daß das Ätzen der p-Schicht 4 und der Emitterschicht 10 automatisch gestoppt wird.
  • Eine Maske 20 bzw. 21, wobei jede aus einem Siliciumnitridmuster (oder einem Siliciumoxidmuster) und einem Photolackmuster besteht, wird in einem vorbestimmten Teil des HEMT-Bereichs 15 beziehungsweise des HBT-Bereichs 11 ausgebildet. Ein Ätzen wird durchgeführt, indem ein vorbestimmter Teil mit den Masken 16a, 20 und 21 abgeschirmt wird, wodurch die Eigenleitungsschicht 3 des PIN-PD-Kristalls 16, die Basisschicht 8 des HBT-Kristalls 17 und die Elektronendonatorschicht 14 und die aktive Schicht 13 des HEMT-Kristalls 18 (einschließlich des für einen HEMT unnötigen Bereichs) selektiv entfernt werden (Fig. 5C).
  • Zu diesem Zeitpunkt wird eine Ätzflüssigkeit, wie z. B. H&sub2;SO&sub4;:H&sub2;O&sub2;, die selektiv GaInAs und AlInAs aber nicht InP ätzt, verwendet. Das heißt, selektives Ätzen wird durchgeführt, so daß Ätzen der Eigenleitungsschicht 3, der Basisschicht 8, der Kollektorschicht 9, der Elektronendonatorschicht 14 und der aktiven Schicht 13 automatisch gestoppt wird. Wenn die Schicht 7 unter der Kollektorschicht des HBT-Kristalls 17 und die n-Schicht 2 des PIN-PD-Kristalls 16 nicht aus InP sondern aus GaInAs bestehen, muß der obige Ätzvorgang gestoppt werden, wenn eine der Schichten 7 oder 2 freigelegt werden. Da die Dicke der Eigenleitungsschicht des PIN-PD-Kristalls meistens 2 µm oder mehr ist und eine Gesamtdicke von Basis- und Kollektorschicht des HBT-Kristalls meistens 1 µm oder weniger ist, unterscheidet sich die Zeit, die für das Freilegen der n-Schicht des PIN-PD-Kristalls benötigt wird, von der, die für das Freilegen der Schicht unter der Kollektorschicht des HBT-Kristalls benötigt wird. Die n-Schicht des PIN-PD-Kristalls und die Schicht unter der Kollektorschicht des HBT-Kristalls können deshalb nicht gleichzeitig freigelegt werden. Insbesondere kann bei dem vierten Verfahren ein sogenanntes selektives Ätzen durchgeführt werden, da die n-Schicht des PIN-PD- Kristalls und die Schicht unter der Kollektorschicht des HBT-Kristalls aus InP bestehen und die Elektronendonatorschicht beziehungsweise die aktiven Schichten des HEMT-Kristalls aus n-AlInAs und GaInAs bestehen. Die Eigenleitungsschicht 3 des PIN-PD-Kristalls 16, die Basisschicht 8 des HBT-Kristalls und Teile des HEMT-Kristalls, die der Kollektorschicht 9 und dem unnötigen Bereich 30 entsprechen, können selektiv und simultan geätzt werden.
  • Nachdem der oben beschriebene Vorgang abgeschlossen ist, werden eine p- und eine n-Elektrode 22 und 23 des PIN-PD- Kristalls, Source-, Drain- und Gateelektrode 24, 25 und 26 des HEMT-Kristalls und Emitter-, Basis- und Kollektorelektrode 27, 28 und 29 des HBT-Kristalls ausgebildet (Fig. 5D) und eine notwendige Verdrahtung wird durchgeführt, um eine gewünschte integrierte Halbleiterschaltung fertigzustellen.
  • Fig. 6A bis 6D sind Teilansichten, die die Schritte beim Herstellen einer integrierten Halbleiterschaltung gemäß einem fünften Verfahren zeigen. Die integrierte Halbleiterschaltung, die durch das fünfte Verfahren erhalten wird, ist im wesentlichen gleich der, die durch das obige, vierte Verfahren erhalten wird, mit der Ausnahme, daß eine p-Schicht eines PIN-PD-Kristalls nicht aus InP sondern aus GaInAs besteht. Die gleichen Bezugszeichen wie bei dem vierten Verfahren bezeichnen die gleichen Teile bei dem fünften Verfahren und eine detaillierte Beschreibung davon wird weggelassen.
  • Ein PIN-PD-Kristall 105, ein HEMT-Kristall 18 und ein HBT-Kristall 17 werden auf einem InP-Substrat 1 ausgebildet (Fig. 6A) und eine Maske 17a wird einschließlich eines Photolackfilms und einer Siliciumnitridschicht auf einer Emitterschicht 10 des HBT-Kristalls 17 ausgebildet. Während ein vorbestimmter Teil durch die Maske 17a geschützt ist, wird selektives Ätzen durchgeführt, wodurch eine Basisschicht 8 des HBT- Kristalls 17 freigelegt wird, (Fig. 6B).
  • Masken 16a, 20 und 21, von denen jede einen Photolackfilms und eine Siliciumnitridschicht einschließt, werden ausgebildet und ein selektives Ätzen wird durchgeführt, während ein gewünschter Teil durch diese Masken geschützt wird. Eine Eigenleitungsschicht 3 des PIN-PD-Kristalls 105, die Basisschicht 8 des HBT- Kristalls und der Teil des HEMT-Kristalls in einem nicht benötigten Bereich 30 werden selektiv geätzt (Fig. 6C) Elektroden 22 bis 29 werden ausgebildet (Fig. 6D) und schließlich wird Verdrahtung durchgeführt, um eine gewünschte integrierte Halbleiterschaltung fertigzustellen.
  • Gemäß jedem des vierten und fünften Verfahrens zur Herstellung der integrierten Schaltungen aus Fig. 1 können die Eigenleitungsschicht (falls die p-Schicht aus GaInAs besteht, sowohl die p- als auch die Eigenleitungsschicht) des PIN-PD-Kristalls, die Basis- und die Kollektorschicht des HBT-Kristalls und der Teil des HEMT-Kristalls des nicht benötigten Bereichs gleichzeitig ohne genaues Steuern der Ätzzeit geätzt werden. Deshalb kann eine integrierte Halbleiterschaltung einschließlich PIN-PDs, HEMTs und HBTs innerhalb einer kurzen Zeitperiode hergestellt werden.
  • Man beachte, daß die Materialien für ein Substrat und eine Epitaxieschicht nicht auf die speziellen, oben beschriebenen Ausführungsbeispiele beschränkt sind, sondern beliebig ausgewählt werden können.
  • Ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung wird mit Bezug auf Fig. 7A bis 7D beschrieben. Den gleichen Abläufen wie bei dem obigen, vierten Verfahren folgend, werden bei dem ersten Ausführungsbeispiel, wie in Fig. 7A gezeigt, ein PIN-PD- Epitaxialkristall 16, ein HEMT-Epitaxialkristall 18 bzw. ein HBT-Epitaxialkristall 17 in einem PIN-PD-Bereich 5, einem HEMT-Bereich 15 bzw. einem HBT-Bereich 11 auf einem (InP-) Indiumphosphidhalbleitersubstrat 1 ausgebildet. Die Dicken der Epitaxialkristalle, die in diesen Bereichen ausgebildet werden, erfüllen die folgenden Ungleichungen:
  • 0,9 d&sub1; < d&sub2; + d&sub3; < 1,1 d&sub1;... (1)
  • d&sub4; + d&sub5; < d&sub1;... (2),
  • wobei d&sub1; die Dicke einer Eigenleitungsschicht 3 des PIN- PD-Kristalls 16 ist, d&sub2; die Dicke einer Basisschicht 8 des HBT-Kristalls 17 ist, d&sub3; die Dicke einer Kollektorschicht 9 des HBT-Kristalls 17 ist, d&sub4; die Dicke einer Elektronendonatorschicht 14 des HEMT-Kristalls 18 ist und d&sub5; die Dicke einer aktiven Schicht 13 des HEMT- Kristall 18 ist. Ungleichung (1) zeigt an, daß Epitaxie so durchgeführt wird, daß eine Gesamtdicke der Basisschicht 8 und der Kollektorschicht 9 so eingestellt wird, damit sie beinahe gleich der Dicke der Eigenleitungsschicht 3 ist. Ungleichung (2) zeigt an, daß eine Gesamtdicke der Elektronendonatorschicht 14 und der aktiven Schicht 13 so eingestellt wird, damit sie kleiner als die Dicke der Eigenleitungsschicht 3 ist.
  • Den gleichen Abläufen, wie bei dem vierten Verfahren mit Bezug auf Fig. 5B beschrieben, folgend, wird eine integrierte Halbleiterschaltung (Fig. 7A) hergestellt, die eine Teilform (Fig. 7B) aufweist. Den gleichen Abläufen, wie bei dem vierten Verfahren mit Bezug auf Fig. 5B beschrieben, folgend, wird eine integrierte Halbleiterschaltung (Fig. 7A) hergestellt, die eine Teilform (Fig. 7C) aufweist. In diesem Fall wird eine Ätzflüssigkeit wie z. B. H&sub2;SO&sub4;:H&sub2;O&sub2; sowohl für GaInAs als auch für AlInAs, verwendet. Die Ätzzeit muß in Ubereinstimmung mit den Dicken der Epitaxialschichten und ihren Äztraten gesteuert werden. Dennoch werden, da die Dicken der zu ätzenden Epitaxialschichten festgelegt werden, damit sie die Ungleichungen (1) und (2) erfüllen, die n-Schicht 2 des PIN-PD-Kristalls 16 und die Schicht 7 unter der Kollektorschicht des HBT-Kristalls 17 fast gleichzeitig freigelegt. Nach dem Freilegen der Schichten 2 und 7 wird der Teil des HEMT-Kristalls eines unnötigen Bereichs 30 völlig entfernt.
  • Nachdem der Ätzvorgang abgeschlossen ist, werden eine p- Elektrode 22 und eine n-Elektrode 23 des PIN-PD- Kristalls, eine Source-Elektrode 24, eine Drain-Elektrode und eine Gateelektrode 26 des HEMT-Kristalls und eine Emitterelektrode 27, eine Basiselektrode 28 und eine Kollektorelektrode 29 des HBT-Kristalls ausgebildet (Fig. 7D) und eine notwendige Verdrahtung wird durchgeführt, um eine gewünschte integrierte Schaltung fertigzustellen.
  • Die Figuren 8A bis 8D sind Teilansichten zum Erklären der Schritte beim Herstellen einer integrierten Halbleiterschaltung gemäß einem Verfahren des zweiten Ausführungsbeispiels der vorliegenden Erfindung. Dieses Ausführungsbeispiel ist im wesentlichen das gleiche wie das erste Ausführungsbeispiel mit der Ausnahme, daß eine p-Schicht eines PIN-PD-Kristalls nicht aus InP sondern aus GaInAs besteht. Die gleichen Bezugszeichen wie bei Fig. 7A bis 7D bezeichnen bei Fig. 8A bis 8D die gleichen Teile und eine detaillierte Beschreibung davon wird weggelassen.
  • Ein PIN-PD-Kristall 105, ein HEMT-Kristall 18 und ein HBT-Kristall 17 werden auf einem InP-Substrat 1 ausgebildet (Fig. 8A). Zu diesem Zeitpunkt werden die Dicken der Epitaxialschichten festgelegt, damit sie die folgenden Ungleichungen erfüllen:
  • 0,9 d&sub6; < d&sub2; + d&sub3; < 1,1 d&sub6;... (3)
  • d&sub4; + d&sub5; < d&sub6;... (4),
  • wobei d&sub6; die Gesamtdicke einer Eigenleitungsschicht 3 und einer p-Schicht 112 des PIN-PD-Kristalls 105 ist, d&sub2; die Dicke einer Basisschicht 8 des HBT-Kristalls 17 ist, d&sub3; die Dicke einer Kollektorschicht 9 des HBT-Kristalls 17 ist, d&sub4; die Dicke einer Elektronendonatorschicht 14 des HEMT-Kristalls 18 ist und d&sub5; die Dicke einer aktiven Schicht 13 des HEMT-Kristalls 18 ist.
  • Die Bedeutungen dieser Ungleichungen sind die gleichen wie jene der oben beschriebenen Ungleichungen (1) und (2).
  • Eine Maske 17a wird einschließlich eines Photolackfilms und einer Siliciumnitridschicht auf einer Emitterschicht des HBT-Kristalls 17 ausgebildet und selektives Ätzen wird durchgeführt, während ein vorbestimmter Bereich mit der Maske 17a geschützt ist, wodurch eine Basisschicht 8 des HBT-Kristalls 17 freigelegt wird (Fig. 8B).
  • Masken 16a, 20 und 21, von denen jede einen Photolackfilm und eine Siliciumnitridschicht einschließt, werden ausgebildet und ein Ätzen wird durchgeführt, während ein gewünschter Bereich mit diesen Masken geschützt wird, wodurch die p- und die Eigenleitungsschicht 112 und 3 des PIN-PD-Kristalls 105, die Basis- und Kollektorschicht 8 und 9 des HBT-Kristalls 17 und ein Teil des HEMT- Kristalls eines unnötigen Bereich 30 gleichzeitig und selektiv geätzt (Fig. 8C) werden. Da die Dicken der jeweiligen Epitaxialschichten so festgelegt sind, daß sie die Ungleichungen (3) und (4) erfüllen, werden die n- Schicht 2 des PIN-PD-Kristalls 105 und die Schicht 7 unter der Kollektorschicht des HBT-Kristalls 17 fast gleichzeitig freigelegt. Nach dem Freilegen dieser Schichten 2 und 7 wird der Teil des HEMT-Kristalls, der dem unnötigen Bereich 30 entspricht, völlig entfernt. Danach werden notwendige Elektroden 22 bis 29 ausgebildet (Fig. 8D) und schließlich wird eine Verdrahtung durchgeführt, um eine gewünschte integrierte Halbleiterschaltung fertigzustellen.
  • Gemäß den Verfahren des ersten und zweiten Ausführungsbeispiels werden die Eigenleitungsschicht (falls die Eigenleitungsschicht des PIN-PD-Kristalls aus GaInAs besteht, dann die p- und Eigenleitungsschicht), die Basis- und die Kollektorschicht des HBT-Kristalls und die Elektronendonator- und aktive Schicht des HEMT- Kristalls eingestellt, damit sie die vorbestimmten Verhältnisse erfüllen. Wenn diese Schichten fast gleichzeitig geätzt werden, wird die n-Schicht des PIN- PD-Kristalls fast gleichzeitig mit der Schicht unter der Kollektorschicht des HBT-Kristalls geätzt. Zum gleichen Zeitpunkt wird der Teil des HEMT-Kristalls, der dem unnötigen Bereich entspricht, vollständig entfernt. Das heißt, das Freilegen der n-Schicht des PIN-PD-Kristalls, das Freilegen der Schicht unter der Kollektorschicht des HBT-Kristalls und das Entfernen des Bereichs des HEMT- Kristalls, der dem unnötigen Bereich entspricht, werden durch einen einzigen Ätzvorgang erreicht. Deshalb kann eine integrierte Halbleiterschaltung einschließlich PIN- PDs, HEMTs und HBTs innerhalb einer kurzen Zeitperiode hergestellt werden.

Claims (2)

1. Ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, das die Schritte aufweist:
Ausbilden eines pin-Photodiodenkristalls (16), dessen p-Schicht (4) aus InP besteht und dessen n-Schicht (2) und Eigenleitungsschicht (3) aus GaInAs bestehen,
eines Transistorkristalls (18) mit hoher Elektronenbeweglichkeit, dessen Elektronendonatorschicht (14) aus AlInAs besteht und dessen aktive Schicht (13) aus GaInAs besteht, und eines Heteroübergangs- Bipolartransistorkristalls (17), dessen Emitterschicht (10) aus InP besteht und dessen Kollektorschicht (8),
Schicht (7) unter der Kollektorschicht, und Basisschicht (9) aus GaInAs bestehen, wobei der pin- Photodiodenkristall (16), der Transistorkristall (18) mit hoher Elektronenbeweglichkeit und der Heteroübergangs- Bipolartransistorkristall (17) auf einem InP- Halbleitersubstrat (1) ausgebildet sind und wobei die folgenden Bedingungen erfüllt werden:
0,9 d&sub1; < d&sub2; + d&sub3; < 1,1 d&sub1;
d&sub4; + d&sub5; < d&sub1;
wobei
d&sub1; die Dicke der Eigenleitungsschicht (3) ist;
d&sub2; die Dicke der Basisschicht (9) ist;
d&sub3; die Dicke der Kollektorschicht (8) ist;
d&sub4; die Dicke der Elektronendonatorschicht (14) ist; und
d&sub5; die Dicke der aktiven Schicht (13) ist;
gleichzeitiges und partielles Ätzen der p-Schicht (4) und der Emitterschicht (10), um die Eigenleitungsschicht (3) und die Basisschicht (9) teilweise freizulegen;
gleichzeitiges und partielles Ätzen der Eigenleitungsschicht (3), der Basisschicht (9), der Kollektorschicht (8), der Elektronendonatorschicht (14) und der aktiven Schicht (13), um die n-Schicht (2) und die Schicht (7) unter der Kollektorschicht freizulegen und um nur einen notwendigen Bereich des Transistors mit hoher Elektronenbeweglichkeit stehen zu lassen; und
Ausbilden notwendiger Elektroden (22, 23; 24 bis 26; 27 bis 29) auf der p-Schicht (4) sowie der n-Schicht (2), auf der Elektronendonatorschicht (14) und auf der Emitterschicht (10), der Basisschicht (9) sowie der Schicht (7) unter der Kollektorschicht.
2. Ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, das die Schritte aufweist:
Ausbilden eines pin-Photodiodenkristalls (105), dessen p-Schicht (112), Eigenleitungsschicht (3) und n- Schicht (2) aus GaInAs bestehen, eines Transistorkristalls (18) mit hoher Elektronenbeweglichkeit, dessen Elektronendonatorschicht (14) aus AlInAs besteht und dessen aktive Schicht (13) aus GaInAs besteht, und eines Heteroübergangs- Bipolartransistorkristalls (17), dessen Emitterschicht (10) aus InP besteht und dessen Kollektorschicht (8),
Schicht (7) unter der Kollektorschicht sowie Basisschicht (9) aus GaInAs bestehen, wobei der pin- Photodiodenkristall (105), der Transistorkristall (18) mit hoher Elektronenbeweglichkeit und der Heteroübergangs-Bipolartransistorkristall (17) auf einem InP-Halbleitersubstrat (1) ausgebildet sind und wobei die folgenden Bedingungen erfüllt werden:
0,9 d&sub6; < d&sub2; + d&sub3; < 1,1 d&sub6;
d&sub4; + d&sub5; < d&sub6;
wobei
d&sub2; die Dicke der Basisschicht (9) ist;
d&sub3; die Dicke der Kollektorschicht (8) ist;
d&sub4; die Dicke der Elektronendonatorschicht (14) ist;
d&sub5; die Dicke der aktiven Schicht (13) ist; und
d&sub6; die Gesamtdicke der p-Schicht (112) und der Eigenleitungsschicht (3) ist;
gleichzeitiges und partielles Ätzen der Emitterschicht (10), um die Basisschicht (9) teilweise freizulegen;
gleichzeitiges und partielles Ätzen der p-Schicht (112), der Eigenleitungsschicht (3), der Basisschicht (9), der Kollektorschicht (8), der Elektronendonatorschicht (14) und der aktiven Schicht (13), um die n-Schicht (2) und die Schicht (7) unter der Kollektorschicht teilweise freizulegen und um nur einen notwendigen Bereich des Transistorkristalls (18) mit hoher Elektronenbeweglichkeit stehen zu lassen; und
Ausbilden notwendiger Elektroden (22, 23; 24 bis 26; 27 bis 29) auf der p-Schicht (112) sowie der n-Schicht (2), auf der Elektronendonatorschicht (14) und auf der Emitterschicht (10), der Basisschicht (9) sowie der Schicht (7) unter der Kollektorschicht.
DE69030129T 1989-04-12 1990-04-10 Herstellungsverfahren einer integrierten Halbleiterschaltung Expired - Fee Related DE69030129T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1092691A JPH02271569A (ja) 1989-04-12 1989-04-12 集積回路の製造方法
JP1092690A JPH02271568A (ja) 1989-04-12 1989-04-12 集積回路の製造方法
JP1092692A JPH02271570A (ja) 1989-04-12 1989-04-12 集積回路の製造方法
JP1104992A JPH06105780B2 (ja) 1989-04-25 1989-04-25 集積回路の製造方法
JP1104993A JPH06105781B2 (ja) 1989-04-25 1989-04-25 集積回路の製造方法

Publications (2)

Publication Number Publication Date
DE69030129D1 DE69030129D1 (de) 1997-04-17
DE69030129T2 true DE69030129T2 (de) 1997-10-09

Family

ID=27525604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69030129T Expired - Fee Related DE69030129T2 (de) 1989-04-12 1990-04-10 Herstellungsverfahren einer integrierten Halbleiterschaltung

Country Status (5)

Country Link
US (1) US5051372A (de)
EP (1) EP0392480B1 (de)
KR (1) KR930009595B1 (de)
CA (1) CA2014399C (de)
DE (1) DE69030129T2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192701A (en) * 1988-03-17 1993-03-09 Kabushiki Kaisha Toshiba Method of manufacturing field effect transistors having different threshold voltages
JP2873583B2 (ja) * 1989-05-10 1999-03-24 富士通株式会社 高速半導体装置
US5185272A (en) * 1990-04-16 1993-02-09 Fujitsu Limited Method of producing semiconductor device having light receiving element with capacitance
US5166083A (en) * 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5213987A (en) * 1991-03-28 1993-05-25 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with PIN diodes
EP0505942A1 (de) * 1991-03-28 1992-09-30 Texas Instruments Incorporated Integrationsverfahren für Heterobipolartransistoren mit Hetero-FETS und PIN-Dioden
KR940005454B1 (ko) * 1991-04-03 1994-06-18 삼성전자 주식회사 화합물반도체장치
KR950000522B1 (ko) * 1991-11-25 1995-01-24 재단법인 한국전자통신연구소 수신용 광전집적 소자 및 그 제조방법
US5268315A (en) * 1992-09-04 1993-12-07 Tektronix, Inc. Implant-free heterojunction bioplar transistor integrated circuit process
US5323020A (en) * 1992-12-22 1994-06-21 International Business Machines Corporation High performance MESFET with multiple quantum wells
US5448099A (en) * 1993-03-04 1995-09-05 Sumitomo Electric Industries, Ltd. Pin-type light receiving device, manufacture of the pin-type light receiving device and optoelectronic integrated circuit
US5355096A (en) * 1993-07-06 1994-10-11 Trw Inc. Compace HBT wide band microwave variable gain active feedback amplifier
EP0663699B1 (de) * 1993-12-20 1998-04-22 Nec Corporation Verfahren zur Herstellung opto-elektrischer Halbleiterbauelemente
US5468659A (en) * 1994-03-10 1995-11-21 Hughes Aircraft Company Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors
EP0710984B1 (de) * 1994-11-02 2001-08-08 Trw Inc. Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
US5652435A (en) * 1995-09-01 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Vertical structure schottky diode optical detector
US5710523A (en) * 1996-01-16 1998-01-20 Trw Inc. Low noise-low distortion hemt low noise amplifier (LNA) with monolithic tunable HBT active feedback
US5837589A (en) * 1996-12-27 1998-11-17 Raytheon Company Method for making heterojunction bipolar mixer circuitry
FR2761811B1 (fr) * 1997-04-03 1999-07-16 France Telecom Technologie sans gravure pour integration de composants
US5920773A (en) * 1997-06-16 1999-07-06 Hughes Electronics Corporation Method for making integrated heterojunction bipolar/high electron mobility transistor
US6734515B1 (en) * 1998-09-18 2004-05-11 Mitsubishi Cable Industries, Ltd. Semiconductor light receiving element
US6580139B1 (en) 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
JP2002277656A (ja) * 2001-03-19 2002-09-25 Pioneer Electronic Corp 光集積回路およびその製造方法
US20080121866A1 (en) * 2006-11-27 2008-05-29 Ping Yuan Avalanche photodiode detector
JP2010518622A (ja) 2007-02-07 2010-05-27 マイクロリンク デバイセズ， インク． Ｈｂｔと電界効果トランジスタとの統合
US9006707B2 (en) 2007-02-28 2015-04-14 Intel Corporation Forming arsenide-based complementary logic on a single substrate
US8076188B2 (en) * 2009-09-28 2011-12-13 New Japan Radio Co., Ltd. Method of manufacturing a semiconductor device
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
CN102842578A (zh) * 2011-06-23 2012-12-26 寇平公司 双极高电子迁移率晶体管及其形成方法
CN108417662B (zh) * 2018-05-10 2023-06-09 广东省半导体产业技术研究院 一种自带信号放大功能氮化镓基射线探测器及其制备方法
CN108878369A (zh) * 2018-06-12 2018-11-23 北京工业大学 一种基于外延生长的化合物半导体器件及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396443A (en) * 1982-01-18 1983-08-02 Bell Telephone Laboratories, Incorporated Reduction of leakage current in InGaAs diodes
JPS6118169A (ja) * 1984-07-04 1986-01-27 Hitachi Ltd 半導体装置の製造方法
JPS61187363A (ja) * 1985-02-15 1986-08-21 Fujitsu Ltd 光集積回路装置
DE3712864C2 (de) * 1986-09-01 2001-05-17 Daimler Chrysler Ag Monolithisch integrierter Photoempfänger
US4868633A (en) * 1986-10-22 1989-09-19 Texas Instruments Incorporated Selective epitaxy devices and method
JPS63227053A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd 半導体受光素子
FR2623664B1 (fr) * 1987-11-20 1990-03-09 Labo Electronique Physique Procede de realisation d'un photodetecteur infrarouge integre
US4800262A (en) * 1987-12-31 1989-01-24 American Telephone And Telegraph Company, At&T Bell Laboratories Tri-state optical device with quantum well absorption
US4996163A (en) * 1988-02-29 1991-02-26 Sumitomo Electric Industries, Ltd. Method for producing an opto-electronic integrated circuit

Also Published As

Publication number Publication date
KR900017194A (ko) 1990-11-15
EP0392480A3 (de) 1990-12-27
CA2014399C (en) 1993-02-23
EP0392480A2 (de) 1990-10-17
KR930009595B1 (ko) 1993-10-07
EP0392480B1 (de) 1997-03-12
DE69030129D1 (de) 1997-04-17
CA2014399A1 (en) 1990-10-12
US5051372A (en) 1991-09-24

Similar Documents

Publication Publication Date Title
DE69030129T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE3751243T2 (de) Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE69708804T2 (de) Monolithisch integrierter Mikrowellen-Schaltkreis mit Sperrschicht-Transistor mit hoher Elektronenbeweglichkeit und Heteroübergang-Bipolartransistor und Herstellungsverfahren
DE69107779T2 (de) Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren.
DE3751972T2 (de) Bipolarer Transistor
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE69223670T2 (de) Halbleiteranordnung mit einem Heteroübergang-Bipolartransistor und Verfahren zu seiner Herstellung
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69126230T2 (de) Silizium-Photodiode für monolithisch integrierte Schaltungen und Herstellungsverfahren
DE69022864T2 (de) Komplementäre Transistorstruktur und deren Herstellungsverfahren.
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE69012520T2 (de) Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
DE3850219T2 (de) Herstellungsverfahren eines integrierten Infrarot-Photodetektors.
JPH06105781B2 (ja) 集積回路の製造方法
DE69123642T2 (de) MESFET und Verfahren zur Herstellung
DE69220830T2 (de) Verfahren zur Herstellung von Halbleietervorrichtungen
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
US6784064B2 (en) Heterojunction bipolar transistor and method of making heterojunction bipolar transistor
DE69625007T2 (de) Halbleiterelement-Herstellungsverfahren
DE69228648T2 (de) Verfahren zur Herstellung von komplementären, bipolaren Transistoren
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee