KR950000522B1 - 수신용 광전집적 소자 및 그 제조방법 - Google Patents

수신용 광전집적 소자 및 그 제조방법 Download PDF

Info

Publication number
KR950000522B1
KR950000522B1 KR1019910021083A KR910021083A KR950000522B1 KR 950000522 B1 KR950000522 B1 KR 950000522B1 KR 1019910021083 A KR1019910021083 A KR 1019910021083A KR 910021083 A KR910021083 A KR 910021083A KR 950000522 B1 KR950000522 B1 KR 950000522B1
Authority
KR
South Korea
Prior art keywords
layer
photodetector
type
transistor
forming
Prior art date
Application number
KR1019910021083A
Other languages
English (en)
Other versions
KR930011314A (ko
Inventor
오광룡
이용탁
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019910021083A priority Critical patent/KR950000522B1/ko
Priority to JP4314764A priority patent/JP2580451B2/ja
Priority to US07/981,865 priority patent/US5242839A/en
Publication of KR930011314A publication Critical patent/KR930011314A/ko
Application granted granted Critical
Publication of KR950000522B1 publication Critical patent/KR950000522B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

수신용 광전집적 소자 및 그 제조방법
제 1 도는 종래의 수신용 광전집적 소자의 구조를 예시한 것으로서, (a) 에피층 공유형 구조를, (b) 비평면형 구조를, (c) 홈모양 구조를, (d) 경사형 구조를, (e) 평면 매립형 구조를, (f) 평면 양립형 구조를, (g) 비평면형과 홈모양의 복합형 구조를 예시한 도면.
제 2 도는 본 발명의 제조방법에 따라 형성용 InP계 수신용 광전집적 소자의 단면 구조도.
제 3 도는 본 발명에 따라 수신용 광전집적 소자를 제조하는 공정을 나타낸 순서도.
본 발명은 PIN형 광검출기와 전치 증폭단용 접합형 전계효과 트랜지스터를 단일칩으로 집적시킨 수신용 광전집적 소자 및 그 소자를 제조하는 방법에 관한 것이다.
일반적으로, 수신용 광전집적 소자의 구조를 결정하는 주요 요인은, 서로 다른 구조와 제조공정을 갖는 두가지 공정 요소 즉, 광검출기와 트랜지스터를 구조와 공정면에서 독립적으로 최적화시키는 것과, 이 두가지 소자 사이의 전기적 연결 문제이다.
지금까지 발명된 수신용 광전집적 소자의 집적 구조를 발전 과정을 제 1 도를 참조하여 순서대로 요약하면 다음과 같다. 즉, 종래의 광전집적 소자의 구조는,
- 광검출기와 트랜지스터가 같은 에피층을 사용하는 에피층 공유형(제 1 도 a),
- 광검출기와 트랜지스터의 높이 차이를 무시하고 집적한 비평면형(제 1 도 b),
- 광검출기가 들어갈 위치를 식각하여 광검출기와 트랜지스터의 높이를 같게 한 홈모양 구조(제 1 도 c),
- 식각된 부분의 단차 문제를 덜기 위하여 소자의 테두리를 경사지게 한 경사형(제 1 도 d),
- 완전한 평면형을 만들기 위하여 광검출기를 매립시킨 평면 매립형(제 1 도 e),
- 평면 구조의 광검출기를 사용함으로써 평면형의 전자소자와 구조 및 공정의 양립성을 갖는 평면 양립형(제 1 도 f),
- 비평면형과 홈모양 구조 복합형(제 1 도 g)으로 구성되어 있다.
제 1 도(a)에 도시된 에피층 공유형 구조는 반절연 InP 기판 위에 InGaAs한 층만을 성장하고, 그 위에 PIN형 광검출기와 접합형 전계효과 트랜지스터를 집적화한 것으로, 최초의 수신용 광전집적 회로를 포함하여 초기단계의 구조이다. 이 구조는 에피성장을 1회만 하면 되어 제작이 쉬운 장점이 있으나, PIN형 광검출기와 트랜지스터의 채널 불순물 농도 및 두께의 차이 때문에 소자 구조의 독립적 최적화가 불가능하여 소자 성능이 매우 떨어진다.
제 1 도(b)에 도시된 비평면형 구조는 PIN형 광검출기의 n층을 전계효과 트랜지스터의 전극 접촉층이나 채널층으로 사용함으로써 1회의 에피 성장만으로 제작이 가능하고, 트랜지스터의 채널층과 광검출기의 흡수층이 다르므로 독립적 최적화가 가능하다. 그러나 PIN형 광검출기의 두께가 두꺼운 경우에는 미세 리쏘그라피나 배선의 어려움이 뒤따른다. 또, PIN의 흡수층과 n층이 선택적으로 시각되도록 성분을 다르게 하는 것이 중요하다. 또한 상기 에피층 공유형 구조 경우와 마찬가지로 배선 기생용량이 큰 문제점도 있다.
제 1 도(c)에 도시된 홈모양 구조는 광검출기가 트랜지스터에 비해 2~3㎛ 정도 두꺼우므로 최종 높이를 맞추기 위해 반절연 기판을 2~3㎛ 파고, 그 홈부분에 광검출기가 위치하도록 한 구조이다.
상기 홈모양 구조에 비해 미세 리쏘그라피에는 장점이 있으나 광검출기와 트랜지스터 간의 전기배선의 어려움은 계속 남아 있고 배선 용량도 비교적 적다.
제 1 도(d)에 도시된 경사형 구조는 표면 단차의 문제를 더 줄이기 위한 구조로서 미세 리쏘그라피와 배선의 문제뿐아니라 배선 기생용량도 줄일 수 있다. 그러나, 이 구조는 소자의 성능은 우수한 반면 이온 빔 식각을 이용한 경사형 구조의 제작이 매우 까다로운 단점이 있다.
제 1 도(e)에 도시된 평면 매립형 구조는 표면 단차의 문제를 완전히 해결하므로써 미세 리쏘그라피 공정, 배선공정 및 배선기생 용량의 저하 등을 성취한 구조이다. 이 구조의 광전집적회로 제작에는 액상 에피탁시 성장법(LPE)의 특성을 이용하여 식각된 홈을 채우는 법, 두차례의 이온 빔 식각을 이용한 법 및 선택적 유기금속 기상 에피탁시 성장법(Selective OMVPE)을 이용한 방법들이 발명되었으나, 액상 에피탁시 성장법으로는 광검출기의 면적이 제한되며, 이온 빔 식각에 의한 방법은 매우 까다로운 공정의 제어가 필요하며, 선택적 에피탁시 방법은 마스크로 사용한 물질 위에 다결정이 성장될 수 있다는 점과 성장 영역의 모서리 부분이 과다 성장되는 현상이 발생되는 등의 단점이 각각 있다.
제 1 도(f)에 도시된 평면 양립형 구조는 기판 자체를 흡수층으로 사용하는 평면형 광검출기를 MESFET와 같은 트랜지스터와 집적시킨 형태로서 간단한 제작 공정과 평면 구조의 두가지 목표를 동시에 만족시킬 수 있다. 그러나 평면형 광검출기의 개발이 아직까지 완전하지 않으며, InGaAs 에피층을 흡수층으로 사용하는 InP계에서는 이 구조의 제작이 매우 난이하다.
제 1 도(g)에 도시된 비평면형 그리고 홈모양의 복합형 구조는 비평면형의 장점과 홈모양 구조의 장점만을 것으로 비평면형 PIN형 광검출기와 JFET을 집적화시킨 구조이다. 두번의 에피탁시 결정 성장과 선택 습식 식각을 이용하여 광검출기와 트랜지스터의 성능을 동시에 최대화시킬 수 있는 구조라는 장점을 갖고 있다.
그러나 트랜지스터의 경우에 게이트와 소오스 간의 거리를 줄이는 데 한계가 있어 성능의 극대화가 어려우며, 게이트 형성에 2회의 리쏘그라피 공정이 요구되어 재현성에 어려움이 있다. 위에서 언급한 구조를 이외에도 n형 기판위에 PIN형 광검출기를 만들고 그 위에 다시 반절연층을 에피탁시한 후 이온주입에 의해 전계효과 트랜지스터를 제작한 수직형 구조도 발명되었으며, 격자 부정합 에피탁시를 이용하여 GaAs 기판 위에 InGaAs 광검출기와 GaAs MESFET를 집적한 경우, 또는 이와 반대로 InP 기판 위에 GaAs MESFET를 만든 경우 등이 보고된 바 있다.
따라서, 본 발명은 상기의 제반문제를 해결하기 위해 소자의 수신감도를 향상하고, 고속동작, 신뢰성을 향상시키며, 패키징 공정의 간소화로 제조비용을 절감할 수 이는 수신용 광집적 소자 및 그 제조방법을 제공하는데 있다. 이하 본 발명의 실시예를 첨부도면에 따라 상세히 설명한다.
본 발명에서 제안한 InP계 수신용 광전집적 소자의 단면 구조가 제 2 도에 도시되어 있다. 이 광전집적회로는 InP에 격자정합을 이루는 In0.53Ga0.47As를 흡수층으로 한 PIN형 광검출기와 n형 In0.53Ga0.47As를 채널 층으로 한 자기정렬된 접합형 전계효과 트랜지스터를 수평형 집적시킨 것이다.
본 발명의 제조방법에 의해서 실체화 된 광전집적 소자의 구조는 기존에 발표된 구조중 홈모양 구조에 해당되는 것으로, 광검출기와 접합형 전계효과 트랜지스터 간의 독립적 최적화를 이룰 수 있는 구조이다. 1차 에피탁시에 의해 성장되는 n-InGaAs는 트랜지스터의 채널층으로 광검출기에는 n형 전극부분으로 사용되고, n-In GaAs층은 광검출기의 흡수층으로만 사용된다. 그리고 p형 InP은 광검출기와 트랜지스터의 특성을 동시에 결정지우며 p형 InGaAs는 트랜지스터의 특성을 향상시키기위한 것이다.
본 발명에 의한 구조에서는 기판을 오목홈 형성을 위해 식각하여 형성된 InGaAs 흡수층이 있는 광검출기 부분과 흡수층이 없는 트랜지스터 부분이 표면 단차가 없도록 하므로 미세 리쏘그라피가 가능하다.
본 발명의 특징은 종래의 접합형 전계효과 트랜지스터의 제작 기술에서 가장 문제가 되는 확산에 의해 게이트 길이의 제한을 극복하고 InGaAs층의 이방성 식각을 이용하여 리쏘그라피에 의해 결정되는 마스크 상의 길이보다 더 짧은 게이트 길이를 얻을 수 있어, 고가의 전자빔이나 X선 리쏘그라피 장비 없이도 손쉽게 1㎛ 혹은 그 이하의 게이트 길이를 갖는 접합형 전계효과 트랜지스터를 제작할 수 있다. 즉, 반절연 InP 기판 위에 성장된 n형 InGaAs 채널층 위에 성장된 p형 InGaAs 층을 황산이나 인산 등의 선택적 식각액을 사용하여 역메사(; (332)면)가 보이도록 식각하고 p형 InP를 인산과 염산의 선택적 식각액을 사용하여 수직으로 식각하여 짧은 게이트를 얻게 한다. 그러므로 p/n 접합면이 형성되는 게이트 길이는 p형 InGaAs층의 두께와 이방성 식각 각도 및 게이트 식각 마스크 길이에 의해 결정된다. 또한 게이트 부분이 역메사 모양이므로 자기정렬 방법에 의해 소오스, 드레인 금속을 증착할 수 있어, 게이트 소오스 간의 저항을 최소화할 수 있다. 그리고, 1회의 리쏘그라피에 의한 게이트 금속 마스크 크기로 게이트 길이가 결정되므로 재현성 있는 트랜지스터 제작이 수월하다. 또한 이 구조는 광검출기와 트랜지스터의 집적도를 기본적인 구조의 변화 없이 확장할 수 있고, 아울러 여러식각 공정이 있으나 모두 InP층과 InGaAs층의 선택 식각이므로 식각 조절이 용이하다.
본 발명의 제조공정에 의해 제조된 수신용 광전집적 소자의 제작 순서도가(제 3 도(a))에 있다.
제 3 도(a)는 반절연 InP 기판(1)상에 오목홈을 형성하기 위해 식각하는 공정을 보여주고 있다.
제 3 도(a)에서, 공지의 리소그라피에 의해 감광물질(도면에 미도시됨)로 식각 마스크를 만들어, 광검출기가 들어갈 부분을 트랜지스터 부분과 표면 단차가 없도록 광검출기 높이 만큼 InP 선택 식각액(HCl : H3PO4)을 사용하여 상기 기판(1)을 습식식각을 한다.
제 3 도(b)에 의하면, 상기 감광물질을 모두 제거한 후 식각된 반절연 InP 기판(1)위에 n형 InGaAs 채널층(2)과 식각 저지층(3)인 InP, 도우핑이 안된 InGaAs층(4)을 액상 에피탁시 성장법이나 유기금속기상 에피탁시 성장법으로 기른다.
제 3 도(c)에서, 공지의 리쏘그라피에 의해 감광물질(도면에 미도시됨)로 식각 마스크를 만들어 광검출기 부분을 제외한 상기 도우핑이 안된 InGaAs층(4)을 선택 식각액(H2SO4: H2O, H3PO4: H2O)을 사용하여 식각하여 없앤다.
제 3 도(d)에 도시된 바와같이 상기 감광물질을 모두 제거한 후 공지의 리쏘그라피에 의해 감광물질로 식각 마스크를 만들어 상기 광검출기와 트랜지스터 사이의 상기 저지층(3)과 상기 채널층(2)을 식각하여 없앤다. 상기 감광물질을 모두 제거한 후 제 3 도(e)에 도시된 바와같이, 광검출기와 트랜지스터의 PIN 및 PN 접합을 위하여 p형 InP층(5)를 유기금속 기상 에피탁시 성장법으로 기른다. 또한, 트랜지스터의 게이트 부분의 접촉저항을 향상시키고 InGaAs의 역메사 선택식각에 의한 짧은 채널을 얻기 위한 방법으로 p형 InGaAs층(6)을 추가로 성장한다.
제 3 도(f)에서, 리쏘그라피에 의해 감광물질로 식각 마스크를 만들어 광흡수의 손실을 최소화 하기 위하여 광검출기 부분의 상기 p형 InGaAs층(6)을 선택 식각액을 사용하여 없앤다.
제 3 도(g)에 의하면 감광물질을 모두 제거한 후 리프트-오프(Lift-off) 방법으로 광검출기와 트랜지스터의 P전극(7a~7b)을 증착한다.
제 3 도(h)를 참고하여, 상기 광검출기 영역의 P전극(7a)은 공지의 리쏘그라피에 의해 감광물질로 식각 마스크를 만들어 가리고, 트랜지스터에 게이트 부분은 상기 전극 증착 공정에서 증착한 p형 금속(7b)을 식각 마스크로 하여 InGaAs의 선택식각액인 H3PO4: H2O2의 혼합용액을 사용하여 p형 InGaAs층(6)을 식각한다. 이어, p형 InP층(5)과 InP인 식각저지층(3)은 InP 선택식각액인 인산과 염산계의 혼합용액(H3PO4: Hcl)을 사용하여 각각 식각한다. 이때, 상기 트랜지스터 영역의 p형 InGaAs층(6)은 역메사 식각되어 게이트의 금속마스크 길이 보다 짧은 게이트 길이를 얻을 수 있게 되고 p형 InP층(5)과 식각저지층(3)은 거의 수직으로 식각되어진다.
제 3 도(i)에서, 감광물질을 모두 제거한 후 광검출기와 트랜지스터 소오스 및 드레인의 저항성 접촉을 위해 공지된 상기 리프트-오프 방법으로 n형 금속(8a~8d)을 증착한다. 이때 트랜지스터의 소오스, 드레인 및 게이트 부분은 서로 구분없이 증착하면 상기 공정에서 형성된 p형 InGaAs층(6)의 역메사 모양에 의하여 각각의 전극이 자기 정렬 되어진다.
제 3 도(j)에 도시된 바와같이, 광검출기와 트랜지스터의 누설전류 저감 및 광검출기의 경사면 완화를 위해 폴리이미드(polyimide)(9)를 코팅하고, 공지의 리쏘그라피에 의해 광검출기의 광흡수 부분과 각 소자간 전기배선을 위한 2차 배선 금속의 접촉부분의 상기 폴리이미드를 식각해 낸다. 상기 리프트-오프 방법으로 배선 금속(11a~11c)을 증착하여 제 3 도(k)에 도시된 바와같이 각 소자간 전기적 배선을 이룬다.
본 발명은 다음과 같은 몇가지의 변형 및 응용이 가능하다.
본 발명의 제 2 실시예는 광검출기에서 흡수하는 빛이 1.3㎛나 혹은 더 짧은 파장을 갖을 때 제 3 도(b)에서와 같이 형성된 u-InGaAs 흡수층(4)을 p형 InGaAsP층으로 바꾸어도 소망하는 광집적 소자를 얻을 수 있다.
본 발명의 제 3 실시예에서는 제 3 도(e)에서와 같이 형성된 p형 InP층(5)과 p형 InGaAs층(6) 대신에 1.1㎛대의 밴드갭을 갖는 P형 InGaAsP로 성장하고 제 3 도(f)에서와 같은 선택 식각공정을 생략하여도 된다.
본 발명의 제 4 실시예는 본 발명에 의한 광전집적 소자는 구조의 변화없이 GaAs계에 응용이 가능하다. 즉, 반절연 InP기판(1) 대신에 반절연 GaAs기판을, n형 InGaAs(2) 대신 n형 GaAs 채널층을, 그리고 p형 InP층(5) 대신 p형 GaAlAs층을 p형 InGaAs 대신 p형 GaAs층을 성장하여 GaAs와 GaAlAs를 각각 선택 식각하는 공정을 이용하여도 된다.
본 발명에 의해서 제조된 수신용 광전집적 소자는 지금까지 제안된 기존의 다른 광전집적 소자에 비해 구조상 다음과 같은 장점을 갖는다. 대부분의 광전집적 회로가 수 ㎛의 높이를 갖는 광검출기와 1㎛ 이하의 높이를 갖는 전계효과 트랜지스터와의 집적이므로 표면 단차에 의한 미세 리쏘그라피 공정이 많은 제약을 받게 되어 짧은 게이트 길이를 갖는 트랜지스터의 제작이 쉽지 않다. 그래서 기존의 구조에서는 광검출기를 평면 매립화시키거나 비교적 표면단차가 적은 평면형 광검출기를 사용하였다. 그러나, 이온 빔 식각이나 선택적 에피탁시를 사용하는 평면 매립화 공정은 매우 까다로워 공정 수율 및 신뢰도가 매우 낮으며, PCD나 MSM과 같은 평면형 광검출기는 수직형 PIN형 광검출기에 비하여 성능 및 신뢰성 면에서 뒤떨어지며 사용하는 물질에 많은 제약을 받는다. 그러나, 본 발명에 의한 집적형 광검출기로 그 성능이 가장 우수하다고 알려진 PIN형 광검출기를 사용하면서도 기판의 recess 식각, 제 1 차 에피탁시, 제 1 차 선택식각 및 제 2 차 에피탁시 후 표면 단차가 없는 상태에서 트랜지스터의 게이트 길이를 결정하는 미세 리쏘그라피 공정으로 이루어져 짧은 게이트 길이를 갖는 트랜지스터의 제작이 가능하다. 또한 전계효과 트랜지스터는 자기정렬 구조로 제작이 간편하고, 단 1회 리쏘그라피로 게이트 형성이 가능하다. 아울러, 기존의 구조에서는 광검출기와 트랜지스터의 성능을 동시에 극대화시키기가 어려운 비양립성을 갖고 있으나 본 구조의 경우에는 각각의 성능을 독립적으로 극대화시킬 수 있는 양립성을 갖고 있다.

Claims (6)

  1. 하나의 기판상에 광검출기와 트랜지스터를 형성한 광전집적 소자에 있어서, 홈형상을 갖도록 소정 깊이까지 식각된 반절연 기판(1)상에 n- InGaAs 채널층(2), InP 식각 저지층(3), InGaAs 흡수층(4) 및 p-InP층(5)이 메사형으로 형성된 광검출기와, 식각되지 않은 상기 반절연 기판(1)상에 n-InGaAs 채널층(2), InP 식각 저지층(3) 및 P형 InP층(5)이 순차 형성되고 아울러 이 P형 InP층(5) 위에 P형 InGaAs층(6)이 역메사형으로 형성된 트랜지스터를 구비한 것을 특징으로 하는 수신용 광전집적 소자.
  2. 하나의 기판상에 광검출기와 트랜지스터를 형성하는 수신용 광전집적 회로의 제조방법에 있어서, 반절연 기판(1) 상에서 상기 광검출기의 형성부분을 선택식각 용액으로 소정깊이까지 식각해 내는 제 1 공정과, 상기 식각된 반절연 기판(1)상에 n형 채널층(2)과, 식각 저지층(3) 및 흡수층(4)을 순차 형성하는 제 2 공정과, 상기 광검출기의 형성부분을 제외한 상기 흡수층(4)을 선택식각 용액으로 제거하는 제 3 공정과, 상기 광검출기와 트랜지스터의 전기적 절연을 위하여 두 소자가 형성되는 부분의 사이에서 상기 식각 저지층(3)과 n형 채널층(2)을 순차 제거하는 제 4 공정과, 노출된 기판(1)상 전체에 P형 InP층(5)과 P형 InGaAs층(6)을 순차 형성하는 제 5 공정과, 리쏘그라피 방법에 의해 감광물질을 식각 마스크로 하여 광검출기 형성 부분에 위치한 상기 P형 InGaAs층(6)을 선택적으로 식각하는 제 6 공정과, 상기 광검출기의 형성 위치에 있는 상기 P형 InP층(5)상에 그리고 상기 트랜지스터 형성 위치에 있는 상기 P형 InGaAs층(6)상에 P형 전극(7a~7b)을 형성하는 제 7 공정과, 리쏘그라피 방법에 의해 감광물질을 식각 마스크로 사용하여 광검출기 형성부분을 가리고 아울러 게이트용 상기 P형 전극(7b)을 마스크로 하여 상기 P형 InGaAs층(6)과 P형 InP층(5) 및 식각 저지층(3)을 제거하는 제 8 공정과, 상기 n형 채널층(2)과 상기 P형 전극(7b)상에 n형 금속(8a~8b)을 증착하여 광검출기와 트랜지스터의 소오스 및 드레인의 저항접촉을 형성하는 제 9 공정과, 폴리이미드(polyimide)(9)를 코팅한 다음 상기 광검출기의 전극(7a,8a) 및 광흡수 부분(10)과 상기 트랜지스터의 소오스(8b) 및 드레인(8d)의 형성부분의 폴리이미드를 식각하는 제 10 공정 및, 상기 광검출기의 전극(7a,8a) 및 상기 트랜지스터의 소오스(8b) 및 드레인(8d)의 형성부분에 배선금속을 형성하는 제 11 공정을 포함하는 것을 특징으로 하는 광전집적 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 제 8 공정에서 트랜지스터의 형성 위치에 있는 상기 P형 InGaAs층(6)을 역메사 형태로 식각되고 그리고 상기 P형 InP층(5)은 직각 형태로 식각되는 것을 특징으로 하는 광전집적 소자의 제조방법.
  4. 제 2 항에 있어서, 상기 제 2 공정에서 형성된 흡수층(4)은 InGaAsP층인 것을 특징으로 하는 광전집적 소자의 제조방법.
  5. 하나의 기판상에 광검출기와 트랜지스터를 형성하는 수신용 광집적 회로의 제조방법에 있어서, 반절연 기판(1)상에서 상기 광검출기의 형성부분을 선택식각 용액으로 소정깊이까지 식각해 내는 제 1 공정과, 상기 식각된 반절연 기판(1)상에 n형 채널층(2)과, 식각 저지층(3) 및 흡수층(4)을 순차 형성하는 제 2 공정과, 상기 광검출기의 형성부분을 제외한 상기 흡수층(4)을 선택식각 용액으로 제거하는 제 3 공정과, 상기 광검출기와 트랜지스터의 전기적 절연을 위하여 두 소자가 형성되는 부분의 사이에서 상기 식각저지층(3)과 n형 채널층(2)을 순차 제거하는 제 4 공정과, 노출된 기판(1)상, 전체에 1.1㎛대 밴드갭의 P형 nGaAsP층을 형성하는 제 5 공정과, 상기 광검출기의 형성 위치에 있는 상기 InGaAsP층 상에 P형 전극(7a~7c)을 형성하는 제 6 공정과, 리쏘그라피 방법에 의해 감광물질을 식각 마스크로 사용하여 광검출기 형성부분을 가리고 아울러 게이트용 상기 P형 전극(7b)을 마스크로 하여 상기 InGaAsP층 및 식각 저지층(3)을 제거하는 제 7 공정과, 상기 n형 채널층(2)과 상기 P형 전극(7b)상에 n형 금속을 증착하여 광검출기와 트랜지스터의 소오스 및 드레인의 저합접촉을 형성하는 제 8 공정과, 폴리이미드(polyimide)를 코팅한 다음 상기 광검출기의 전극 및 광흡수 부분과 상기 트랜지스터의 소오스 및 드레인의 형성 부분의 폴리이미드를 식각하는 제 9 공정 및, 상기 광검출기의 전극 및 상기 트랜지스터의 소오스 및 드레인의 형성부분에 배선금속을 형성하는 제 10 공정을 포함하는 것을 특징으로 하는 광전집적 소자의 제조방법.
  6. 하나의 기판상에 광검출기와 트랜지스터를 형성하는 수신용 광전접적 회로의 제조방법에 있어서, GaAs 반절연 기판(1)상에서 상기 광검출기의 형성부분을 선택식각 용액으로 소정깊이까지 식각해 내는 제 1 공정과, 상기 식각된 GaAs 반절연 기판(1)상에 n형 GaAs 채널층(2)과, AlGaAs 식각 저지층(3) 및 GaAs 흡수층(4)을 순차 형성하는 제 2 공정과, 상기 광검출기의 형성부분을 제외한 상기 흡수층(4)을 선택 식각 용액으로 제거하는 제 3 공정과, 상기 광검출기와 트랜지스터의 전기적 절연을 위하여 두 소자가 형성되는 부분의 사이에서 상기 식각저지층(3)과 n형 채널층(2)을 순차 제거하는 제 4 공정과, 노출된 기판(1)상 전체에 P형 GaAlAs층(5)과 P형 GaAs층(6)을 순차 형성하는 제 5 공정과, 리쏘그라피 방법에 의해 감광물질을 식각 마스크로 하여 광검출기 형성부분에 위치한 상기 P형 GaAs층(6)을 선택적으로 식각하는 제 6 공정과, 상기 광검출기의 형성 위치에 있는 상기 P형 GaAlAs층 상에 그리고 상기 트랜지스터 형성위치에 있는 상기 P형 GaAs층(6)상에 P형 전극(7a~7c)을 형성하는 제 7 공정과, 리쏘그라피 방법에 의해 감광물질을 식각 마스크로 사용하여 광검출기 형성부분을 가리고 아울러 게이트용 상기 P형 전극(7c)을 마스크로 하여 상기 P형 GaAs층(6)과 P형 GaAlAs층(5) 및 식각 저지층(3)을 제거하는 제 8 공정과, 상기 n형 채널층(2)과 상기 P형 전극(7c)상에 n형 금속을 증착하여 광검출기와 트랜지스터의 소오스 및 드레인의 저항접촉을 형성하는 제 9 공정과, 폴리이미드(polyimide)를 코팅한 다음 상기 광검출기의 전극 및 광흡수 부분과 상기 트랜지스터의 소오스 및 드레인의 형성 부분의 폴리이미드를 식각하는 제 10 공정 및, 상기 광검출기의 전극 및 상기 트랜지스터의 소오스 및 드레인의 형성 부분에 배선금속을 형성하는 제 11 공정을 포함하는 것을 특징으로 하는 광집적 소자의 제조방법.
KR1019910021083A 1991-11-25 1991-11-25 수신용 광전집적 소자 및 그 제조방법 KR950000522B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910021083A KR950000522B1 (ko) 1991-11-25 1991-11-25 수신용 광전집적 소자 및 그 제조방법
JP4314764A JP2580451B2 (ja) 1991-11-25 1992-11-25 受信用光電集積素子及びその製造方法
US07/981,865 US5242839A (en) 1991-11-25 1992-11-25 Method of manufacturing an integrated photoelectric receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021083A KR950000522B1 (ko) 1991-11-25 1991-11-25 수신용 광전집적 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930011314A KR930011314A (ko) 1993-06-24
KR950000522B1 true KR950000522B1 (ko) 1995-01-24

Family

ID=19323393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021083A KR950000522B1 (ko) 1991-11-25 1991-11-25 수신용 광전집적 소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US5242839A (ko)
JP (1) JP2580451B2 (ko)
KR (1) KR950000522B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443685A (en) * 1993-11-01 1995-08-22 At&T Corp. Composition and method for off-axis growth sites on nonpolar substrates
US5483085A (en) * 1994-05-09 1996-01-09 Motorola, Inc. Electro-optic integrated circuit with diode decoder
US5589404A (en) * 1994-08-01 1996-12-31 Lucent Technologies Inc. Monolithically integrated VLSI optoelectronic circuits and a method of fabricating the same
EP0710984B1 (en) 1994-11-02 2001-08-08 Trw Inc. Method of fabricating monolithic multifunction integrated circuit devices
US5535231A (en) * 1994-11-08 1996-07-09 Samsung Electronics Co., Ltd. Optoelectronic circuit including heterojunction bipolar transistor laser and photodetector
US5472886A (en) * 1994-12-27 1995-12-05 At&T Corp. Structure of and method for manufacturing an LED
US5621227A (en) * 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
DE19530525A1 (de) * 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
US5963788A (en) * 1995-09-06 1999-10-05 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US5798283A (en) * 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
KR0172797B1 (ko) * 1995-10-16 1999-03-30 김주용 레이저 다이오드 및 그 제조방법
EP0965980A1 (en) * 1998-06-19 1999-12-22 Deutsche Thomson-Brandt Gmbh Device for amplifying and converting current signals into voltage signals
US6218719B1 (en) * 1998-09-18 2001-04-17 Capella Microsystems, Inc. Photodetector and device employing the photodetector for converting an optical signal into an electrical signal
US6580139B1 (en) * 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
KR100532281B1 (ko) * 2003-05-26 2005-11-29 삼성전자주식회사 면굴절 입사형 수광소자 및 그 제조방법
US8552435B2 (en) * 2010-07-21 2013-10-08 Cree, Inc. Electronic device structure including a buffer layer on a base layer
JP2016535428A (ja) 2013-09-25 2016-11-10 プリンストン インフラレッド テクノロジーズ インコーポレイテッド 低ノイズＩｎＧａＡｓフォトダイオードアレイ
EP3224866B8 (en) * 2014-11-24 2019-02-27 Artilux Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
EP3586365A1 (en) 2017-02-23 2020-01-01 IRIS Industries SA Short-wave infrared detector array and method for the manufacturing thereof
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
CN112071869B (zh) * 2020-08-28 2022-09-30 深圳市奥伦德元器件有限公司 用于固态继电器的光伏驱动器及其制备方法
CN112992677B (zh) * 2021-02-07 2023-12-01 中国人民武装警察部队工程大学 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197369A (en) * 1975-02-21 1976-08-26 Handotaisoshino denkyokuno seizohoho
US4719498A (en) * 1984-05-18 1988-01-12 Fujitsu Limited Optoelectronic integrated circuit
JPS6178174A (ja) * 1984-09-25 1986-04-21 Nec Corp 接合ゲ−ト型電界効果トランジスタ
DE3751243T2 (de) * 1986-02-18 1995-08-31 Toshiba Kawasaki Kk Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
EP0353719A3 (de) * 1988-08-05 1991-04-10 Siemens Aktiengesellschaft Metallkontakt mit überhängenden Kanten und Herstellungsverfahren
US4879250A (en) * 1988-09-29 1989-11-07 The Boeing Company Method of making a monolithic interleaved LED/PIN photodetector array
DE69030129T2 (de) * 1989-04-12 1997-10-09 Sumitomo Electric Industries Herstellungsverfahren einer integrierten Halbleiterschaltung
JPH06105781B2 (ja) * 1989-04-25 1994-12-21 住友電気工業株式会社 集積回路の製造方法
EP0405214A3 (en) * 1989-06-27 1991-06-05 Siemens Aktiengesellschaft Pin-fet combination with buried p-type layer

Also Published As

Publication number Publication date
JPH05226598A (ja) 1993-09-03
KR930011314A (ko) 1993-06-24
JP2580451B2 (ja) 1997-02-12
US5242839A (en) 1993-09-07

Similar Documents

Publication Publication Date Title
KR950000522B1 (ko) 수신용 광전집적 소자 및 그 제조방법
US4992386A (en) Method of manufacturing a semiconductor light detector
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
KR920009898B1 (ko) 수신용 광전집적회로 및 그 제조방법
US4771325A (en) Integrated photodetector-amplifier device
US4625226A (en) Photodetector
KR100303471B1 (ko) 애벌란치형 광검출기 및 제작 방법
US5104823A (en) Monolithic integration of optoelectronic and electronic devices
US5003358A (en) Semiconductor light emitting device disposed in an insulating substrate
US5275968A (en) Method of producing a semiconductor light emitting device disposed in an insulating substrate
US5194399A (en) Method of producing a semiconductor light emitting device disposed in an insulating substrate
KR960015270B1 (ko) 수신용 단일칩 광전집적회로의 반도체 제조방법
JPH05160427A (ja) ラテラルｐ−ｉ−ｎヘテロ接合デバイス及びその形成方法
KR100262409B1 (ko) 광전자 집적 회로의 제조방법
KR100249785B1 (ko) 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법
US20020197016A1 (en) Photodetector having a waveguide and resonant coupler and a method of manufacture therefor
KR920005128B1 (ko) 접합형 전계효과 트랜지스터 제조방법
JPH03291968A (ja) 光電子集積回路の製造方法
KR100366041B1 (ko) 반도체레이저다이오드및그제조방법
KR20010056977A (ko) 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법
JPH06151942A (ja) 半導体受光素子及びその製造方法
JPH02253666A (ja) 半導体受光素子
CA1281400C (en) Monolithic integration of optoelectronic and electronic devices
JP2670525B2 (ja) 受光素子およびその製造方法
Bauer et al. MONOLITHIC DUAL-PIN-FET COMBINATION FOR COHERENT OPTICAL BALANCED RECEIVERS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971211

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee