DE69029832T2

DE69029832T2 - Logische Schaltung mit steuerbarer Verzögerung zur Erzeugung variabler Zeitverzögerung

Info

Publication number: DE69029832T2
Application number: DE69029832T
Authority: DE
Inventors: Shinji Emori; Masaya Tamamura
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-11-02
Filing date: 1990-10-30
Publication date: 1997-05-15
Anticipated expiration: 2010-10-31
Also published as: KR910010867A; EP0426430A3; JPH03148914A; EP0426430A2; DE69029832D1; JPH0817321B2; US5270586A; EP0426430B1

Description

Die vorliegende Erfindung betrifft allgemein eine steuerbare Verzögerungslogikschaltung und insbesondere eine Verbesserung in einer Anordnung einer emittergekoppelten Logikschaltung.
Eine emittergekoppelte Logikschaltung (im folgenden einfach als ECL-Schaltung bezeichnet) ist bekannt, bei der es sich um eine digitale Hochgeschwindigkeitslogikschaltung handelt, die ein Paar Transistoren verwendet, die einen Stromschalterschaltkreis bilden. ECL-Schaltungen werden als Logikgatter in verschiedenen hochintegrierten Schaltungen in breitem Umfang verwendet. Eine ECL-Schaltung hat eine schaltungseigene Ausbreitungsverzögerungszeit. Bei einigen Anwendungen wird die schaltungseigene Ausbreitungsverzögerungszeit der ECL-Schaltung positiv genutzt. Beispielsweise wird aus der ECL-Schaltung eine Signalverzögerungsschaltung gebildet. Alternativ ist eine veränderliche Länge eines Koaxialrohres als ein Element bekannt, das in der Lage ist, eine exakte Signalausbreitungsverzögerungszeit zu ergeben.
Normalerweise ist die Ausbreitungsverzögerungszeit von verschiedenen Faktoren abhängig, wie etwa dem Typ der ECL- Schaltung und der Schaltungsstruktur derselben, und diese werden zum Zeitpunkt der Vollendung des Herstellungsprozesses schaltungseigen bestimmt. Somit ist es im wesentlichen unmöglich, die Ausbreitungsverzögerungszeit nach dem Herstellungsprozeß einzustellen. Nichts desto trotz besteht ein Bedarf zur sicheren Steuerung der Ausbreitungsverzögerungszeit von außerhalb der ECL-Schaltung.
In Figur 1 ist eine allgemeine ECL-Schaltung dargestellt. Die ECL-Schaltung in Figur 1 hat ein Paar Transisto ren T1 und T2, deren Emitter wechselweise verbunden sind. Ein Konstantstromquellentransistor T3 ist zwischen eine Stromversorgungsleitung, die mit einer ersten niederpotentialseitigen Stromversorgung VEE1 gekoppelt ist, und einen
Knoten, an welchem die Emitter der Transistoren T1 und T2 wechselseitig verbunden sind, geschaltet. Endwiderstände RL sind jeweils zwischen die Kollektoren der Transistoren T1 und T2 und eine Stromversorgungsleitung, die ein Erdpotential GND hat, geschaltet. Ein Knoten, an welchem der Kollektor des Transistors T1 mit dem Endwiderstand RL verbunden ist, bildet einen Ausgangsanschluß , der mit einer Basis eines Ausgangstransistors T4 verbunden ist, der eine Ausgangsschaltung eines Emitterfolgers auf der Seite des Transistors T1 bildet. In ähnlicher Weise bildet ein Knoten, an welchem der Kollektor des Transistors T2 mit dem Endwiderstand RL verbunden ist, einen Ausgangsanschluß x, der mit einer Basis eines Ausgangstransistors T5 verbunden ist, der eine Ausgangsschaltung eines Emitterfolgers auf der Seite des Transistors T2 bildet.
Eine Emitterfolgerschaltung ist aus den Transistoren T4 und T5, Widerständen RT1 und RT2, die jeweils mit den Emittern der Transistoren T4 und T5 verbunden sind, und einer zweiten negativseitigen Stromversorgung VEE2 zusammengesetzt. Es ist erkennbar, daß die Emitterfolgerschaltung für den grundsätzlichen Betriebsablauf der ECL-Schaltung nicht erforderlich ist. Die Emitterfolgerschaltung wird jedoch gewöhnlich vorgesehen, um eine Abgleichung zwischen dem Potential eines Eingangssignals und dem Potential eines Ausgangssignals zu erhalten und die Lastansteuerbarkeit der ECL- Schaltung zu steigern. Aufgrund der Funktion der Emitterfolgerschaltung werden die Spannungen der Ausgangsanschlüsse x und in paralleler Form zu den Signalausgangsanschlüssen X bzw. der Emitterfolgerschaltung verschoben. Die Basis des Konstantstromquellentransistors T3 wird mit einer Referenzspannung Vcs versorgt, bei welcher es sich um ein feststehendes Potential handelt. Signaleingangsanschlüsse IN und sind an den Basen der Transistoren T1 bzw. T2 vorgesehen.
Wenn ein Eingangssignal (H), das ein Potential hat, das höher ist als ein Potential des Signaleingangsanschlusses , an den Signaleingangsanschluß IN angelegt wird, wird der Transistor T1 EIN geschaltet. Somit fließt ein Konstantstrom Ics durch den Transistor T3. Der Konstantstrom Ics verursacht einen Spannungsabfall, der über den Endwiderstand RL entwickelt wird. Der Spannungsabfall erhöht das Potential eines Knotens (Ausgangsanschluß ), an welchem der Kollektor des Transistors T1 und der Endwiderstand RL miteinander ver bunden sind, so daß das Potential des Knotens einem niedrigen (L) Pegel gleich wird. Dieser niedrige Pegel wird an die Basis des Ausgangstransistors T4 angelegt. Somit tritt eine umgekehrte Version des Eingangssignals an dem Emitter des Ausgangstransistors T4 auf, d.h. dem Signalausgangsanschluß der Emitterfolgerschaltung. Andererseits ist während vorstehend beschriebenem Betriebsablauf der Transistor T2 AUS geschaltet und es wird kein Spannungsabfall über den Endwiderstand RL entwickelt, der mit dem Kollektor des Transistors T2 verbunden ist. Somit ist das Basispotential des Transistors T5 annähernd gleich dem Erdpotential GND. Als Resultat tritt ein Signal (H) in Phase mit dem Eingangssignal an dem Ausgangsanschluß x und dem Emitter des Transistors T5, d.h. dem Signalausgangsanschluß X, auf. In dem Fall, in dem das Potential des Eingangssignals, das an den Signaleingangsanschluß IN angelegt ist, niedriger ist als das Potential des Eingangsanschlusses , arbeitet die Schaltung in einer dem vorstehend beschriebenen Betriebsablauf entgegengesetzten Weise. Somit wird ein Ausgangssignal mit hohem Potential an den Signalausgangsanschlüssen und erhalten und ein Ausgangssignal mit niedrigem Potential wird an den Ausgangsanschlüssen x und X erhalten.
Eine Ausbreitungsverzögerungszeit tpd der in Figur 1 gezeigten ECL-Schaltung wird wie folgt ausgedrückt.
+ F CL (RL + re) + tpdEF (1)
worin A bis E Verhältniskoeffizienten sind und tpdEF eine Ausbreitungsverzögerungszeit ist, die durch die Emitterfolgerschaltung gegeben ist. Ferner bezeichnen die folgenden Symbole Parameter der Transistoren T1 und T2:
Ccb: Kapazität des Basis-Kollektorübergangs
Cbe: Kapazität des Basis-Emitterübergangs
Csub: Kapazität des Kollektor-Substratübergangs
CL: Parasitäre Kapazität zwischen Endwiderstand RL und Verdrahtungsleitungen
rb: Basiswiderstand
re: Summe eines Emitterwiderstandes und eines differenzierenden Widerstandes der Basis- Emittervorwärtscharakteristik.
Das heißt, daß die Ausbreitungsverzögerungszeit tpd der ECL wie folgt ist:
Der Term tpdEF hat keinen Bezug zu der vorliegenden Erfindung und wird somit so behandelt, daß er Null ist. Die Formel (2) bedeutet, daß die Ausbreitungs verzögerungszeit tpd der Summe der Produkte der Widerstände und der entsprechenden Kapazitäten entspricht und somit auf der durch eine Formel
π = R C definierten Zeitkonstanten basiert.
Figur 2 ist ein Wellenformdiagramm, das darstellt, wie die Ausbreitungsverzögerungszeit tpd der in Figur 1 gezeigten ECL-Schaltung erzeugt wird. In Figur 2 bezeichnet VIN eine an den Signaleingangsanschluß IN, der in Figur 1 gezeigt ist, angelegte Spannung, und V bezeichnet eine Eingangsspannung, die an den in Figur 1 gezeigten Eingangsanschluß angelegt ist. Ferner bezeichnet VX eine an dem Signalausgangsanschluß X erhaltene Ausgangsspannung und V bezeichnet eine an dem Signalausgangsanschluß erhaltene Ausgangsspannung. Die ist. Ferner bezeichnet VX eine an dem Signalausgangsanschluß x erhaltene Ausgangsspannung und V bezeichnet eine an dem Signalausgangsanschluß erhaltene Ausgangsspannung. Die Ausbreitungsverzögerungszeit tpd entspricht einer Periode zwischen einem Zeitpunkt, an dem die Eingangsspannungsdifferenz zwischen VIN und V 50% (d.h. 0 Volt) der Maximaldifferenz enspricht, und einem Zeitpunkt, an dem die Ausgangsspannungen VX und V 50% der Maximalamplituden entsprechen. Wie Figur 2 zeigt, eilen das Ansteigen und das Abfallen der Ausgangsspannungen Vx und V denjenigen der Eingangsspannungen VIN und V um die Ausbreitungsverzögerungszeit tpd nach. Die Flanke des Ansteigens (oder Abfallens) der an jedem der Signalausgangsanschlüsse X und erhaltenen Ausgangsspannung basiert auf der Zeitkonstanten des Endwiderstandes RL und der parasitären Kapazität CL sowie auf dem Konstantstrom Ics.
Um die Ausbreitungsverzögerungszeit tpd von außerhalb der ECL-Schaltung einzustellen, kann man versuchen, eine Referenzspannung Vcs zu verändern, die an die Basis des Konstantstromtransistors T3 angelegt ist, so daß der Konstantstrom Ics verändert wird und somit die Amplitude der Ausgangsspannung geändert wird.
Die vorstehend dargelegte überlegung ist jedoch nicht wirksam, um die Ausbreitungsverzögerungszeit tpd von außerhalb der ECL-Schaltung zu steuern, und zwar aus den folgenden Gründen. Zunächst schließt die vorstehend genannte Formel (1) nicht den Term des Konstantstromes Ics ein. Das heißt, daß der Konstantstrom Ics nicht zur Veränderung der Ausbreitungsverzögerungszeit tpd beiträgt. obgleich die Amplitude der Ausgangsspannung VX (V ) durch die Veränderung des Konstantstromes Ics geändert wird, werden die ansteigende Flanke und die abfallende Flanke der Ausgangsspannung ebenfalls verändert. Als Resultat gibt es eine geringere Veränderung der Ausbreitungsverzögerungszeit tpd und der Schaltungsbetrieb ist instabil. Genauer ausgedrückt wird dann, wenn die Referenzspannung Vcs so gesteuert wird, daß der durch den Transistor T3 fließende Strom ansteigt, ein erhöhter Spannungsabfall, der über den Endwiderstand RL entwickelt wird, erhalten, und somit wird eine gesteigerte Amplitude des Ausgangssignals erhalten. Eine Erhöhung des Stromes erhöht jedoch die Lastansteuerbarkeit, die den Schaltungsbetriebsablauf beschleunigt. Somit ist es möglich, die Ausbreitungsverzögerungszeit nur innerhalb eines schmalen Bereiches zu steuern.
Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, eine verbesserte steuerbare Verzögerungslogikschaltung zu schaffen, in der die vorstehend genannten Nachteile beseitigt sind.
Eine genauer dargelegte Aufgabe der vorliegenden Erfindung ist es, eine steuerbare Verzögerungslogikschaltung zu schaffen, die eine Ausbreitungsverzögerungszeit hat, die zuverlässig von außerhalb der Verzögerungslogikschaltung in stabilem Zustand gesteuert werden kann.
Gemäß der Erfindung wird folglich eine steuerbare Verzögerungslogikschaltung geschaffen, die die in Anspruch 1 genannten Merkmale umfaßt.
Eine Ausführungsform schafft die erste Stromwegeinrich tung und die zweite Stromwegeinrichtung als erste Zeitkonstantensteuereinrichtungen, die einen ersten Widerstand zum Variieren einer ersten Zeitkonstanten haben, die durch den ersten Widerstand und eine parasitäre Kapazität definiert ist, die mit dem Kollektor des ersten Transistors gekoppelt ist, und eine zweite stromwegeinrichtung, die einen zweiten Widerstand zum Variieren einer zweiten Zeitkonstanten hat, die durch den zweiten Widerstand und eine parasitäre Kapazität, die mit dem Kollektor des zweiten Transistors gekoppelt ist, definiert ist.
Die vorstehend genannten Aufgaben der vorliegenden Erfindung werden ferner erzielt, indem jeweils die vorstehend genannte erste Zeitkonstantensteuereinrichtung und die zweite Zeitkonstantensteuereinrichtung durch eine erste Lastwiderstandsteuereinrichtung, die mit der ersten Last gekoppelt ist, um einen ersten Lastwiderstand, der durch die erste Last hervorgerufen wird, zu variieren, und eine zweite Lastwiderstandsteuereinrichtung, die mit der zweiten Last gekoppelt ist, um einen von der zweiten Last hervorgerufenen zweiten Lastwiderstand zu variieren, ersetzt werden.
Zum besseren Verständnis der Erfindung und um darzustellen, wie diese ausgeführt werden kann, wird nun im Rahmen eines Beispiels auf die beiliegenden Zeichnungen Bezug genommen.
Figur 1 ist ein Schaltbild einer herkömmlichen ECL- Schaltung;
Figur 2 ist ein Wellenformdiagramm, das den Betrieb der in Figur 1 gezeigten ECL-Schaltung darstellt;
Figur 3 ist ein Schaltbild, das eine Übersicht einer ECL-Schaltung gemäß vorliegender Erfindung darstellt;
Figur 4 ist ein Wellenformdiagramm, das den Betrieb der in Figur 3 gezeigten Schaltung darstellt;
Figur 5 ist ein Schaltbild einer ECL-Schaltung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung;
Figur 6 ist ein Wellenformdiagramm, das den Betrieb der in Figur 5 gezeigten ECL-Schaltung darstellt;
Figur 7 ist ein Schaltbild einer ECL-Schaltung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung;
Figur 8 ist ein Schaltbild einer ECL-Schaltung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung;
Figur 9 ist ein Schaltbild einer ECL-Schaltung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung;
Figur 10 ist ein Schaltbild einer ECL-Schaltung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung;
Figur 11A ist ein Schaltbild einer ECL-Schaltung gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung;
Figur 11B ist ein Schaltbild, das eine Klemmschaltung zeigt, die aus einer Reihenschaltung gebildet ist, welche aus einer Klemmdiode und einem Klemmwiderstand besteht;
Figur 12 ist ein Schaltbild einer herkömmlichen ECL- Schaltung mit einer Klemmschaltung;
Figur 13 ist ein Wellenformdiagramm, das den Betrieb der in Figur 12 dargestellten ECL-Schaltung zeigt; und
Figur 14 ist ein Schaltbild, das den Betrieb der ECL- Schaltung gemäß vorliegender Ausführungsform darstellt.
Nachfolgend wird die Übersicht einer Ausführungsform der vorliegenden Erfindung unter Bezug auf Figur 3 beschrieben, in der diejenigen Teile, die den in Figur 1 gezeigten entsprechen, mit denselben Bezugszeichen oder Symbolen bezeichnet sind. Die vorliegende Erfindung hat eine Einrichtung zur Steuerung der Endwiderstände RL, die in Figur 1 gezeigt sind.
Wie Figur 3 zeigt, hat eine ECL-Schaltung einen Stromschalterschaltkreis, der aus emittergekoppelten Transistoren T1 und T2 zusammengesetzt ist, zwei Lastschaltungen, die aus Widerständen RL1 und RL11 gebildet sind, und eine Stromquelle, die aus dem Stromquellentransistor T3 gebildet ist, der die Emitter der Transistoren T1 und T2,mit dem Strom Ics in derselben Weise wie in der in Figur 1 gezeigten ECL- Schaltung versorgt.
Eine Reihenschaltung (Stromweg), die aus einer Diode D1 und einem Widerstand RL2, die in Reihe geschaltet sind, zusammengesetzt ist, ist zwischen den Lastwiderstand RL1 geschaltet. Die Kathode der Diode D1 ist mit dem Widerstand RL2 verbunden. In ähnlicher Weise ist eine Reihenschaltung (Stromweg), die aus einer Diode D2 und einem Widerstand RL21 zusammengesetzt ist, die in Reihe geschaltet sind, im wesentlichen zwischen den Lastwiderstand RL11 geschaltet. Die Kathode der Diode D2 ist mit dem Widerstand RL21 verbunden. Die Anoden der Dioden D1 und D2 sind mit Steueranschlüssen C verbunden, an die eine Steuerspannung VG angelegt ist. Die Steueranschlüsse C sind mit der Stromversorgungsleitung auf Erdpotential wechselstromgekoppelt. Durch Veränderung der Steuerspannung VG ist es möglich, die Ausbreitungsverzögerungszeit tpd kontinuierlich zu verändern. Die Dioden D1 und D2 können jeweils aus diodengeschalteten Transistoren gebildet sein. Es ist bevorzugt, die Transistoren T4 und T5 in derselben Weise wie die in Figur 1 gezeigten Transistoren T4 und T5 zu verwenden, um eine Abgleichung zwischen dem Potential des Eingangssignals und dem Potential des Ausgangssignals zu erreichen und die Lastansteuerbarkeit der ECL- Schaltung zu erhöhen. Es sei jedoch angemerkt, daß die Transistoren T4 und T5 nicht wesentlich sind, um den Betrieb der ECL-Schaltung zu verwirklichen. Auch sei angemerkt, daß die in Figur 3 gezeigte Schaltung als eine ECL-Schaltung des Eintaktansteuerungstyps wirkt, indem eine Referenzspannung an den Signaleingangsanschluß angelegt wird, und als eine ECL-Schaltung des Differentialeingangstyps wirkt, indem jeweils Eingangssignale mit wechselweise entgegengesetzten Phasen an die Signaleingangsanschlüsse IN und angelegt werden.
Wenn die Steueranschlüsse C auf einem positiven Potential gehalten werden, das ausreicht, um die Diode D1 (oder D2) EIN zu schalten, ist der Endwiderstand RL der ECL-Schaltung äquivalent einem Widerstand RLD, der von einer Parallelschaltung geleistet wird, die aus dem Last-(End-)Widerstand RL1 und dem Widerstand RL2 zusammengesetzt ist. Der äquivalente Endwiderstand RLD wird wie folgt ausgedrückt:
RL = RLD = RL1//RL2 = (RL1 x RL2)/( RL1 + RL2) (3)
worin das Symbol // eine Parallelverbindung darstellt. Andererseits ist dann, wenn die Steueranschlüsse C auf einem negativen Potential gehalten werden, das ausreicht, um die Diode D1 (oder D2) AUS zu schalten, der Endwiderstand RL der ECL-Schaltung wie folgt:
RL = RLS, RL1 > (RL1//RL2) = RLD (4)
worin RLS einen äquivalenten Endwiderstand in dem Zustand darstellt, in dem der Widerstand RL2 aufgrund des AUS- Zustandes der Diode D1 (oder D2) von der Schaltung getrennt ist. Aus der Formel (4) wird folgendes erhalten.
RLS > RLD
Aus der Formel (1) wird folgendes erhalten
tpds > tpdD (5)
wobei tpds eine Ausbreitungsverzögerungszeit ist, die erhalten wird, wenn RL = RLS, und tpdD eine Ausbreitungsverzögerungszeit ist, die erhalten wird, wenn RL = RLD.
Figur 4 ist ein Wellenformdiagramm, das eine Wellenform einer Kollektorspannung Vc des Transistors T1 darstellt, die beobachtet wird, wenn die Transistoren T1 und T2 EIN bzw. AUS geschaltet werden. Die Wellenform der Kollektorspannung Vc basiert im Prinzip auf einer Entladungscharakteristik, die durch einen Widerstand und eine Kapazität bestimmt ist (Kollektorzeitkonstante). Die Flanke des Ansteigens oder Abfallens der Kollektorspannung Vc, die erhalten wird, unmittelbar nachdem der Transistor T1 (T2) geschaltet wird (EIN oder AUS geschaltet wird), ist nicht von der Steuersignalspannung VG des Steueranschlusses C abhängig (d.h., sie ist nicht von dem EIN/AUS Zustand der Diode D1 abhängig), ist jedoch konstant. Die Amplitude der Kollektorspannung Vc ist klein, wenn die Dioden D1 und D2 EIN sind, und groß, wenn die Dioden D1 und D2 AUS sind. Somit ist es möglich, die Zeit zu variieren, die es dauert, die halbmaximale Amplitude der Kollektorspannung Vc zu erhalten, d.h., die Ausbreitungsverzögerungszeit tpd zu variieren. Die Kollektorspannungen Vc der Transistoren T1 und T2 ändern sich kurzzeitig und tatsächlich ändern sich kurzzeitig die Vorspannungen, die an die Dioden D1 und D2 angelegt werden. Somit sind in Wirklichkeit die Wellenformen der Kollektorspannungen VC komplexer als die in Figur 4 gezeigten. Durch Einstellen einer Vorspannung VG jeder der Dioden D1 und D2 auf eine Mitteispannung, die die Formeln (3) und (4) erfüllt, indem die Steuerspannung VG eingestellt wird, verändern sich die Steuerspannungen Vc der Transistoren T1 und T2 in Übereinstimmung mit einer Mittelkurve zwischen der durchgezogenen Linie und der unterbrochenen Linie, die in Figur 4 gezeigt ist. Als Resultat wird es möglich, kontinuierlich eine beliebige Ausbreitungsverzögerungszeit zwischen einer Ausbreitungsverzögerungszeit tpdli die erhalten wird, wenn die Dioden D1 und D2 EIN sind, und einer Ausbreitungsverzögerungszeit tpd2, die erhalten wird, wenn die Dioden D1 und D2 AUS sind, auszuwählen. Das bedeutet, daß die Ausbreitungsverzögerungszeit tpd der ECL-Schaltung außerhalb der ECL-Schaltung gesteuert werden kann.
Nachfolgend wird eine ECL-Schaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung unter Bezug auf Figur 5 und 6 beschrieben, in welchen diejenigen Teile, die den in Figur 3 gezeigten entsprechen, mit denselben Bezugszeichen versehen sind. Wie Figur 5 zeigt, sind die Anoden der Dioden D1 und D2 mit dem Steueranschluß C verbunden, der gemeinsam vorgesehen ist. Eine variable Steuerspannungsquelle Ec ist zwischen die Stromversorgungsleitung, die das Erdpotential GND hat, und den Steueranschluß C geschaltet. Genauer ausgedrückt ist der positive Anschluß der variablen Steuerspannungsquelle Ec mit dem Steueranschluß C verbunden und der negative Anschluß derselben ist mit der Erdpotentialstromversorgungsleitung verbunden. Die variable Steuerspannungsquelle Ec kann aus einer internen Schaltung einer Vorrichtung gebildet sein, die die Spannung Ec extern steuerbar erzeugt. Alternativ ist es möglich, die variable Steuersignalquelle Ec aus einer externen Quelle außerhalb der Vorrichtung zu bilden.
Es wird nun angenommen, daß der Pegel des Eingangssignals VIN, das an den Signaleingangsanschluß IN angelegt ist, höher wird als derjenige des Eingangssignals V , das an den Signaleingangsanschluß angelegt wird. In diesem Fall wird der Transistor T1 EIN geschaltet und der Transistor T2 wird AUS geschaltet. Ein Strom fließt von dem Erdpotential GND zu der ersten niederpotentialseitigen Spannung VEE1 durch den Endwiderstand (Lastwiderstand) RL1, den Transistor T1 und den Konstantstromquellentransistor T3. Während dieser Zeit fließt dann, wenn die Diode D1 durch die variable Steuerspannungsquelle Ec in vorwärtsrichtung vorgespannt ist, ein Strom vom Erdpotential GND zu der ersten niederpotentialseitigen Spannung VEE1 durch die variable Steuerspannungsquelle Ec, die Diode D1, den Widerstand RL2, den Transistor T1 und den Konstantstromquellentransistor T3. Das heißt, daß zwei Stromwege vorgesehen sind. Der Strom Ics, der durch den Konstantstromquellentransistor T3 fließt, ist konstant und wird durch die jeweils durch die vorstehend beschriebenen beiden Stromwege fließenden Ströme gebildet. In diesem Fall kann unter dem Gesichtspunkt einer äquivalenten Schaltung in Betracht gezogen werden, daß der Widerstand RL2 parallel zu dem Endwiderstand RL1 geschaltet wird. Somit hat der Lastwiderstandswert des Transistors T1 einen verringerten Wert im Vergleich zu dem Fall, in dem nur der Endwider stand (Lastwiderstand) RL1 mit dem Transistor T1 verbunden ist. Als Resultat ist es durch Einstellen der Steuerspannung VG, die durch die variable Steuerspannungsquelle Ec erzeugt wird, in der Weise, daß die vorstehend genannte Bedingung erfüllt wird, möglich, die Amplituden der Ausgangsspannungen VX und V wie in Figur 6(a) durch unterbrochene Linien gezeigt, zu verringern. In Figur 6 bezeichnet VIH den "hohen (H)" Pegel, der auf der Eingangsseite der ECL-Schaltung erhalten wird, und VIL bezeichnet den "niedrigen (L)" Pegel, der auf der Eingangsseite derselben erhalten wird. Ferner bezeichnet in Figur 6 VOH den "hohen (H)" Pegel, der auf der Ausgangsseite der ECL-Schaltung erhalten wird, und Vol und VOL' bezeichnen jeweils "niedrige (L)" Pegel, die an der Ausgangsseite derselben erhalten werden.
Wie Figur 6(b) und (c) zeigen, ist die Ausbreitungsver zögerungszeit tpd1 die erhalten wird, wenn die Ausgangsspannung VX und V die verringerten Amplituden in dem Zustand haben, in dem die Dioden D1 und D2 EIN sind, kürzer als die Ausbreitungsverzögerungszeit tpd2, die erhalten wird, wenn die Dioden D1 und D2 AUS sind. Diese Tatsache zeigt, daß die Ausbreitungsverzögerungszeit tpd der ECL- Schaltung durch EIN/AUS-Schalten der Dioden D1 und D2 gesteuert wird. Figur 6(d) zeigt die Unterschiede zwischen VX und V , die erhalten werden, wenn die Dioden D1 und D2 EIN bzw. AUS sind. Durch EIN-Schalten der Diode D1 und das dadurch erfolgende Verbinden des Widerstandes RL2 mit dem Endwiderstand RL1 in paralleler Form in dem Zustand, in dem der Transistor T1 EIN ist, wird es möglich, die Ausbreitungsverzögerungszeit tpd der ECL-Schaltung zu verändern. Zusätzlich wird es durch Veränderung der Diodenvorspannung VBS auf der Basis der Steuerspannung VG möglich, die Kollektorspannung Vc zu verändern und somit kontinuierlich die Ausbreitungsverzögerungszeit tpd zu verändern. Die vorstehende Beschreibung ist auf den Fall bezogen, in dem das Eingangssignal VIN ansteigt. In ähnlicher Weise arbeitet die in Figur 5 gezeigte ECL-Schaltung, wenn das Eingangssignal VIN abfällt.
Nachfolgend wird eine ECL-Schaltung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezug auf Figur 7 beschrieben, in welcher diejenigen Teile, die jenen in den vorangehenden Figuren gleich sind, mit denselben Bezugszeichen bezeichnet sind. Die in Figur gezeigte ECL-Schaltung verwendet Transistoren T6 und T7, die die Dioden D1 und D2 ersetzen. Die Kollektoren der Transistoren T6 und T7 werden mit einer hochpotentialseitigen Leistungsspannung VCC2 versorgt, die gleich oder höher ist als das Erdpotential. Die Basen der Transistoren T6 und T7 sind mit dem variablen Steueranschluß C verbunden, an den die Steuerspannung VG angelegt ist. Die Steuerspannung VG wird beispielsweise durch die variable Steuerspannungsquelle Ec erzeugt, wie in Figur 5 gezeigt. Der Emitter des Transistors T6 ist mit dem Widerstand RL2 verbunden und der Emitter des Transistors T7 ist mit dem Widerstand RL21 verbunden.
Es wird nun angenommen, daß der Pegel des Eingangssignals VIN höher wird als derjenige des Eingangssignals V . In diesem Fall wird der Transistor T1 EIN geschaltet und der Transistor T2 wird AUS geschaltet. Ein Strom fließt von dem Erdpotential GND zu der ersten niederpotentialseitigen Spannung VEE1 durch den Endwiderstand (Lastwiderstand) RL1, den Transistor T1 und den Konstantstromquellentransistor T3. Während dieses Vorganges wird die zweite hochpotentialseitige Spannung VCC2 an die Kollektoren der Transistoren T6 und T7 angelegt. Wenn die Steuerspannung VG an die Basen der Transistoren T6 und T7 angelegt ist, werden die Transistoren T6 und T7 EIN und AUS geschaltet. Da der Transistor T1 EIN ist, fließt ein Strom von der zweiten hochpotentialseitigen Spannung VCC2 zu der ersten niederpotential seitigen Spannung VEE1 durch den Transistor T6, den Widerstand RL2, den Transistor T1 und den Konstantstromquellentransistor T3. Dies ist einer Anordnung äquivalent, in welcher der Widerstand RL2 mit dem Endwiderstand (Lastwiderstand RL1) in paralleler Form verbunden ist. Somit wird durch Einstellen der Steuerspannung VG in der Weise, daß die vorstehend genannte Bedingung erfüllt ist, der Lastwiderstand des Transistor T1 verringert und die Ausgangsspannungen VX und V haben verringerte Amplituden Als Resultat wird die Ausbreitungsverzögerungszeit tpd verringert. Ferner wird es durch Steuern der an dem Transistor T6 angelegten Steuerspannung VG möglich, die Ausbreitungsverzögerungszeit tpd kontinuierlich zu variieren.
Nachfolgend wird eine ECL-Schaltung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezug auf Figur 8 beschrieben, in welcher diejenigen Teile, die den in den vorangehenden Figuren gezeigten gleich sind, mit denselben Bezugszeichen bezeichnet sind. Die in Figur 8 gezeigte ECL-Schaltung hat zwei Transistoren T6 und T7 wie in der in Figur 7 gezeigten Struktur. Die in Figur 8 gezeigte ECL-Schaltung unterscheidet sich jedoch darin von der in Figur 7 gezeigten, daß die Kollektoren der Transistoren T6 und T7, die in Figur 8 gezeigt sind, mit der Erdpotentialstromversorgungsleitung verbunden sind.
Es wird nun angenommen, daß der Pegel des Eingangssignals VIN höher wird als derjenige des Eingangssignals V . In diesem Fall werden die Transistoren T1 und T2 EIN bzw. AUS geschaltet. Wenn die Steuerspannung VG an die Basen der Transistoren T6 und T7 über den Steueranschluß C angelegt wird, wird der Widerstand RL2 mit dem Widerstand RL1 in paralleler Form verbunden, so daß der Lastwiderstand des Transistors T1 verringert wird, und die Amplitude der Ausgangsspannung VX wird ebenfalls verringert. Als Resultat wird die Ausbreitungsverzögerungszeit tpd verkürzt. Ferner wird es durch Veränderung der Steuerspannung VG möglich, die Ausbreitungsverzögerungszeit tpd kontinuierlich zu verändern.
Nachfolgend wird eine ECL-Schaltung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezug auf Figur 9 beschrieben. Die in Figur 9 gezeigte ECL- Schaltung unterscheidet sich von der in Figur 5 gezeigten ECL-Schaltung darin, daß eine Pegelverschiebediode Ds zwischen der Stromversorgungsleitung mit Erdpotential und den Endwiderständen RL1 und RL11 vorgesehen ist. Die Pegelverschiebediode Ds ist auf die Verringerung der Amplituden der Signale der ECL-Schaltung gerichtet und darauf, die ECL- Schaltung mit einer höheren Geschwindigkeit arbeiten zu lassen. Die Pegelverschiebediode Ds kann durch einen Transistor gebildet werden, der während eines Prozesses hergestellt wird, in dem andere Transistoren, wie etwa T1 und T2, hergestellt werden.
Die Pegelverschiebediode Ds entwickelt einen feststehenden Spannungsabfall. Somit werden die über die Endwiderstände RL1 und RL11 entwickelten Spannungsabfälle begrenzt, so daß die Geschwindigkeit des Schaltvorganges zunimmt. Die Amplitude der Ausgangsspannungen VX entspricht der Gesamtsumme des Spannungsabfalles, der über den Endwiderstand RL1 entwickelt wird, und des Spannungsabfalles, der über die Pegelverschiebediode Ds entwickelt wird. Somit gibt die in Figur 9 gezeigte ECL-Schaltung die Ausgangsspannung VX ab, die der Ausgangsspannung VX gleich ist, die von der in Figur 5 gezeigten ECL-Schaltung abgegeben wird. Man kann sagen, daß der steuerbare Bereich der Steuerspannung VG zur Seite des niedrigen Potentials um ein Potential verschoben wird, das der Vorwärtsspannung der Pegelverschiebediode Ds entspricht.
Nachfolgend wird eine ECL-Schaltung gemäß einer fünften Ausführungsform der vorliegenden Erfindung unter Bezug auf Figur 10 beschrieben, in der diejenigen Teile, die den in den vorangehenden Figuren gezeigten gleich sind, mit denselben Bezugszeichen bezeichnet sind. Die in Figur 10 gezeigte ECL-Schaltung unterscheidet sich von der in Figur 9 gezeig ten ECL-Schaltung darin, daß ein Pegelverschiebewiderstand Rs den Pegelverschiebetransistor Ds ersetzt. Das heißt, daß der Pegelverschiebewiderstand Rs zwischen die Stromversorgungsleitung mit Erdpotential und die Endwiderstände RL1 und RL11 geschaltet ist. Der Pegelverschiebewiderstand Rs kann in demselben Produktionsprozeß wie die anderen Widerstände RT1 und RT2 hergestellt werden. Selbstverständlich ist es möglich, den Pegelverschiebewiderstand Rs in einem von dem der zur Herstellung der übrigen Widerstände verschiedenen Produktionsprozeß herzustellen.
Nachfolgend wird eine ECL-Schaltung gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezug auf Figur lla beschrieben, in der diejenigen Teile, die den in den vorangehenden Figuren gezeigten gleich sind, mit denselben Bezugszeichen bezeichnet sind. Die in Figur hA gezeigte ECL-Schaltung unterscheidet sich von der in Figur 8 gezeigten ECL-Schaltung darin, daß ein Pegelverschiebeelement Z zwischen der Stromversorgungsleitung mit Erdpotential und den Endwiderständen RL1 und RL11 vorgesehen ist.
Das Pegelverschiebeelement Z kann aus der in Figur 9 gezeigten Pegelverschiebediode Ds, dem in Figur 10 gezeigten Pegelverschiebewiderstand Rs oder einer in Figur 11b gezeigten Reihenschaltung gebildet sein. Die in Figur 11 gezeigte Reihenschaltung ist aus der Pegelverschiebediode Ds und dem Pegelverschiebewiderstand Rs zusammengesetzt.
Schließlich wird der Unterschied zwischen der ECL- Schaltung gemäß vorliegender Erfindung und einer herkömmlichen Klemmschaltung beschrieben. In Figur 12 ist eine herkömmliche ECL-Schaltung mit einer Klemmschaltung dargestellt. Die in Figur 12 gezeigte ECL-Schaltung ist eine Logikschaltung des Kollektorpunkttyps (collector dotting type). Transistoren T6 und T7 bilden eine Klemmschaltung. Ferner sind Transistoren T11, T12 und T13 vorgesehen. Die Tran sistoren T11 und T12 empfangen Eingangssignale IN2 bzw. . Wenn die Transistoren T2 und T11 EIN sind und die Transistoren T1 und T12 AUS sind, fließt ein Strom 2Ics in zweifacher Größe des Konstantstromes Ics, der durch den Transistor T3 oder T13 fließt, durch einen der Lastwiderstände RL. Dadurch wird es möglich, das Abnehmen der niedrigen (L) Pegel der Eingangs- und Ausgangssignale zu verhindern. Eine Schaltungsanordnung, die durch Verzicht auf die Transistoren T11, T12 und T13 erhalten wird, ist von der in Figur 8 gezeigten Schaltungsanordnung darin verschieden, daß die Widerstände RL2 und RL21, die in Figur 8 gezeigt sind, nicht mit den Emittern der Transistoren T6 und T7 verbunden sind. Es sei angemerkt, daß die Widerstände RL2 und RL21, die mit den Emittern der Transistoren T6 und T7 verbunden sind, eine wichtige Rolle bei der Steuerung der Ausbreitungsverzögerungszeit spielen. Dies wird unter Bezug auf Figur 13 und Figur 14 erläutert.
Wenn sich der Unterschied zwischen den Eingangssignalen VIN und V wie in Figur 13 gezeigt verändert, verändern sich die Ausgangsspannungen VX und V wie in Figur 13 gezeigt. Die Ausgangsspannungen VX und V basieren auf der Differenz zwischen den Eingangsspannungen VIN und V . Die Ausgangsspannungen VX und V werden durch die Transistoren T6 bzw. T7 geklemmt. Die Basen der Transistoren T6 und T7 werden mit einer Klemmspannung VCLP versorgt, die eine Spannung bestimmt, an der die Ausgangsspannungen VX und V geklemmt werden. Wenn die Klemmspannung VCLP einer bestimmten Spannung gleich ist, sind die Ausgangsspannungen VX und V einander gleich. In diesem Fall ist die Differenz zwischen VX und V kontinuierlich gleich Null. In Figur 13 ist die Differenz zwischen VX und V während einer Periode A Null. Es sei angemerkt, daß der Zustand, in dem keine Differenz zwischen VX und V vorhanden ist, ein von dem logisch nied rigen (L) und hohen (H) Pegel verschiedener unbegrenzter Logikpegel ist. Das Vorhandensein des unbegrenzten Logikpegels erhöht das Zittern (Zeitbreitenvariation) insbesondere dann, wenn ein Hochgeschwindigkeitseingangssignal an die ECL- Schaltung angelegt wird, und verhindert somit die gleichmä ßige Steuerung der Ausbreitungsverzögerungszeit tpd. Andererseits tritt, wie in Figur 14 gezeigt, kein kontinuierlicher unbegrenzter Logikpegel aufgrund des Vorhandenseins der Widerstände RL2 und RL21 auf. Als Resultat wird es möglich, die Ausbreitungsverzögerungszeit tpd ohne das Auftreten von Zittern gleichmäßig zu steuern.

Claims

1. Steuerbare Verzögerungslogikschaltung, umfassend:

eine Differentialschaltung, die einen ersten und einen zweiten Transistor (T1, T2) hat, die jeweils einen Kollektor, einen Emitter und eine Basis haben, bei welcher die Emitter des ersten und des zweiten Transistors miteinander verbunden sind, die Basen des ersten und des zweiten Transistors mit einem ersten bzw. einem zweiten Eingangssignal versorgt werden und ein erstes bzw. ein Ausgangssignal von den Kollektoren des ersten bzw. des zweiten Transistors abgenommen werden;

eine erste Last (RL1), die zwischen eine erste Stromversorgungsleitung GND und den Kollektor des ersten Transistors gekoppelt ist;

eine zweite Last (RL11), die zwischen die erste Stromversorgungsleitung und den Kollektor des zweiten Transistors gekoppelt ist;

eine Konstantstromquelle (T3), die zwischen eine zweite Stromversorgungsleitung (VEE1) und die Emitter des ersten und des zweiten Transistors geschaltet ist;

eine erste Stromquelle (VCC2);

eine erste Stromwegeinrichtung (D1, T6, RL2), die mit dem Kollektor des ersten Transistors verbunden ist, um se lektiv einen ersten Strom zuzuliefern, der, ansprechend auf die Differenz zwischen einer Steuerspannung (VG) und der Kollektorspannung des ersten Transistors, von der ersten Stromquelle durch den ersten Transistor fließt; und

eine zweiten Stromwegeinrichtung (D2, T7, RL21), die mit dem Kollektor des zweiten Transistors verbunden ist, um selektiv einen zweiten Strom zuzuführen, der, ansprechend auf die Differenz zwischen der Steuerspannung (VG) und der Kollektorspannung des zweiten Transistors, von der ersten Stromquelle durch den zweiten Transistor fließt; dadurch gekennzeichnet, daß die erste und die zweite Stromwegeinrichtung jeweils ferner einen Widerstand (RL2, RL21) umfassen, durch welche ihre jeweiligen Ströme fließen können, die mit dem Kollektor des jeweiligen Transistors verbunden sind, und bei welcher jede Stromwegeinrichtung mit einer variablen Steuerspannung (VG) versorgt wird, die eine Ausbreitungsverzögerungszeit der Schaltung bestimmt.

2. Steuerbare Verzögerungslogikschaltung nach Anspruch 1, bei welcher

die erste Stromwegeinrichtung ferner eine erste Diode (D1) umfaßt, die mit dem-ersten Widerstand in Reihe geschaltet ist; und

die zweite Stromwegeinrichtung ferner eine zweite Diode (D2) umfaßt, die mit dem zweiten Widerstand in Reihe geschaltet ist.

3. Steuerbare Verzögerungslogikschaltung nach Anspruch 2, bei welcher

die erste Diode (D1) eine Anode hat, die mit der ersten variablen Stromquelle (EC) verbunden ist, und eine Kathode, die mit dem Kollektor des ersten Transistors (T1) über den ersten Widerstand gekoppelt ist; und

die zweite Diode (D2) eine Anode hat, die mit der ersten Stromquelle verbunden ist, und eine Kathode, die mit dem Kollektor des zweiten Transistors über den zweiten Widerstand gekoppelt ist.

4. Steuerbare Verzögerungslogikschaltung nach einem der Ansprüche 1 bis 3, bei welcher die erste Stromquelle eine variable Stromquelleneinrichtung (EC) zur Erzeugung der variablen Spannung (VG) umfaßt, welche die Ausbreitungsverzögerungszeit bestimmt, welche die Verzögerung zwischen dem ersten Eingangssignal und dem ersten Ausgangssignal und die Verzögerung (tpd) zwischen dem zweiten Eingangssignal und dem zweiten Ausgangssignal ist.

5. Steuerbare Verzögerungslogikschaltung nach Anspruch 1, bei welcher

die erste Stromwegeinrichtung einen dritten Transistor (T6) umfaßt, dessen Kollektor mit der ersten Stromquelle (VCC2) verbunden ist, dessen Basis mit der variablen Steuerspannung (VG) verbunden ist und dessen Emitter mit dem ersten Widerstand verbunden ist; und

die zweite Stromwegeinrichtung einen vierten Transistor (T7) umfaßt, dessen Kollektor mit der ersten Stromquelle (VCC2) verbunden ist, dessen Basis mit der variablen Steuerspannung (VG) verbunden ist und dessen Emitter mit dem zweiten Widerstand verbunden ist.

6. Steuerbare Verzögerungslogikschaltung nach Anspruch 1, bei welcher

die erste Stromversorgungsleitung (GND) ein Potential hat, das mit dem der ersten Stromquelle identisch ist;

die erste Stromwegeinrichtung einen dritten Transistor (T6) umfaßt, dessen Kollektor mit der ersten Stromversorgungsleitung verbunden ist, dessen Emitter mit dem ersten Widerstand verbunden ist, und dessen Basis mit der variablen Steuerspannung (VG) verbunden ist; und

die zweite Stromwegeinrichtung einen vierten Transistor (T7) umfaßt, dessen Kollektor mit der ersten Stromversorgungsleitung verbunden ist, dessen Emitter mit dem zweiten Widerstand verbunden ist und dessen Basis mit der variablen Steuerspannung (VG) verbunden ist.

7. Steuerbare Verzögerungslogikschaltung nach einem der Ansprüche 1 bis 6, ferner umfassend einen Pegelverschiebeeinrichtung (Z, Ds, Rs), die gemeinsam für die erste und die zweite Last vorgesehen ist, um die erste und die zweite Last mit einem feststehenden Spannungsabfall zu versorgen, so daß die erste und die zweite Last mit einer pegelverschobenen Spannung versorgt werden, die um den feststehenden Spannungsabfall geringer ist als ein Potenial einer ersten Stromversorgungsleitung.

8. Steuerbare Verzögerungslogikschaltung nach Anspruch 7 bei welcher die Pegelverschiebeeinrichtung einen Widerstand (Rs) umfaßt, der zwischen die erste Stromversorgungsleitung und die erste und die zweite Last geschaltet ist.

9 . Steuerbare Verzögerungslogikschaltung nach Anspruch 7, bei welcher die Pegelverschiebeeinrichtung eine Diode (Ds) umfaßt, die zwischen die erste Stromversorgungsleitung und die erste und die zweite Last geschaltet ist.

Steuerbare Verzögerungslogikschaltung nach Anspruch 7, bei welcher die Pegelverschiebeeinrichtung eine Reihenschaltung (Z) umfaßt, die zusammengesetzt ist aus einer Diode (D) und einem Widerstand (R), und die zwischen die erste Stromversorgungsleitung und die erste und die zweite Last geschaltet ist.

11 . Steuerbare Verzögerungslogikschaltung nach einem der Ansprüche 1 bis 10 , bei welcher die erste Stromversorgungsleitung (GND) ein Potential hat, das höher ist als das (VEE1) der zweiten Stromversorgungsleitung.

12 Steuerbare Verzögerungslogikschaltung nach Anspruch 11, bei welcher die erste Stromquelle (Ec, VCC2) eine Potential erzeugt, das höher ist als das (GND) der ersten Stromversorgungsleitung.

13. Steuerbare Verzögerungslogikschaltung nach einem der Ansprüche 1 bis 12, ferner umfassend:

einen fünften Transistor (T4), der eine mit dem Kollektor des ersten Transistors verbundene Basis hat, einen mit der ersten Stromversorgungsleitung verbundenen Kollektor hat und einen Emitter hat, durch welchen eine erste Ausgangsspannung (V ) ausgegeben wird; und

einen sechsten Transistor (T5), der eine mit dem Kollektor des zweiten Transistors verbundene Basis hat, einen mit der ersten Stromversorgungsleitung verbundenen Kollektor hat und einen Emitter hat, durch welchen eine zweite Ausgangsspannung (V ) ausgegeben wird.

14. Steuerbare Verzögerungslogikschaltung nach einem der Ansprüche 1 bis 13, bei welcher

die erste Last einen ersten Lastwiderstand (RL1) umfaßt; und

die zweite Last einen zweiten Lastwiderstand (RL11) umfaßt.

15. Steuerbare Verzögerungslogikschaltung nach Anspruch 1, bei welcher die erste und die zweite Stromwegeinrichtung jeweils eine erste und eine zweite Zeitkonstantensteuereinrichtung bilden, die jeweils den Widerstand und eine parasitäre Kapazität (CL) mit dem ersten bzw. dem zweiten Transistor gekoppelt haben, welche Widerstände und Kapazitäten die Zeitkonstante definieren.

16. Steuerbare Verzögerungslogikschaltung nach Anspruch 1, bei welcher die erste und die zweite Stromwegeinrichtung jeweils eine Diode oder einen Transistor umfassen, die eine erste und eine zweite Lastwiderstandsteuereinrichtung zum Variieren des durch ihre jeweiligen Lasten gegebenen Lastwiderstandes bilden.