DE3339498C2 - - Google Patents
Info
- Publication number
- DE3339498C2 DE3339498C2 DE3339498A DE3339498A DE3339498C2 DE 3339498 C2 DE3339498 C2 DE 3339498C2 DE 3339498 A DE3339498 A DE 3339498A DE 3339498 A DE3339498 A DE 3339498A DE 3339498 C2 DE3339498 C2 DE 3339498C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- circuit
- logic
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine schnelle Logikschaltung
gemäß dem Oberbegriff von Patentanspruch 1
und 5. Diese ist in der Innenschaltung, der Eingangsschaltung
oder der Ausgangsschaltung von in Großcomputern
verwendeten Ultrahochgeschwindigkeits-LSI-Schaltungen
anwendbar.
Eine gattungsgemäße Logikschaltung ist aus der
DE-OS 32 41 996 bekannt, die eine ältere Anmeldung
gemäß § 3 (2) PatG darstellt.
Bipolare nicht-sättigende logische Schaltungen, wie emittergekoppelte
logische Schaltungen (ECL-Schaltungen) und schwellenwertlose
logische Schaltungen (NTL-Schaltungen) wurden hauptsächlich
für digitale Ultrahochgeschwindigkeitsschaltungen verwendet,
wie sie in den Ultrahochgeschwindigkeits-Prozessoren von
Großcomputern benötigt werden.
Die ECL-Schaltung ist eine logische Schwellenwertschaltung,
in der ein Eingangssignal mit einer Vergleichsspannung verglichen
wird, um logische Pegel zu bestimmen. Mit ECL-Schaltungen, die
die beiden Ausgangssignale ODER und NICHT/ODER liefern, können
logische Schaltungen wie Kollektorbereichsschaltungen (collector
dot-Schaltungen) und verdrahtete ODER-Schaltungen aufgebaut
werden. ECL-Schaltungen sind daher für vielseitige Logikfunktionen
verwendbar. Ferner kann durch Verändern der Basisspannung
des Transistors, der in einer schaltenden Konstantstromquelle
enthalten ist, verhindert werden, daß die Ausgangssignalpegel
der ECL-Schaltung von Versorgungsspannungs- und Temperaturänderungen
beeinträchtigt werden.
Die NTL-Schaltung ist eine logische Schaltung, bei der sich
ein Ausgangssignal linear mit einem Eingangssignal verändert und
kein eindeutiger Schwellenwert auftritt. Die NTL-Schaltung weist
daher eine hohe Schaltgeschwindigkeit auf; nachteilig ist jedoch,
daß nur ein NICHT/ODER-Ausgangssignal realisierbar ist, und durch
Hinzufügen eines Emitterfolgers nur eine verdrahtete ODER-Schaltung
erzielt werden kann. NTL-Schaltungen sind daher nur für begrenzte
Logikfunktionen verwendbar. Außerdem muß die Stromquelle
selbst stabilisiert und eine hohe Ströme liefernde Ausgleichsschaltung
vorgesehen werden, um die Ausgangssignale von NTL-
Schaltungen von Änderungen der Versorgungsspannung und der Temperatur
unabhängig zu machen. Es ist dementsprechend sehr schwierig,
die obenerwähnte Kompensationsschaltung vorzusehen, wenn
NTL-Schaltungen in einem eine große Anzahl von Elementen umfassenden
Halbleiterchip, wie z. B. bei hochintegrierten LSI-Schaltungen,
angewandt werden.
In Fig. 1 ist ein Beispiel einer bereits vorgeschlagenen
schwellenwertlosen Schaltung (JP-OS 58-83 434, AT 13.11.81) dargestellt.
Bei dieser Differenztransistorschaltung, die die Transistoren
Q₁, Q₂, Q₃ und Q₄ beinhaltet, wird das Kollektorausgangssignal
des Transistors Q₄, d. h. das gleichphasige Ausgangssignal
der Differenztransistorschaltung, an die Basis des Transistors
Q₄, d. h. den phasenverschiebenden Eingang der Differenztransistorschaltung,
mit ersten Spannungsteilerwiderständen R CO 1 und R CO 2,
einem Transistor Q₆ und zweiten Spannungsteilungswiderständen R₁
und R₂ gegengekoppelt. Für die Schaltung von Fig. 1 ist charakteristisch,
daß die Erzeugung einer Schwelle durch die obenerwähnte
Gegenkopplung verhindert wird. Das Ausgangssignal der logischen
Schaltung wird vom Kollektor des Transistors Q₄ über einen
Emitterfolgertransistor Q₅ geliefert. Ferner kann ein anderes
(phasenverschobenes) Ausgangssignal vom gemeinsamen Kollektoranschluß
der Transistoren Q₁, Q₂ und Q₃ über einen anderen Emitterfolgertransistor
geliefert werden (nicht in Fig. 1 dargestellt).
Die in Fig. 1 gezeigte logische Schaltung wird als Eingangs-
oder Ausgangspufferschaltung, in hochintegrierten LSI-Schaltungen
verwendet und dient hauptsächlich dazu, den hohen Logikpegel
des Ausgangssignals dem hohen Logikpegel des Eingangssignals anzugleichen
und den niedrigen Logikpegel des Ausgangssignals vom
niedrigen Logikpegel des Eingangssignals verschieden zu machen,
d. h. eine Pegelverschiebung zu erzielen.
Weiterhin ist ein Rückkopplungsteil vorgesehen, der aus
dem Transistor Q₆ und den Widerständen R₁ und R₂ besteht und mit
einer Negativspannungsquelle V TT der Stromversorgungsschaltung
verbunden ist, während die Differenztransistorschaltung mit einer
weiteren Negativspannungsquelle V EE einer weiteren Stromversorgungsschaltung
verbunden ist. Die Versorgungsspannungen der
verschiedenen Stromkreise von hochintegrierten Schaltungen ändern
sich generell unabhängig voneinander, da einzelne Stromkreise
verschiedene externe Stromquellen aufweisen und die unterschiedlichen
Strompfade von den jeweiligen Anschlußpads der
hochintegrierten Schaltung zu den Stromversorgungsschaltungen
unterschiedliche Spannungsabfälle erzeugen. Dementsprechend verändert
sich die Spannungsrückkopplung zur Basis des Transistors
Q₄ entsprechend der Differenz zwischen den Veränderungen der
Versorgungsspannung der Negativspannungsquelle V EE und denen
der Versorgungsspannung der Negativspannungsquelle V TT . Daher
wird das Ausgangssignal der logischen Schaltung von den Versorgungsspannungsänderungen
beeinträchtigt, was wiederum zu Schwankungen
des Pegels der Ausgangssignale führt.
Weiterhin muß, wie bei der NTL-Schaltung, die Versorgungsspannung
selbst stabilisiert werden, um das Ausgangssignal der
logischen Schaltung von Temperaturänderungen unabhängig zu
machen. Wie oben erwähnt ist es schwierig, eine Kompensationsschaltung
zu schaffen, die die gewünschten Fähigkeiten besitzt.
Die die gattungsgemäße schnelle Logikschaltung
offenbarende ältere Anmeldung (DE-OS 32 41 996 schlägt
zur Abwandlung vor, die Teilerwiderstände R₁ und R₂
durch einen Widerstand R₁₀ und eine Konstantstromquelle
I₁ zu ersetzen (Fig. 6 der DE-OS 32 41 996). Zur Wirkung
dieses Widerstandes R₁₀ und der Konstantstromquelle
I₁ führt die genannte DE-OS aus, daß bei dieser
Schaltung der Strom I₁, der durch den Widerstand R₁₀
fließt, konstant ist und damit auch der Spannungsabfall
am Widerstand R₁₀ immer konstant gehalten wird, was zur
Folge hat, daß die Spannung zwischen der Basis und dem
Kollektor des phasenverschiebenden Transistors Q₄ einen
im wesentlichen konstanten Wert annimmt.
Ferner enthält die Eingangsschaltung, bestehend aus den
Transistoren Q₁₀ und Q₁₁ gemäß Fig. 6 der genannten
DE-OS eine Konstantstromquelle I₀, die zwischen deren
gemeinsame Emitterleitung und die Spannung V EE eingeschaltet
ist. Letztere Maßnahme ist bei ECL-Schaltungen
an sich bekannt (siehe z. B. die DE-AS 12 46 027).
Es ist Aufgabe der Erfindung, eine schnelle schwellenwertlose
Logikschaltung zu schaffen, die für vielseitige
Logikfunktionen verwendbar ist und bei der eine Beeinträchtigung
der Ausgangssignale durch Versorgungsspannungs-
und Temperaturänderungen verhindert ist.
Obige Aufgabe wird bei einer gattungsgemäßen schnellen
Logikschaltung erfindungsgemäß durch die in den kennzeichnenden
Teilen der Patentansprüche 1 und 5 angegebenen
Merkmale gelöst. Die Unteransprüche 2 bis 4 kennzeichnen
vorteilhafte Weiterbildungen der Lehre des Patentanspruchs
1.
Die Unteransprüche 6 bis 8 kennzeichnen vorteilhafte
Weiterbildungen der Lehren beider Patentansprüche 1 und 5.
Die Zeichnungsfiguren zeigen
Fig. 2 eine schnelle Logikschaltung, bei der die Erfindung
anwendbar ist,
Fig. 3 eine Weiterentwicklung der schnellen Logikschaltung
gemäß Fig. 2,
Fig. 4 eine vorgeschlagene Ausführungsform der Erfindung,
Fig. 5a und 5b Diagramme zur Erläuterung der Wirkungsweise
der Ausführungsform von Fig. 4,
Fig. 6 eine weitere Ausführungsform der erfindungsgemäßen
schnellen Logikschaltung,
Fig. 7 ein Diagramm zur Erläuterung der Wirkungsweise
der Ausführungsform von Fig. 6
und
Fig. 8 eine weitere Ausführungsform der erfindungsgemäßen
schnellen Logikschaltung.
Fig. 2 zeigt eine schnelle Logikschaltung, bei der
die Erfindung anwendbar ist.
Sie beinhaltet einen Logikteil 1,
einen Rückkopplungsteil 3 und einen Treiberteil 5. Der Logikteil
umfaßt die Transistoren Q₇ und Q₁₁ und die Widerstände
R CN ′, R CO 1′, R CO 2′ und R E 1. Der Logikteil 1 ist positivspannungsseitig
mit einer Positivspannungsquelle V CC verbunden (d. h. geerdet)
und negativspannungsseitig an eine Negativspannungsquelle
angeschlossen, die beispielsweise eine Spannung von -3 V hat. Der
Transistor Q₁₁ und der Widerstand R E 1 bilden eine Konstantstromquelle
12, die die Transistoren Q₇ bis Q₁₁ und die Widerstände
R CN , R CO 1 und R CO 2 umfaßt und zur Versorgung der Differenztransistorschaltung
11 mit konstantem Strom dient. Der Rückkopplungsteil
enthält die Transistoren Q₁₄ und Q₁₅ und die Widerstände
R₁′ und R E 2′. Der Rückkopplungsteil 3 ist positivspannungsseitig
an die Spannungsquelle V CC und negativspannungsseitig an die
Spannungsquelle V EE angeschlossen. Der Transistor Q₁₅ und der
Widerstand R E 2 bilden eine Konstantstromquelle 31, die den Transistor
Q₁₄ und den Widerstand R₁′ mit konstantem Strom versorgt.
Der Treiberteil 5 umfaßt einen aus einem Transistor Q₁₂ und dem
Widerstand R LN bestehenden Emitterfolger und einen weiteren, aus
dem Transistor Q₁₃ und einem Widerstand R L 0 bestehenden Emitterfolger.
An die beiden Emitterfolger werden jeweils die phasenverschobenen
bzw. die phasengleichen Ausgangssignale der Differenztransistorschaltung
11 angelegt. Sie liefern die Ausgangssignale
V NICHT/ODER und V ODER . Die an der Positivspannungsquelle
und die an der Negativspannungsquelle gelegene Seite des Treiberteils
5 sind jeweils mit der Positivspannungsquelle V CC bzw.
mit der Negativspannungsquelle V TT , die beispielsweise eine Spannung
von -1,8 V hat, verbunden.
In dieser schnellen Logikschaltung ist die Beziehung zwischen der
Kollektorausgangsspannung V CO des phasenverschobenen Eingangstransistors
Q₁₀ und der zur Basis des Transistors Q₁₀ rückgekoppelten
Spannung V BB ′ durch folgende Gleichungen gegeben:
worin bedeuten:
V CO ′die Spannung am Emitter des Transistors Q₁₄,
V BE die Basis-Emitter-Spannung des Transistors Q₁₄
und I₂den durch den Widerstand R₁′ fließenden und, wie später erläutert, konstanten Strom; ferner bezeichnen V CC in den obigen Gleichungen und im folgenden die positive Versorgungsspannung und Rentsprechende Widerstände.
und I₂den durch den Widerstand R₁′ fließenden und, wie später erläutert, konstanten Strom; ferner bezeichnen V CC in den obigen Gleichungen und im folgenden die positive Versorgungsspannung und Rentsprechende Widerstände.
Wie aus Gleichung (3) ersichtlich ist, kann das Verhältnis
der Änderung der Rückkopplungsspannung V BB ′, die durch eine Änderung
der Kollektorausgangsspannung V CO des Transistors Q₁₀ hervorgerufen
wird, zur Änderung der Kollektorausgangsspannung V CO (d. h.
das Rückkopplungsverhältnis) durch das Widerstandsverhältnis
gesteuert werden.
Außerdem kann, wie aus der Schaltung gemäß Fig. 2
hervorgeht, der Absolutwert der zur Basis des Transistors
Q₁₀ rückgekoppelten Spannung V BB ′ unabhängig vom Rückkopplungsverhältnis
durch Veränderung des Spannungsabfalls über den Widerstand
R₁′ eingestellt werden.
Entsprechend können der hohe und der niedrige logische Pegel
des Eingangssignals dem hohen bzw. niedrigen logischen Pegel
des Ausgangssignals angeglichen werden. Weiterhin kann die für
den Einsatz einer Änderung des Pegels des Ausgangssignals notwendige
Spannungsänderung des Eingangssignals, d. h. der unempfindliche
Bereich, leicht durch Einstellen des Verhältnisses des Widerstands
R CO 1′ zum Widerstand R CO 2′ geändert werden. Demgemäß
kann diese Schaltung als Komponente bei hochintegrierten
Schaltungen verwendet werden. Weiterhin kann diese Schaltung
durch entsprechende Änderung der Widerstandswerte der Widerstände
R CO 1′, R CO 2′ und R₁′ eine Pegelverschiebungsfunktion aufweisen
und deshalb als Eingangs- oder Ausgangspufferschaltung
für hochintegrierte Schaltungen verwendet werden.
Der Logikteil 1 und der Treiberteil 5 dieser Schaltung
haben den gleichen Schaltungsaufbau wie normale emittergekoppelte
ECL-Schaltungen. Der Logikteil 1 und der Rückkopplungsteil 3 dieser
Schaltung sind mit der gleichen Positiv- und Negativspannungsquelle
verbunden. Außerdem wird in dieser Schaltung
keine Referenzspannung verwendet, wie sie bei emittergekoppelten
logischen Schaltungen benötigt wird. Demgemäß kann, wenn
ein Teil der ECL-Schaltungen zum Aufbau hochintegrierter Schaltungen
durch diese Schaltung ersetzt wird, die innere Schaltung
betrieben werden, ohne Änderungen am Spannungsversorgungssystem
vorzunehmen. Weiterhin können auch sämtliche ECL-Schaltungen
zum Aufbau der Innenschaltung von LSI's durch diese Ausführungsform
ersetzt werden. Da diese Schaltung eine NTL-Schaltung
ist, wird, wenn ECL-Schaltungen zum Aufbau hochintegrierter
Schaltungen teilweise oder ganz durch diese Schaltung ersetzt
werden, die mittlere Signalpegel-Schaltgeschwindigkeit
der LSI-Schaltungen gesteigert und dadurch ihre Leistungsfähigkeit
verbessert.
Im folgenden wird erläutert, wie der Einfluß von Versorgungsspannungs-
und Temperaturänderungen auf das Ausgangssignal bei
dieser Schaltung beseitigt werden kann. In der Fig. 2 ist
die Konstantstromquelle 31, die vom Transistor Q₁₅ und dem Widerstand
R E 2 gebildet wird, im Rückkopplungsteil 3 vorgesehen. Der
Rückkopplungsteil 3 und der Logikteil 1 sind negativspannungsseitig
mit der gleichen Spannungsquelle V EE verbunden. Dieser
Schaltungsaufbau verhindert, daß das Ausgangssignal durch Änderungen
der Versorgungsspannung V EE und der Umgebungstemperatur
während des Betriebs beeinträchtigt wird.
Zunächst wird der Fall erläutert, daß sich die Versorgungsspannung
V EE ändert. Wenn sich die Versorgungsspannung V EE um einen
Betrag Δ V EE ändert, bleibt der durch den Transistor Q₁₄ und
den Widerstand R₁′ fließende Strom unverändert, falls die Basisspannung
V CS des Transistors Q₁₅ um den gleichen Betrag Δ V EE verändert
wird. Daher kann die zur Basis des Transistors Q₁₆ rückgekoppelte
Spannung V BB ′ unabhängig von Änderungen der Versorgungsspannung
V EE konstant gehalten werden.
Ähnlich kann zur Kompensation von Temperatureinflüssen vorgegangen
werden. Wenn sich die Umgebungstemperatur ändert, ändert
sich die Basis-Emitter-Spannung des Transistors Q₁₅ entsprechend
der Temperaturänderung und einem als K₁₅ bezeichneten Wert, der
aus der Emitterstromdichte des Transistors Q₁₅ ermittelt wird.
Entsprechend kann, wenn eine Temperaturänderung erfaßt wird und
eine dadurch bedingte Spannungsänderung ermittelt wird, durch
Addition des Werts K₁₅ zur Basisspannung V CS des Transistors Q₁₄
der durch den Transistor Q₁₄ und den Widerstand R₁′ fließende
Strom unabhängig von Temperaturänderungen konstant gehalten werden.
Die zur Basis des Transistors Q₁₀ rückgekoppelte Spannung
V BB ′ kann daher auf ähnliche Weise von Temperaturänderungen unabhängig
gemacht werden, wie von Änderungen der Versorgungsspannung
V EE . Ferner können, wenn die Emitterstromdichte des Transistors
Q₁₄ der mittleren Emitterstromdichte der Emitterfolgertransistoren
Q₁₂ und Q₁₃ angeglichen wird, die Ausgangssignale V ODER und
V NICHT/ODER auf gleiche Weise wie die Rückkopplungsspannung V BB ′
von Temperaturänderungen unabhängig gemacht werden.
Wie oben erwähnt, kann durch Verändern der Basisspannung des
in der Konstantstromquelle 31 enthaltenen Transistors Q₁₀ verhindert
werden, daß die zur Basis des Transistors Q₁₀ rückgekoppelte
Spannung V BB ′ durch Versorgungsspannungs- und Temperaturänderungen
beeinträchtigt wird. Ferner wird es möglich, die Ausgangssignale
V ODER und B NICHT/ODER von Versorgungsspannungs- und Temperaturänderungen
unabhängig zu machen.
Wie oben erwähnt, kann diese Schaltung mit der gleichen
Spannungsquelle wie für übliche ECL-Schaltungen betrieben
werden. Bei üblichen ECL-Schaltungen enthält die Differenztransistorschaltung
eine Konstantstromquelle, die dem Transistor Q₁₁
und dem Widerstand R E 1 der obigen Schaltung
entspricht, und die logischen Pegel des Ausgangssignals werden
in der gleichen Weise wie im Rückkopplungsteil dieser Ausführungsform
von Versorgungsspannungs- und Temperaturänderungen unabhängig
gemacht. Dementsprechend sind bereits verschiedene Vorspannungserzeugungsschaltungen
(V CS -Erzeugungsschaltungen) zur
Verhinderung einer Beeinträchtigung der logischen Pegel des Ausgangssignals
durch Versorgungsspannungs- und Temperaturänderungen
angegeben (vgl. z. B. W. Wilhelm et al., "A New circuit technique
in voltage and temperature compensated emitter-coupled logic",
Proc. ESCIRC, 1976, Beitrag Nr. A2.4, und W. Braeckelmann et al.,
"A Masterslice LSI for Subnanosecond Random Logic", IEEE J. Solid-
State Circuits Bd. SC-14, 1979, S. 829 bis 832). Die in den obengenannten
Publikationen V CS Erzeugungsschaltungen sind bei der
vorliegenden Ausführungsform anwendbar.
Bei der vorliegenden Schaltung sind, um die durch den
Logikteil 1 und die durch den Rückkopplungsteil 3 fließenden
Ströme unter Verwendung einer einzigen Vorspannungserzeugerschaltung
unabhängig von Versorgungsspannungs- und Temperaturänderungen
zu machen, der Logikteil 1 und der Rückkopplungsteil 3 negativspannungsseitig
mit einer gemeinsamen Spannungsquelle V EE verbunden,
wobei die Basis des Transistors Q₁₁ zur konstanten Stromversorgung
der Differenztransistorschaltung 11 des Logikteils 1
und die Basis des Transistors Q₁₅ zur Erzeugung eines konstanten
Stroms im Rückkopplungsteil 3 miteinander verbunden sind. Da
die gemeinsame negative Versorgungsspannung V EE an den Konstantstromquellen
12 und 31 anliegt, können der durch den Transistor
Q₁₁ fließende Strom und der Strom, der durch den Transistor Q₁₅
fließt, unabhängig von Änderungen der Versorgungsspannung V EE durch
Versorgen des V CS -Anschlusses mit der gleichen Spannungsänderung
wie die Spannungsänderung Δ V EE der Versorgungsspannung V EE konstant gemacht
werden. Wenn die vorliegende Schaltung so ausgelegt
ist, daß die Transistoren Q₁₁ und Q₁₅ die gleiche Emittestromdichte
haben, ist der Temperaturkoeffizient K₁₁ der Basis-
Emitter-Spannung des Transistors Q₁₁ gleich dem Temperaturkoeffizienten
K₁₅ der Basis-Emitter-Spannung des Transistors Q₁₅. Entsprechend
werden die Basispotentiale der Transistoren Q₁₁ und Q₁₅
durch die gleiche Spannung zur Temperaturkompensation verändert,
d. h. die Basen dieser Transistoren können an einen gemeinsamen
Basisanschluß angeschlossen werden. Somit kann die gleiche Vorspannungserzeugungsschaltung im Logikteil 1 und im Rückkopplungsteil
3 zur Spannungs- und Temperaturkompensation verwendet werden.
Wenn der Logikteil 1 und der Rückkopplungsteil 3 keine gemeinsame
Vorspannungserzeugungsschaltung brauchen, muß die Basis des
im Logikteil 1 enthaltenen Transistors Q₁₁ nicht mit der Basis des
im Rückkopplungsteil 3 enthaltenen Transistors Q₁₅ verbunden sein,
wobei es auch nicht erforderlich ist, daß der Logikteil 1 und der
Rückkopplungsteil 3 an der gleichen Negativspannungsquelle angeschlossen
sind. In einem solchen Fall kann die am Rückkopplungsteil
3 anliegende negative Versorgungsspannung kleiner ausgelegt
werden als die am Logikteil 1 anliegende negative Versorgungsspannung,
wobei zugleich der Stromverbrauch im Rückkopplungsteil
3 verringert werden kann.
Weiterhin erhöht die Verwendung des Transistors Q₁₅ die Schaltgeschwindigkeit
der vorliegenden Ausführungsform. Der Basisanschluß
des Transistors Q₁₀ hat im Vergleich zu dem Fall, daß die Konstantstromquelle
31 durch einen Widerstand ersetzt wird, eine größere
Kapazität. Eine derartige Erhöhung der Kapazität wird durch die
Basis-Kollektor-Kapazität und die Kollektor-Substrat-Kapazität
des Transistors Q₁₅ verursacht und verlangsamt die zeitliche Änderung
der Spannung V BB ′ an der Basis des Transistors Q₁₀ im Vergleich
mit dem Fall, in dem eine solche Erhöhung der Kapazität
nicht vorliegt. Entsprechend weist die Vergleichsspannung V BB ′
der Differenztransistorschaltung eine zeitliche Hysterese auf,
wenn der logische Pegel des Eingangssignals vom hohen zum niedrigen
Wert wechselt. Diese Hysterese erhöht die Schaltgeschwindigkeit
der Differenztransistorschaltung. Dementsprechend ist
die Schaltgeschwindigkeit dieser Schaltung im Vergleich
zu dem Fall, in dem der Transistor Q₁₅ nicht verwendet ist, erhöht.
Zur Verstärkung dieser Wirkung kann ferner eine Last mit
der Basis des Transistors Q₁₀ verbunden werden.
In diesem Fall wird durch Transistorparameter und durch
den Stromverbrauch in dem für die Last relevanten Schaltungsteil
bestimmt, welche Kapazität für die Last benötigt wird, wobei
es jedoch üblicherweise wünschenswert ist, eine Last mit
einer Kapazität von mehreren hundert Femtofarad zu verwenden.
Eine Last mit einer derartigen Kapazität kann durch einen
Parallelplattenkondensator, eine in Sperrichtung vorgespannte
Diode u. dgl. erzielt werden.
Wie aus Fig. 2 ersichtlich ist, werden von dieser Schaltung
zwei Ausgangssignale V ODER und V NICHT/ODER mit zueinander
entgegengesetzter Polarität geliefert. Obwohl in Fig. 2
drei Eingänge gezeigt sind, kann diese Schaltung auch vier
oder mehr Eingänge, wie übliche ECL-Schaltungen, aufweisen. Ferner
kann auch eine verdrahtete ODER-Schaltung am Ausgang dieser Ausführungsform
vorgesehen werden, da die Ausgangssignale V ODER und
V NICHT/ODER von den Emitterfolgern geliefert werden.
In der Schaltung von Fig. 2 besteht die Konstantstromquelle
31 des Rückkopplungsteils 3 aus dem Transistor Q₁₅ und dem
Widerstand R E 2. Hierzu wurden oben die Spannungs- und Temperaturkompensation
als auch die Erhöhung der Schaltgeschwindigkeit
durch Verwendung der Konstantstromquelle 31 erläutert. Wenn jedoch
eine Spannung an der Kontaktstromquelle 31 anliegt, d. h.
die Differenz zwischen den Spannungen V BB ′ und V EE hinreichend
groß ist, werden durch Verwendung eines passenden Widerstands
anstelle der Schaltung 31 eine Konstantstrom- und eine Kompensationscharakteristik
etwa wie in dem Fall erzielt, in dem die
Konstantstromquellenschaltung 31 verwendet ist. Entsprechend
kann anstelle des Transistors Q₁₅ und des Widerstands R E 2 ein Transistor
verwendet werden, wenn der Absolutwert der negativen Versorgungsspannung
V EE ausreichend hoch ist.
In Fig. 3 ist eine Weiterentwicklung der
schnellen logischen Logikschaltung von Fig. 2 mit einer Kollektorbereichsschaltung
dargestellt. Der Schaltungsteil G 1 entspricht der Schaltung
von Fig. 2; der weitere Schaltungsteil G 2 ist so aufgebaut,
daß die Widerstände R CO 1′, R CO 2′, R₁′ und R E 2 und die Transistoren
Q₁₄ und Q₁₅ der Schaltung von Fig. 2 weggelassen sind. Wie
in Fig. 3 gezeigt ist, sind der Kollektor des im Schaltungsteil
G 1 enthaltenen Transistors Q₁₀ und der Kollektor des im Schaltungsteil
G 2 enthaltenen Transistors Q₁₀′ miteinander verbunden und die
Basis des Transistors Q₁₀ und die Basis des Transistors Q₁₀′ zusammengeschaltet,
wodurch eine Kollektorbereichsschaltung zwischen
den Teilen G 1 und G 2 vorliegt. Obwohl in Fig. 3 nur zwei Schaltungsteile
dargestellt sind, ist klar, daß in ähnlicher Weise
auch drei oder mehr Schaltungsteile kombiniert werden können,
um eine Kollektorbereichsschaltung zu bilden. Wenn hierzu mehrere
Schaltungsteile kombiniert werden, wird der Spannungsabfall
an den Widerständen R CO 1′ und R CO 2′ zu groß, und die Kollektorspannung
des Transistors Q₁₀ fällt stark ab. Eine parallel zu
den Widerständen R CO 1′ und R CO 2′ angeschlossene PN-Diode D kann
einen solchen Abfall der Kollektorspannung des Transistors Q₁₀
verhindern. Obwohl die Kollektorspannung des Transistors Q₁₀ in
Fig. 3 durch eine PN-Diode festgehalten wird, kann statt dessen
auch eine Schottky-Diode od. dgl. verwendet werden.
Fig. 4 zeigt eine Ausführungsform einer erfindungsgemäßen
schnellen logischen Logikschaltung. Die Schaltung ist so aufgebaut,
daß zur Schaltung von Fig. 2 ein Transistor Q CR hinzugefügt
wurde. Der Kollektor des Transistors Q CR ist mit der Positivspannungsquelle
B CC verbunden, während der Emitter des Transistors
Q CR mit der gemeinsamen Anschlußstelle des Widerstandes R₁′, der
Basis des Transistors Q₁₀ und des Kollektors des Transistors Q₁₅
verbunden ist. Ferner liegt an der Basis des Transistors Q CR eine
Vorspannung V CR an.
Eine derartige Einschaltung des Transistors Q CR hat zwei
Wirkungen. Die eine Wirkung besteht darin, daß durch den Transistor
Q CR eine Beschleunigungskapazität geschaffen wird. Wie
oben erwähnt, kann die Verzögerungszeit durch Verlangsamung des
Ansprechens der Spannung V BB auf Eingangsimpulse verkürzt werden.
In der in Fig. 4 gezeigten Schaltung wirken die Basis-Emitter-
Kapazität des Transistors Q CR und die auf der Basis des Transistors
Q CR angesammelte Ladung als Beschleunigungskapazität.
Die zweite Wirkung besteht darin, daß bei dieser so ausgebildeten
Kollektorbereichsschaltung der Rauschabstand des niedrigen
logischen Pegels erhöht wird. Diese Wirkung wird im folgenden
anhand der Fig. 5a und 5b näher erläutert. In Fig. 5a ist
die Beziehung zwischen V IN und V BB ′ der Schaltung von Fig.
2 dargestellt, wobei V IN die Basisspannung von einem der Transistoren
Q₇ bis Q₉ und V BB ′ die Basisspannung des Transistors
Q₁₀ bezeichnet. Wenn der durch den Transistor Q₁₁ sowie der durch
den Transistor Q₁₅ fließende konstante Strom mit I₁ bzw. I₂ bezeichnet
wird, sind die hohen logischen Niveaus V h 1 und V l 1 der
Spannung V BB ′ durch folgende Gleichung gegeben:
V h 1 = V CC -V BE -R₁′ · I₂ (4)
V l 1 = V CC -R CO 1′ · I₁-V BE -R₁′ · I₂ (5)
wobei V BE die Basis-Emitter-Spannung des Transistors Q₁₄ bezeichnet.
Ferner erhält man aus den Gleichungen (4) und (5) die
Differenz V bl zwischen den logischen Pegeln V h 1 und V l 1 zu
V bl = R CO 1′ · I₁ (6)
Wenn mit der Schaltung von Fig. 2 eine Kollektorbereichsschaltung
gebildet wird, verändert sich der Spannungsabfall an den Widerständen
R CO 1′ und R CO 2′ in Abhängigkeit davon, wie viele Schaltströme
auf der ODER-Seite der Schaltung fließen. Um diese Änderung
zu verhindern, wird üblicherweise eine Klemmdiode parallel
zu den Widerständen R CO 1′ und R CO 2′ geschaltet, wodurch eine
Kollektorbereichsschaltung erzielt wird. Ein hierdurch hervorgerufener
Abfall des niedrigen logischen Pegels des ODER-Ausgangs
wird durch die Klemmdiode verringert, jedoch ist die Wirkung der
Diode nicht befriedigend. Dementsprechend ist der niedrige logische
Pegel des ODER-Ausgangs dann, wenn eine Kollektorbereichsschaltung
gebildet wird, etwa 100 mV niedriger als der logische
Pegel ohne Vorliegen einer Kollektorbereichsschaltung. Bei ECL-
Schaltungen erhöht sich ein Abfall des niedrigen logischen Pegels
des Ausgangssignals den Rauschabstand. Entsprechend kann eine
ECL-Schaltung, bei der der niedere logische Pegel des Ausgangssignals
verringert ist, ohne Veränderung als logische Schaltung
verwendet werden, obwohl die Verzögerungszeit der Schaltung
etwas länger ist. Ein Anstieg des Spannungsabfalls am Widerstand
R CO 1′ in der in Fig. 2 gezeigten Schaltung vermindert
allerdings die Spannung V BB ′ und verringert den Rauschabstand
des niedrigen logischen Pegels, wenn eine Kollektorbereichsschaltung
gebildet wird.
Fig. 5b zeigt die Beziehung zwischen V IN und V BB ′ bei der
in Fig. 4 gezeigten Ausführungsform. Die zwei in Fig. 5b gezeigten
logischen Pegel sind durch folgende Gleichungen gegeben:
V h 2 = V CC -V BE -R₁′ · I₂ (7)
und
V l 2 = V CC -R CO 1′ · I₁-V BE -R₁′ · I₂ (8)
Der logische Pegel V l 2′ ist durch die Basisspannung und
die Basis-Emitter-Spannung des Transistors Q CR bestimmt und gegeben
durch
V l 2′ = V CR -V BE ′ (9)
wobei V BE ′ die Basis-Emitter-Spannung des Transistors Q CR und
V CR des Basispotentials bedeuten. Der Gleichspannungsbetrieb
der in Fig. 4 gezeigten Ausführungsform unterscheidet sich von
der in Fig. 2 gezeigten Schaltung dadurch, daß unabhängig
vom Spannungsabfall am Widerstand R CO 1′ der niedere logische
Pegel der Spannung V BB ′ dem Niveau V l 2 angeglichen wird und so
unverändert bleibt, wenn eine Kollektorbereichsschaltung gebildet
wird. In Fig. 5b gibt die Kurve (1) die Lage der Spannung
V BB ′ für den Fall an, daß der Transistor Q CR fehlt, während die
Kurve (2) die Lage von V BB ′ für den Fall angibt, daß der Transistor Q CR vorgesehen ist.
Wie oben erklärt wurde, kann ein Absinken des Rauschabstands
des niederen logischen Pegels durch Ausbildung einer Kollektorbereichsschaltung
durch Verwendung der in Fig. 4 gezeigten Ausführungsform
verhindert werden. Eine damit aufgebaute Kollektorbereichsschaltung
kann im Vergleich zu einer Kollektorbereichsschaltung
auf der Basis der in Fig. 2 dargestellten Schaltung
mit einer kleineren Signalamplitude betrieben werden.
In Fig. 6 ist eine weitere Ausführungsform einer erfindungsgemäßen
schnellen Logikschaltung dargestellt. Bei den bisher vorgeschlagenen
Ausführungsformen tritt wie bei ECL-
Schaltungen als Folge des Übergangs eines Eingangssignals von
einem hohen logischen Pegel zu einem niederen logischen Pegel
oder umgekehrt an der Basis des phasenverschiebenden Eingangstransistors
Q₁₀ Stromschaltrauschen auf. Dieses Rauschen ist beachtlich,
wenn die Impedanz der Schaltung, die die Basisspannung
des Transistors Q₁₀ bestimmt, groß ist. Dies gilt nicht nur für
ECL-Schaltungen, sondern auch für die erfindungsgemäße schnelle
logische Schaltung. Wenn das Rauschen stark ist, wird die Stromumschaltung
am phasenverschiebenden Ausgangstransistor Q₁₀ verzögert,
und die Schaltgeschwindigkeit der logischen Schaltung
ist gering. Bei üblichen ECL-Schaltungen wird der Basis des
phasenverschobenen Eingangstransistors Q₁₀ eine große Kapazität
hinzugefügt, so daß das Basispotential des Transistors Q₁₀ durch
das durch die Stromumschaltung des Transistors Q₁₀ verursachte
Rauschen nicht verändert wird.
Bei dieser erfindungsgemäßen schnellen Logikschaltung
wird das Basispotential des Eingangstransistors Q₁₀ durch eine
Gegenkopplungsschaltung geliefert, weshalb das Ansprechen der
Basisspannung des Transistors Q₁₀ auf das Eingangssignal langsam
wird, wenn einfach eine elektrostatische Kapazität der Basis des
Transistors Q₁₀ hinzugefügt wird. Daher können logische Schaltungen
mit einer solchen elektrostatischen Kapazität nicht verwendet
werden, wenn Pulssignale mit einer hohen Wiederholungsfrequenz verarbeitet
werden sollen. Um zu verhindern, daß Rauschen aufgrund
der Stromumschaltung an der Basis des Transistors Q₁₀ auftritt,
und um eine kurze Ansprechzeit der Basisspannung des Transistors
Q₁₀ zu erzielen, wird eine Methode benutzt, wie sie in Fig. 6 gezeigt
ist. Die in Fig. 6 dargestellte Ausführungsform unterscheidet
sich von der Schaltung von Fig. 2 darin, daß ein Kondensator
C₁ als elektrostatische Kapazität vorgesehen ist.
Im folgenden wird die Wirkung des Kondensators C₁ erklärt.
Der Emitter des phasenverschobenen Eingangstransistors Q₁₀ und
die Emitter der Eingangstransistoren Q₇ bis Q₉ sind miteinander
verbunden, und jeder Schaltvorgang des Transistors Q₁₀ beginnt
bei seinem Emitter. Der Kondensator C₁ ist zwischen die Basis
des Transistors Q₁₀ und den Anschlußpunkt der Lastwiderstände
R CO 1′ und R CO 2′ geschaltet. Hierdurch wird das Ansprechen des
Kollektors des Transistors Q₁₀ auf das Eingangssignal stärker
verzögert als das Ansprechen der Basis des Transistors Q₁₀ auf
das Eingangssignal. Daher bleibt, wenn der Transistor Q₁₀ beginnt,
einen Stromumschaltvorgang derart auszuführen, daß der Vorgang am
Emitter des Transistors Q₁₀ beginnt, die Spannung am Verbindungspunkt
der Widerstände R CO 1′ und R CO 2′, d. h. die Spannung, die
an einem Ende des Kondensators C₁ anliegt, zunächst unverändert.
Entsprechend ist die Impedanz, von der Basis des Transistors Q₁₀
aus betrachtet, durch den Kondensator C₁ verringert, und es
kann kaum Rauschen auftreten. Daher ist die Schaltgeschwindigkeit
der Schaltung erhöht. Wenn der Kollektor des Transistors
Q₁₀ beginnt, auf ein Eingangssignal anzusprechen, beginnt sich
die Spannung am Verbindungspunkt der Widerstände R CO 1′ und R CO 2′
zu verändern. Die Änderung dieser Spannung wird über den Transistor
Q₁₄ und den Widerstand R₁′, die eine Gegenkopplungsschaltung
bilden, zum Transistor Q₁₀ rückgekoppelt. Wenn der Rückkopplungsvorgang
langsam erfolgt, ist es unmöglich, Pulssignale
mit einer hohen Wiederholungsfrequenz zu verarbeiten. In der gezeigten
Ausführungsform ist der Kondensator zwischen der Basis
des Transistors Q₁₀ und der Basis des Transistors Q₁₄ eingeschaltet.
Weiterhin wird während der Rückkopplungsperiode der Spannungsabfall
zwischen der Basis des Transistors Q₁₀ und der Basis des
Transistors Q₁₄ im wesentlichen praktisch konstant gehalten. Daher
verringert der zwischen diesen Basen angeschlossene Kondensator
C₁ die Rückkopplungsgeschwindigkeit nicht. Dementsprechend kann
die gezeigte Ausführungsform auf Pulssignale mit einer hohen
Wiederholungsfrequenz hinreichend gut ansprechen.
Im Diagramm der Fig. 7 ist die Verzögerungszeit tpd der in
Fig. 6 dargestellten Ausführungsform (Kurve 2) sowie einer herkömmlichen
ECL-Schaltung (gestrichelte Kurve 1) in Abhängigkeit
von der Kapazität des Kondensators C₁ dargestellt. Die Daten für
Fig. 7 wurden durch Schaltungssimulation erhalten. Wenn der Kondensator
C₁ eine Kapazität zwischen 0,1 und 0,2 µF hat, liegt
die Verzögerungszeit bei etwa 70% der Verzögerungszeit einer
herkömmlichen ECL-Schaltung. Wenn die Kapazität auf 0 µF gebracht
wird, ist die Verzögerungszeit der Ausführungsform von Fig. 6 nur
wenig kleiner als die der ECL-Schaltung. Aber sogar dann, wenn
kein Kondensator C₁ vorgesehen ist, liegt eine parasitäre Kapazität
von etwa 0,5 µF vor und die Verzögerungszeit beträgt etwa
80% der Verzögerungszeit der herkömmlichen ECL-Schaltung.
Fig. 8 zeigt noch eine weitere Ausführungsform einer erfindungsgemäßen schnellen logischen Schaltung mit gleicher Wirkung
wie bei der Schaltung von Fig. 6. Hierbei ist eine Parallelschaltung
aus einem Kondensator C₂ und einem Widerstand R₁′ zwischen
der Basis des Transistors Q₁₀ und dem Emitter des Transistors
Q₁₄ eingeschaltet. Diese Ausführungsform hat etwa die gleiche
Arbeitsgeschwindigkeit wie die in Fig. 6 gezeigte.
Die erfindungsgemäße logische Schaltung kann nicht nur zum
Aufbau der Innenschaltungen hochintegrierter LSI-Schaltungen verwendet
werden, sondern eignet sich gleichermaßen auch als Ausgangs-
oder Eingangsschaltung von LSI-Schaltungen.
Wie aus der obigen Beschreibung hervorgeht, besitzt die erfindungsgemäße
NTL-Schaltung im wesentlichen gleiche logische
Funktionsfähigkeit wie eine ECL-Schaltung, wobei eine Beeinträchtigung
des Ausgangssignals durch Versorgungsspannungs-
und Temperaturveränderungen verhindert ist, Kompatibilität mit
ECL-Schaltungen vorliegt und zugleich eine höhere Arbeitsgeschwindigkeit
als bei ECL-Schaltungen erzielt wird.
Claims (10)
1. Schnelle Logikschaltung mit
- - einem aus einer Transistor-Differenzverstärkerschaltung (11) gebildeten Logikteil (1),
- - einem Gegenkopplungsteil (3), der das gleichphasige
Ausgangssignal der Differenzverstärkerschaltung (11)
gegenkoppelt und
einen Transistor (Q₁₄), der mit dem gleichphasigen Ausgangssignal der Differenzverstärkerschaltung (11) beaufschlagt wird,
einen ersten Widerstand (R₁′), der mit seinem einen Ende mit dem Emitter des ersten Transistors (Q₁₄) und mit dem anderen Ende mit der Basis eines phasenverschiebenden Eingangstransistors (Q₁₀) verbunden ist, der in der Differenzverstärkerschaltung (11) enthalten ist, und
eine Konstantstromquelle (31) aufweist, die den durch den ersten Transistor (Q₁₄) und den ersten Widerstand (R₁′) fließenden Strom konstant hält,
dadurch gekennzeichnet,daß eine Kapazität (C₁; C₂) zwischen dem Basisanschluß
des phasenverschiebenden Eingangstransistors (Q₁₀) und
einem Schaltungspunkt der Gegenkopplungsschaltung (3)
vorgesehen ist, wobei eine Potentialdifferenz zwischen
der Basis des phasenverschiebenden Eingangstransistors
(Q₁₀) und dem genannten Schaltungspunkt im wesentlichen
konstant gehalten ist.
2. Logikschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Kapazität (C₁) zwischen dem Basisanschluß des
phasenverschiebenden Eingangstransistors (Q₁₀) und dem
Basisanschluß des ersten Transistors (Q₁₄) vorgesehen
ist.
3. Logikschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Kapazität (C₂) zwischen der Basis des Eingangstransistors
(Q₁₀) und dem Emitter des ersten Transistors
(Q₁₄) eingeschaltet ist.
4. Logikschaltung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß ein zweiter Transistor (Q CR ) parallel zum ersten
Transistor (Q₁₄) und dem ersten Widerstand (R₁) eingeschaltet
ist.
5. Schnelle Logikschaltung mit
- - einem aus einer Transistor-Differenzverstärkerschaltung (11) gebildeten Logikteil (1),
- - einem Gegenkopplungsteil (3) der das gleichphasige
Ausgangssignal der Differenzverstärkerschaltung (11)
gegenkoppelt und
einen Transistor (Q₁₄), der mit dem gleichphasigen Ausgangssignal der Differenzverstärkerschaltung (11) beaufschlagt wird,
einen ersten Widerstand (R₁′), der mit seinem einen Ende mit dem Emitter des ersten Transistors (Q₁₄) und mit dem anderen Ende mit der Basis eines phasenverschiebenden Eingangstransistors (Q₁₀) verbunden ist, der in der Differenzverstärkerschaltung (11) enthalten ist, und
eine Konstantstromquelle (31) aufweist, die den durch den ersten Transistor (Q₁₄) und den ersten Widerstand (R₁′) fließenden Strom konstant hält,
dadurch gekennzeichnet,
daß ein zweiter Transistor (Q CR ) zum ersten Transistor
(Q₁₄) und dem ersten Widerstand (R₁′) parallelgeschaltet
ist.
6. Logikschaltung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß der Logikteil (1) und der Gegenkopplungsteil (3)
beide zwischen derselben negativen Versorgungsspannung
(V EE ) und derselben positiven Versorgungsspannung (V CC )
liegen.
7. Logikschaltung nach Anspruch 6,
dadurch gekennzeichnet,
daß der Logikteil eine Konstantstromquelle (12) aufweist,
die aus einer Reihenschaltung eines dritten
Transistors (Q₁₁) mit einem zweiten Transistor (R E 1)
besteht, die der Transistor-Differenzverstärkerschaltung
Strom zuführt,
die Konstantstromquelle (31) aus einer Reihenschaltung
eines vierten Transistors (Q₁₅) mit einem dritten
Widerstand (R E 2) besteht, wobei der dritte und vierte
Transistor (Q₁₁, Q₁₅) im wesentlichen dieselbe Emitterstromdichte
haben.
8. Logikschaltung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß sie einen ersten Emitterfolgertransistor (Q₁₃),
dem das Kollektorsignal des phasenverschiebendem Eingangstransistors
(Q₁₀) zugeführt wird und einen zweiten
Emitterfolgertransistor (Q₁₂) aufweist, dem das Kollektorsignal
des gleichphasigen Eingangstransistors (Q₇, Q₈, Q₉)
der Transistor-Differenzverstärkerschaltung (11) zugeführt
wird, und
der erste Transistor (Q₁₄) im wesentlichen dieselbe
Emitterstromdichte wie der erste und der zweite Emitterfolgertransistor
(Q₁₃, Q₁₂) hat.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57190860A JPS5981921A (ja) | 1982-11-01 | 1982-11-01 | 高速論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3339498A1 DE3339498A1 (de) | 1984-05-24 |
DE3339498C2 true DE3339498C2 (de) | 1987-07-23 |
Family
ID=16264972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833339498 Granted DE3339498A1 (de) | 1982-11-01 | 1983-10-31 | Schnelle logische schaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4609837A (de) |
JP (1) | JPS5981921A (de) |
DE (1) | DE3339498A1 (de) |
GB (1) | GB2130830B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4007212A1 (de) * | 1990-03-07 | 1991-09-12 | Siemens Ag | Integrierbare transistorschaltung zur abgabe logischer pegel |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4644194A (en) * | 1985-06-24 | 1987-02-17 | Motorola, Inc. | ECL to TTL voltage level translator |
JPS62222711A (ja) * | 1986-03-11 | 1987-09-30 | Fujitsu Ltd | ラツチ回路 |
JPS6314393A (ja) * | 1986-07-05 | 1988-01-21 | Fujitsu Ltd | 磁気バブルメモリ装置のフアンクシヨンドライバ |
US4806796A (en) * | 1988-03-28 | 1989-02-21 | Motorola, Inc. | Active load for emitter coupled logic gate |
JP3039930B2 (ja) * | 1988-06-24 | 2000-05-08 | 株式会社日立製作所 | Mis容量の接続方法 |
US4871929A (en) * | 1988-07-07 | 1989-10-03 | Motorola Inc. | ECL logic gate |
US4980579A (en) * | 1988-08-29 | 1990-12-25 | Motorola, Inc. | ECL gate having dummy load for substantially reducing skew |
US4988898A (en) * | 1989-05-15 | 1991-01-29 | National Semiconductor Corporation | High speed ECL/CML to TTL translator circuit |
JP2833657B2 (ja) * | 1989-07-13 | 1998-12-09 | 株式会社日立製作所 | 半導体集積回路装置 |
USRE34771E (en) * | 1989-09-11 | 1994-11-01 | Kabushiki Kaisha Toshiba | Voltage follower circuit having improved dynamic range |
US5068552A (en) * | 1990-09-10 | 1991-11-26 | Kabushiki Kaisha Toshiba | Voltage follower circuit having improved dynamic range |
US4931673A (en) * | 1989-10-02 | 1990-06-05 | Advanced Micro Devices, Inc. | ECL-to-TTL translator circuit with ground bounce protection |
DE4030631A1 (de) * | 1990-09-27 | 1992-04-09 | Siemens Ag | Ecl-multiplexeranordnung |
JP2990791B2 (ja) * | 1990-11-20 | 1999-12-13 | ソニー株式会社 | コレクタドットアンド回路 |
US5324997A (en) * | 1993-02-23 | 1994-06-28 | The United States Of America As Represented By The Secretary Of The Air Force | Delayed negative feedback circuit |
DE69426713T2 (de) * | 1993-06-16 | 2001-09-06 | Koninkl Philips Electronics Nv | Integrierte Logikschaltung mit Logikgattern mit einem einzigen Eingang |
US5844426A (en) * | 1996-06-13 | 1998-12-01 | Texas Intruments Incorporated | Read Channel device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3467839A (en) * | 1966-05-18 | 1969-09-16 | Motorola Inc | J-k flip-flop |
DE1246027B (de) * | 1966-07-30 | 1967-08-03 | Telefunken Patent | Logische Schaltung aus zwei in Stromuebernahme-schaltung geschalteten Transistoren |
US3509362A (en) * | 1966-08-19 | 1970-04-28 | Rca Corp | Switching circuit |
US3573488A (en) * | 1967-09-05 | 1971-04-06 | Rca Corp | Electrical system and lsi standard cells |
FR1594389A (de) * | 1967-12-20 | 1970-06-01 | ||
DE2007912A1 (de) * | 1970-02-20 | 1971-09-09 | Licentia Gmbh | Als Fhpflop geschalteter logischer Verknupfungsbaustein |
JPS6028414B2 (ja) * | 1977-09-09 | 1985-07-04 | 株式会社日立製作所 | 半導体論理回路 |
JPS5494269A (en) * | 1978-01-09 | 1979-07-25 | Hitachi Ltd | Logic circuit |
US4276488A (en) * | 1978-11-13 | 1981-06-30 | Hughes Aircraft Company | Multi-master single-slave ECL flip-flop |
JPS5883434A (ja) * | 1981-11-13 | 1983-05-19 | Hitachi Ltd | 半導体集積回路装置 |
-
1982
- 1982-11-01 JP JP57190860A patent/JPS5981921A/ja active Granted
-
1983
- 1983-10-31 GB GB08328981A patent/GB2130830B/en not_active Expired
- 1983-10-31 DE DE19833339498 patent/DE3339498A1/de active Granted
- 1983-11-01 US US06/547,586 patent/US4609837A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4007212A1 (de) * | 1990-03-07 | 1991-09-12 | Siemens Ag | Integrierbare transistorschaltung zur abgabe logischer pegel |
Also Published As
Publication number | Publication date |
---|---|
US4609837A (en) | 1986-09-02 |
JPS5981921A (ja) | 1984-05-11 |
DE3339498A1 (de) | 1984-05-24 |
GB8328981D0 (en) | 1983-11-30 |
JPH0531850B2 (de) | 1993-05-13 |
GB2130830A (en) | 1984-06-06 |
GB2130830B (en) | 1987-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3339498C2 (de) | ||
EP0096944B1 (de) | Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden | |
DE2555297C2 (de) | Digitalschaltung mit Feldeffekttransistoren | |
DE4124427C2 (de) | Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung | |
DE3523400C2 (de) | Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite | |
DE3606203C2 (de) | ||
DE3120979A1 (de) | Spannungsvergleicher | |
DE1901804B2 (de) | Stabilisierter differentialverstaerker | |
DE3035304C2 (de) | Triggerschaltung | |
DE3528550C2 (de) | ||
DE2416534A1 (de) | Komplementaer-symmetrische verstoerkerschaltung | |
DE2455498C3 (de) | Schwellwertverknüpfungsgatter | |
DE2850487A1 (de) | Transistor-verstaerkerkreis | |
DE2925008A1 (de) | Integrierte strom-treiberschaltung | |
DE1909721B2 (de) | Schaltungsanordnung zur gleichspannungsteilung | |
DE2524044C3 (de) | Universelles Verknüpfungsglied für den Subnanosekundenbereich | |
DE3602551C2 (de) | Operationsverstärker | |
DE3713687C2 (de) | ||
DE3034939C2 (de) | ||
DE2712350A1 (de) | Binaerschaltung | |
DE3844387C2 (de) | Schaltung zur Erzeugung einer über weite Bereiche der Versorgungsspannung konstanten Bezugsspannung, insb. für einen dynamischen Direktzugriffsspeicher | |
DE2525690B2 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE2635574B2 (de) | Stromspiegelschaltung | |
DE2946192C2 (de) | Frequenzteiler | |
DE3242417A1 (de) | Differentialkomparator mit hysteresecharakteristik |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |