DE69024929T2

DE69024929T2 - Spannungsregler mit Leistungszusatzsystem

Info

Publication number: DE69024929T2
Application number: DE69024929T
Authority: DE
Inventors: Alfred L Sartwell; Endre P Thoma
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1989-12-20
Filing date: 1990-11-29
Publication date: 1996-08-08
Anticipated expiration: 2010-11-30
Also published as: EP0433724A2; DE69024929D1; EP0433724A3; EP0433724B1; US4952863A; JPH0830994B2; JPH03196208A

Description

Diese Erfindung bezieht sich auf integrierte Haibleiterschaltungen und besonders auf Spannungsregelsysteme mit einer Schaltung zur Leistungsanhebung.
Spannungsregler werden in Hochleistungssystemen wie etwa Hochgeschwindigkeits-Speichersystemen mit wahifrelem Zugriff genutzt, die in der Lage sind, in bestimmten Zeiträumen große kapazitive Lasten schnell aufzuladen, während sie zu anderen Zeiten mit geringer Leistung arbeiten.
Es ist nach dem Stand der Technik z.B. bekannt, Takttreiber vorzuladen, um die Einschaltgeschwindigkeit zu erhöhen und die Leistung während der Bereitschaft zu minimieren. Insbesondere wird in der US-Patentschrift 4 431 927, angemeldet am 22. April 1981 von S.E. Eaton, Jr. u.a., ein Taktgenerator beschrieben, bei dem Signale zur Vorladung von Bootstrap-Kondensatoren geliefert werden. In der US-Patentschrift 4 774 691, angemeldet am 12. November 1986 von H. Hidaka, wird der Einsatz eines Entladungssignals beschrieben, um Spitzensträme zu Beginn von Bitleitungsoperationen in einem Speicher zu verringern. US-Patentschrift 4 176 387, angemeldet am 27. Februar 1978 von P.D. Harper, beschreibt eine Vorrichtung zur Aktivierung und Deaktivierung Bauteus, um zu erlauben daß der Strom während eines Zeitraumes durch einen Pfad fließt, in dem er langsam abklingt, und während eines anderen Zeitraumes durch einen Pfad fließt, in dem er schnell abkungt. US-Patentschrift 3 437 912, angemeldet am 30. Dezember 1966 von D. Morris, beschreibt eine Stromversorgung für konstantes Potential, bei der eine Triggerschaltung einen Schalter zum selektiven Anlegen eines Ladestromes an einen Kondensator steuert.
US-Patentschrift A-4 649 291 beschreibt eine Spannungsreferenzschaltung, die folgendes umfaßt: eine Funktionsschaltung, die eine Vielzahl aktiver Elemente besitzt, eine vorher festgelegte Schaltungsfunktion ausführt und zwischen einen Knoten und einen Referenzanschluß geschaltet ist; eine Schaltung zum Festlegen des Potentials, die zwischen einen Spannungsversorgungsanschluß und den oben genannten Knoten geschaltet ist, um ein Potential an diesem Knoten festzulegen; und einen Kondensator, der zwischen diesen Knoten und den Referenzanschluß geschaltet ist, um das Potential an diesem Knoten zu glätten. Die Funktionsschaltung erzeugt ein Steuersignal wobei die Leitfähigkeit zwischen dem Spannungsversorgungsanschluß und dem Knoten als Reaktion auf dieses Steuersignal geändert wird, so daß die Schaltung zur Potentialfestlegung das Potential an diesem Knoten in einem vorher festgelegten Bereich hält, unabhängig von dem Strom, der an der Funktionsschaltung verbraucht wird.
Die Europäische Patentschrift EP-A-0248381 beschreibt eine Leistungsspannungsreglerschaltung mit einem Leistungsanschluß, an den die externe Leistungsspannung geliefert wird, einer Ausgangsleitung und einer Schaltung für den Spannungsabfall, die zwischen den Leistungsanschluß und der Ausgangsleitung geschaltet ist. Die Schaltung für den Spannungsabfall umfaßt einen N- Kanal-MOS-Transistor mit einem Drain-Anschluß, der mit dem Leistungsanschluß verbunden ist, und einem Source-Anschluß, der mit der Ausgangsleitung verbunden ist, einen Konstantspannungsgenerator für die Bereitstellung einer Spannung, die kleiner als die externe Leistungsspannung ist und an das Gate des MOS-Transistors angelegt ist, und eine Halbleitervertiefung, deren Oberflächengebiet als Kanalregion des MOS-Transistors dient. Die Lehre aus diesem Dokument bildet die Einleitung von Anspruch 1.
Obwohl die grundlegenden Spannungsreglerschaltungen hohe Ströme oder Leistungen einer Last entsprechend den gegenwärtigen Leistungsanforderungen bereitstellen können, ist die Zeit, die zwischen der Anforderung hoher Leistung am Ausgangsanschluß Vout und dem Zeitpunkt vergeht, an dem die grundlegende Spannungsreglerschaltung die benötigte hohe Leistung bereitstellen kann, zu lang. Gegenwärtige und zukünftige integrierte Halbleiterschaltungen können derart lange Verzögerungen nicht tolerieren.
Es ist eine Aufgabe dieser Erfindung, ein zuverlässiges, kompatibles und stabileres Niederspannungsreglersystem auf einem Chip mit verbessertem Leistungsvermögen bereitzustellen, das während bestimmter Zeiträume schnell große kapazitive Lasten auf gegebene Spannungen auflädt, die kleiner als die externe Versorgungsspannung sind, während minimale Leistung während Bereitschaftsperioden oder anderen Zeitintervallen benötigt wird.
Gemäß den Lehren dieser Erfindung wird ein verbessertes Spannungsreglersystem bereitgestellt, das folgendes umfaßt: einen Differenzverstärker, einen Ausgangstransistor, dessen einer Steueranschluß mit einem Ausgang des Differenzverstärkers verbunden ist und dessen stromführender Anschluß an einem Eingang des Verstärkers zurückgeführt ist, sowie einen Eingangssteuertransistor, dessen erster stromführender Anschluß mit dem Steueranschluß des Ausgangstransistors verbunden ist und dessen zweiter stromführender Anschluß mit einem Punkt mit festen Potential verbunden ist. In der bevorzugten Ausführungsform der Erfindung umfaßt der Differenzverstärker einen Stromspiegel, wobei der Ausgangstransistor ein N-Kanal-Feldeffekttransistor ist, bei dem die stromführende Elektrode ein Ausgang des Spannungsreglersystems ist und der Eingangssteuertransistor ein P- Kanal-Feldeffekttransistor ist, bei dem die zweite stromführende Elektrode mit einem positiven Anschluß der Leistungsspannungsversorgung verbunden ist, wobei ein Eingangssignal an eine Treiberschaltung mit einer Steuerelektrode des P-Kanal-Feldeffekttransistors verbunden ist und die Treiberschaltung ihre Leistungsversorgungsspannung vom Ausgang des Spannungsreglersystems empfängt.
Die vorangegangenen und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden spezielleren Beschreibung der bevorzugten Ausführungsformen der Erfindung, wie in den zugehörigen Zeichnungen illustriert, ersichtlich.
Fig. 1 illustriert ein Schaltbild einer Ausführungsform des Spannungsreglersystems der gegenwärtigen Erfindung, und
Fig. 2 zeigt Spannungen in Abhängigkeit von der Zeit an, wie sie an verschiedenen Punkten in dem System nach Fig. 1 während des Betriebes des Systems vorkommen.
Detaillierter auf Fig. 1 der Zeichnungen bezugnehmend, wird dort eine Ausführungsform des Spannungsreglersystems der gegenwärtigen Erfindung illustriert, die bevorzugt in einem integrierten Halbleitersubstrat in komplementärer Metall-Oxid-Halbleiter(CMOS-) Technologie hergestellt wird, wobei diese einen Differenzverstärker in Form eines Stromspiegels enthält, der P-Kanal- Feldeffekttransistoren T1 und T2 sowie N-Kanal-Feldeffekttransistoren T3, T4 und T5 umfaßt. Es soll festgehalten werden, daß die CMOS-Schaltungen in Fig. 1 der Zeichnungen P-Kanal-Feldeffekttransistoren enthalten, die durch ein Rechteck mit einer diagonalen Linie darin und durch eine Linie gekennzeichnet sind, die neben einer Seite des Rechteck angeordnet und zu dieser parallel ist und so die Gate- oder Steuerelektrode des Transistors kennzeichnet, und daß diese Schaltungen weiterhin N-Kanal-Feldeffekttransistoren enthalten, die einfach durch ein Rechteck ohne diagonaler Linie und durch eine Linie gekennzeichnet sind, die neben einer Seite des Rechteck angeordnet und zu dieser parallel ist und so die Gate- oder Steuerelektrode des Transistors kennzeichnet.
In Fig. 1 der Zeichnungen ist der Transistor T3 in Reihe mit den Transistoren T1 und T5 verbunden und zwischen diese geschaltet, wobei Transistor T1 mit einem positiven Spannungsleistungsversorgungsanschluß Vcc, der bevorzugterweise eine Spannung von 5, Volt hat, und wobei Transistor T5 verbunden mit einem Punkt auf festem Potential, bevorzugterweise mit Masse, verbunden ist. Eine Steuerelektrode von Transistor T1 ist mit dem gemeinsamen Punkt oder Knoten A zwischen den Transistoren T1 und T3 verbunden, und eine Steuerelektrode von jedem der Transistoren T3 und T5 ist mit einem Referenzspannungsanschluß Vref verbunden, der eine Spannung von bevorzugterweise 3,5 Volt hat, die von einer geeigneten Spannungsquelle geliefert werden kann. Die Transistoren T2 und T4 sind ebenfalls in Reihe geschaltet, wobei Transistor T2 mit dem Stromversorgungsanschluß Vcc und Transistor T4 mit dem gemeinsamen Punkt zwischen den Transistoren T3 und T5 verbunden ist. Ein N-Kanal-Feldeffektausgangstransistor T6 ist mit einer Gate- oder Steuerelektrode mit einem Ausgang des Differenzverstärkers 10 am gemeinsamen Punkt oder Knoten B zwischen den Transistoren T2 und T4 verbunden, wobei die Drain-Elektrode von Transistor T6 mit dem Stromversorgungsanschluß Vcc und die Source-Elektrode des Transistors T6 mit einer Gate- oder Steuerelektrode von Transistor T4 in einer rückgekoppelten Anordnung verbunden ist. Die Source-Elektrode des Ausgangstransistors T6 ist ebenfalls mit dem Ausgangsanschluß Vout verbunden, der eine Spannung von etwa 3,5 Volt hat und der als auf dem Chip integrierter Niederspannungs-Leistungsversorgungsanschluß für kompakte Hochgeschwindigkeitsschaltungen dient, die für 3,5-Volt-- Betrieb entworfen wurden und auf dem gleichen Chip zusammen mit anderen Schaltungen implementiert wurden, die für 5,0-Volt-Betrieb entworfen wurden, wie etwa der Differenzverstärker 10.
Eine auf dem Chip integrierte Niederspannungsschaltung, die in Fig. 1 der Zeichnungen gezeigt wird und den Ausgangsanschluß Vout als Stromversorgungsanschluß nutzt, ist eine Treiberschaltung 12, die als Pufferschaltung mit ersten und zweiten Invertern I1 und I2 ausgebildet wurde, wobei der Inverter I1 einen P- Kanal-Feldeffekttransistor T7 umfaßt, der in Reihe mit einen N- Kanal-Feldeffekttransistor T8 geschaltet ist, und der Inverter I2 einen P-Kanal-Feldeffekttransistor T9 umfaßt, der in Reihe mit einem N-Kanal-Feldeffekttransistor T10 geschaltet ist. Die Source-Elektroden der Transistoren T7 und T9 sind mit dem Ausgangsanschluß Vout und die Source-Elektroden der Transistoren T8 und T10 sind mit einem Punkt eines Bezugspotentials, wie etwa Masse, verbunden. Ein Ausgang des ersten Inverters I1 am Knoten C ist mit jeder der Gate- oder Steuerelektroden der Transistoren T9 und T10 des zweiten Inverters I2 verbunden. Der Ausgang des zweiten Inverters am Knoten D ist mit einer großen kapazitiven Last, dargestellt durch den Kondensator CL, verbunden. Ein Eingangsanschluß Vin ist mit einem Eingang einer Verzögerungsschaltung 14 verbunden, wobei der Ausgang der Verzögerungsschaltung 14 mit jeder der Gate- oder Steuerelektroden der Transistoren T7 und T8 des ersten Inverters I1 verbunden ist.
Ebenfalls mit dem Eingangsanschluß Vin verbunden ist ein Eingang einer monostabilen Multivibratorschaltung 16, deren Ausgang mit einer Puffer- oder Inverterstufe 18 verbunden ist. Die Inverterstufe 18 umfaßt einen P-Kanal-Feldeffekttransistor T11, der in Reihe mit einem N-Kanal-Feldeffekttransistor T12 geschaltet ist, wobei die Source-Elektrode des Transistors T11 mit dem Stromversorgungsanschluß Vcc verbunden ist und die Source-Elektrode des Transistors T12 mit einem Punkt auf Bezugspotential wie etwa Masse verbunden ist. Eine Gate- oder Steuerelektrode des Transistors T12 ist mit einem Punkt auf Bezugspotential wie etwa Masse verbunden und eine Gate- oder Steuerelektrode des Transistors 12 ist mit dem Ausgang der monostabilen Multivibratorschaltung 16 verbunden. Ein Hochleistungssteuertransistor T13, dargestellt als P-Kanal-Feldeffekttransistor, hat eine Source-Elektrode, die mit dem Stromversorgungsanschluß Vcc verbunden ist, und eine Drain-Elektrode, die mit der Gate-Elektrode des Ausgangstransistors T6 verbunden ist, wobei die Gate- oder Steuerelektrode des Transistors T13 mit dem Ausgang der Inverterstufe 18 an Knoten E verbunden ist.
Die Betriebsweise des grundlegenden Spannungsreglers, dargestellt in Fig. 1, der den Differenzverstärker 10 und den Ausgangstransistor T6 umfaßt, ist allgemein bekannt. Eine Referenzspannung, wie etwa 3,5 Volt, wird von einer geeigneten Quelle an den Referenzanschluß Vref angelegt und die Spannung am Ausgangsanschluß Vout stabilisiert sich bei etwa 3,5 Volt. Wenn die Spannung an dem Ausgangsanschluß Vout sinkt, dann beginnt der N- Kanal-Transistor T4 zu sperren, was zu einem Anstieg der Spannung am Knoten B führt, wodurch der N-Kanal-Transistor T6 stärker leitet, während zur gleichen Zeit mehr Strom durch N-Kanal- Transistor T3 getrieben wird, da Transistor T5 als Ableittransistor oder Stromquelle wirkt, wodurch die Spannung am Knoten A verringert wird, die den P-Kanal-Transistor T2 stärker leitend macht, so daß der N-Kanal-Ausgangstransistor T6 noch stärker leitet, wodurch dieser jetzt in der Lage ist, große Strommengen an den Ausgangsanschluß Vout zu liefern und die Spannung am Anschluß Vout anzuheben. Wenn die Spannung am Anschluß Vout angestiegen ist, fängt der N-Kanal-Transistor T4 an, stärker zu leiten, wodurch die Spannung am Knoten B abgesenkt wird und der N- Kanal-Ausgangstransistor T6 beginnt zu sperren. Dieser Prozeß setzt sich fort, bis die Spannung an Vout sich auf dem gleichen oder ähnlichen Niveau wie dem der Referenzspannung an Vref stabilisiert hat.
Auch wenn diese grundlegende Spannungsreglerschaltung höhere Ströme oder Leistungen am Ausgang Vout bereitstellen kann, sind für gegenwärtige Leistungsanforderungen die Zeitverzögerungen zwischen der Anforderung höherer Leistung vom Ausgangsanschluß Veut und der Zeit, zu der die grundlegende Spannungsreglerschaltung die geforderte hohe Leistung liefern kann, zu lang. Heutige und zukünftige integrierte Halbleiterschaltungen können derart lange Verzögerungen nicht tolerieren. Gemäß den Lehren dieser Erfindung wurde somit der Hochleistungssteuertransistor T13 dem Spannungsreglersystem hinzugefügt, um hohe Leistung oder große Ströme ain Ausgangsanschluß Vout in einem viel kürzeren Zeitraum bereitzustellen, als dies mit der grundlegenden Spannungsreglerschaltung 10 und T6 erfolgen kann.
Zum besseren Verständnis der Betriebsweise des Spannungsreglers mit einem System zur Leistungsanhebung nach der gegenwärtigen Erfindung sollte auf den Impulsablauf, wie er in Fig. 2 der Zeichnungen dargestellt wird, gemeinsam mit dem in Fig. 1 gezeigten Schaltplan, Bezug genommen werden. Zum Zeitpunkt t0 des in Fig. 2 gezeigten Impulsablaufs beträgt die Spannung am Referenzanschluß Vref 3,5 Volt und die Spannung der Ausgangsspannung Vout hat sich auf die gleichen 3,5 Volt auf die oben beschriebene Weise in Verbindung mit dem Betrieb der grundlegenden Span- nungsreglerschaltung 10 und T6 stabilisiert. Die Spannung am Knoten E oder an der Gate- oder Steuerelektrode des Hochleistungssteuertransistors T13 liegt auf HIGH bei etwa 5,0 Volt, wobei dies den Steuertransistor T13 abschaltet, da Transistor T11 der Inverterstufe 18 eingeschaltet ist. Weiterhin ist zum Zeitpunkt t0 die Spannung am Eingangsanschluß Vin auf LOW oder bei 0 Volt, und die Spannung entlang der großen kapazitiven Last CL oder am Knoten D liegt auf LOW oder bei 0 Volt, wobei die Spannung am Knoten. B des Differenzverstärkers 10 bei etwa 4,3 Volt oder bei einer Spannung von 3,5 Volt plus der Schwellspannung von Ausgangstransistor T6 liegt, was ausreichend ist, um den Steuertransistor T6 einzuschalten sowie die Spannung am Ausgangsanschluß Vout während der Bereitschaft auf etwa 3,5 Volt zu halten.
Wenn gewünscht wird, die Last CL auf eine hohe Spannung zu laden, d.h. auf etwa 3,5 Volt, wird zum Zeitpunkt tl die Spannung am Anschluß Vin auf 3,5 Volt erhöht, um die monostabile oder Multivibratorschaltung 16 einzuschalten, die für ein gegebenes Zeitintervall den N-Kanal-Transistor T12 der Inverterstufe 18 einschaltet, was die Spannung am Knoten E der Inverterstufe 18 verringert, um den Hochleistungssteuertransistor T13 einzuschalten. Während der Steuertransistor T13 eingeschaltet ist, steigt die Spannung am Knoten B des Differenzverstärkers rapide an, um den Ausgangstransistor T6 hart einzuschalten, wobei dieser eine große Strommenge an den Ausgangsanschluß Vout und somit an die kapazitive Last CL liefert, die mit dem Ausgangsanschluß Vout verbunden ist, um schnell die Spannung an der Last CL zu erhöhen, wie es in Fig. 2 der Zeichnungen durch eine durchgehenden Linie dargestellt wird. Die Spannung an der monostabilen Multivibratorschaltung kehrt dann auf ihren Anfangszustand zurück und die Spannung am Knoten E kehrt auf etwa 5,0 Volt zurück, wodurch der Hochleistungssteuertransistor T13 abgeschaltet wird. Mit dem abgeschalteten Steuertransistor T13 steuert der Differenzverstärker 10 wieder den Ausgangstransistor T6.
Es soll festgehalten werden, daß während das Eingangssignal oder der Impuls am Eingangsanschluß Vin an den Eingangsanschluß der monostabilen Multivibratorschaltung 16 angelegt wurde, dieser ebenfalls an den Eingang der Verzögerungsschaltung 14 angelegt wurde. Nach einer vorher festgelegten Verzögerung in der Verzögerungsschaltung 14 wird die hohe Spannung an den ersten Inverter 11 angelegt, wo diese den N-Kanal-Transistor T8 einschaltet und die Spannung am Knoten C verringert, die wiederum den P-Kanal-Transistor T9 einschaltet, um den Ausgangsanschluß Vout mit der großen kapazitiven Last CL zu verbinden. Es sollte verständlich sein, daß die Zeitverzögerung in der Verzögerungsschaltung 14 so sein sollte, daß der P-Kanal-Transistor T9 des zweiten Inverters 12 sehr schnell einschaltet, nachdem der N-Kanal-Ausgangstransistor T6 durch den P-Kanal-Steuertransistor T13 hart eingeschaltet wurde, und daß die Breite der von der monostabilen Multivibratorschaltung 16 erzeugten Impulse, angezeigt durch die Breite der Impulse am Knoten E, d.h., die Zeitdifferenz zwischen den Zeiten t1 und t2 in dem Impulsdiagramm von Fig. 2, groß genug ist, um der Last CL eine volle Ladung von 3,5 Volt bereitzustellen. Die Spannung an dem Eingangsanschluß Vin sollte für wenigstens die Zeitdauer auf HIGH verbleiben, während der die Lastkapazität CL aufgeladen wird.
Es soll in Fig. 2 festgehalten werden, wie von der durchgehenden Linie angezeigt, daß die Lastkapazität CL zwischen den Zeitpunkten T1 und t2 vollständig auf 3,5 Volt aufgeladen wurde, was eine Zeitspanne von nicht mehr als 5 Nanosekunden bedeuten kann, wohingegen die Zeit, die benötigt wird um die Last CL auf 3,5 Volt mit Hilfe des grundlegenden Spannungsreglers 10 und T6 vollständig aufzuladen sich von Zeitpunkt t1 bis t3 erstreckt, was etwa 10 Nanosekunden dauern kann, wie von der gestrichelten Linie in der Kurve CL von Fig. 2 angezeigt. Die grundlegende Spannungsreglerschaltung 10 und T6 erfordern mehr Zeit, um die Last CL völlig aufzuladen, da mehr Zeit benötigt wird, um die Spannung am Knoten B des Differenzverstärkers 10 zu erhöhen, so wie es in der Kurve der Spannung am Knoten B von der gestrichelten Linie zwischen den Zeitpunkten t1 und t3 angezeigt wird, was eine Zeitspanne von 10 Nanosekunden bedeuten kann. Die Zeit für die Spannung an dem Ausgangsanschluß Vout, um vollständig auf den 3,5 Volt-Pegel zurückzukehren, wenn nur der grundlegende Spannungsregler genutzt wird, wird ebenfalls durch die gestrichelte Linie zwischen den Zeitpunkten t1 und t3 in der Kurve von Vout in Fig. 2 der Zeichnungen dargestellt. Es soll festgehalten werde, daß infolge der sehr hohen Ladungsanforderung der sehr hohen kapazitiven Last CL die Spannung am Ausgangsanschluß Vout auch in dem System der gegenwärtigen Erfindung zwischen den Zeitpunkten t1 und t3 etwas sinkt, wobei dieser Abfall, der grundsätzlich nicht mehr als 0,2 Volt beträgt, im Vergleich zu dem Abfall sehr klein ist, der oft wenigstens 0,8 Volt für ähnlich große kapazitive Lasten beträgt, die am Ausgangsanschluß Vout der grundlegenden Spannungsreglerschaltung 10 und T6 erwartet wird. Nachdem die Last CL vollständig aufgeladen wurde, kehrt die Spannung am Knoten B auf etwa 4,3 Volt, oder auf eine Spannung am Ausgangsanschluß Vout plus der Schwellspannung des Ausgangstransistors T6 zurück, und die Spannung am Ausgangsanschluß Vout verbleibt stabil bei etwa 3,5 Volt, wobei die Spannung entlang der kapazitiven Last ebenfalls bei 3,5 Volt verbleibt, bis der Spannungszustand am Eingangsanschluß Vin sich ändert und folglich die kapazitive Last CL auf Masse über den N-Kanal-Transistor T10 des zweiten Inverters der Treiberschaltung 12 entladen wird.
Obwohl eine Treiberschaltung 12 mit einer kapazitiven Last CL verbunden ist, so wie es bei der Schaltung gezeigt wurde, die mit dem Ausgangsanschluß Vout verbunden ist, sollte es verstanden werden, daß jegliche kapazitive Last mit dem Ausgangsanschluß Vout verbunden sein kann, die innerhalb eines bestimmten Zeitraumes geladen werden muß, der von einem Eingangssignal oder Impuls eingeleitet wird, der an die zu ladende Schaltung und die Schaltung, die schnell den Ausgangstransistor hart einschalten kann, angelegt wird. Obwohl ein Differenzverstärker dargestellt wurde, der eine Stromspiegelschaltung nutzt, sollte man weiterhin verstehen, daß jeder passende Verstärker genutzt werden kann, um die Spannung am Ausgangsanschluß Vout während der Intervalle zu stabilisieren, zu denen für die Ladung der mit dem Ausgangsanschluß Vout verbundenen Schaltung kein hoher Strom erforderlich ist.
Auf die gleiche Weise soll festgehalten werden, daß der N-Kanal- Ausgangstransistor T6 durch jeden anderen Transistortyp, z.B. durch einen P-Kanal-Feldeffekttransistor, ersetzt werden kann. Wenn der Ausgangstransistor ein P-Kanal-Transistor ist, sollte die Gate- oder Steuerelektrode des P-Kanal-Ausgangstransistors mit dem Knoten A anstatt dem Knoten B verbunden sein, und der Steuertransistor T13 sollte ein N-Kanal-Feldeffekttransistor sein, dessen Drain-Elektrode mit der Gate- oder Steuerelektrode des P-Kanal-Ausgangstransistors T6 verbunden ist und dessen Source-Elektrode mit einem Punkt festen Potentials wie etwa Masse verbunden ist, wobei eine geeignete Beschaltung vorhanden sein muß, um den N-Kanal-Steuertransistor T13 einzuschalten, wenn hohe Ladeströme von der Lastschaltung benötigt werden, die mit dem Ausgangsanschluß Veut verbunden ist.
Dementsprechend kann man erkennen, daß eine Spannungsreglerschaltung mit einem System zur Leistungserhöhung bereitgestellt wurde, die die Notwendigkeit einer Bereitstellung großer Ladeströme von einem Ausgangsspannungsanschluß mit einer geringeren Spannung, als sie die externe Leistungsversorgung auf dem Chip liefert, vorwegnimmt, und die diese schnell der kapazitiven Last bereitstellt, wobei sie während des Bereitschaftszustandes nur eine sehr geringe Leistung verbraucht.

Claims

1. Spannungsreglersystem für die Bereitstellung einer Ausgangsspannung (VOUT) an einem Ausgang, bestehend aus

ersten Mitteln für den Empfang einer Versorgungsspannung (Vcc);

zweiten Mitteln (10), die mit einer Konstantspannung (VREF) verbunden sind, wobei die Konstantspannung eine andere Größe besitzt als die Versorgungsspannung (Vcc) und die zweiten Mittel ebenfalls mit dem Ausgang verbunden sind;

einer Last (CL); und

einem Ausgangstransistor (T6), bei dem eine Steuerelektrode mit dem zweiten Mittel (10), eine erste Elektrode mit dem ersten Mittel und eine zweite Elektrode mit der Last verbundenen sind, wobei der Ausgangstransistor (T6) durch das zweite Mittel (10) gesteuert wird, um die Spannung der Last während eines Zeitraums im eingeschwungenen Zustand auf die Konstantspannung (VREF) zu klemmen;

gekennzeichnet durch

dritte Mittel (T13) , die eine Steuerelektrode, eine erste Elektrode, die mit der Steuerelektrode des Ausgangstransistors (T6) verbunden ist, und eine zweite Elektrode, die mit einem Punkt mit festem Potential verbunden ist, umfassen;

vierte Mittel (16, 18), die auf ein Steuersignal (VIN) reagieren, für die Erzeugung eines Einschaltimpulses an der Steuerelektrode des dritten Mittels (T13), wobei der Ausgangstransistor (T6) durch das vierte Mittel (16, 18) und das dritte Mittel (T13) so gesteuert werden, daß die Last von der Versorgungsspannung (Vcc) für die Dauer des Ein schaltimpulses geladen wird.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß

das zweite Mittel einen Differenzverstärker (10) enthält, der mit der Versorgungsspannung (Vcc) verbunden ist, und einen ersten und einen zweiten Eingang sowie einen Ausgang (B) besitzt, wobei der erste Eingang mit der Konstantspannung (VREF) verbunden ist;

die Steuerelektrode des Ausgangstransistors (T6) mit dem Ausgang (B) des Differenzverstärkers (10) verbunden ist, wobei die zweite Elektrode mit dem zweiten Eingang des Differenzverstärkers (10) verbunden ist;

das dritte Mittel (T13) einen Steuertransistor (T13) enthält, der eine Steuerelektrode, eine erste Elektrode, die mit der Steuerelektrode des Ausgangstransistors (T6) verbunden ist und eine zweite Elektrode, die mit einem Punkt mit festen Potential verbunden ist, besitzt; und

das vierte Mittel (16, 18) mit der Steuerelektrode des Steuertransistors (T13) für das selektive Einschalten des Steuertransistors (T13) verbunden ist.

3. System, wie es in Anspruch 2 offenbart wird, dadurch gekennzeichnet, daß der Differenzverstärker (10) einen Stromspiegel (T1, T2, T3, T4, T5) enthält.

4. System, wie es in einem der oberen Ansprüche offenbart wird, dadurch gekennzeichnet, daß der Ausgangstransistor (T6) ein N-Kanal-Feldeffekttransistor ist.

5. System, wie es in einem der oberen Ansprüche 2 bis 4 offenbart wird, dadurch gekennzeichnet, daß der Steuertransistor (T13) ein P-Kanal-Feldeffekttransistor ist und die zweite Elektrode mit der Versorgungsspannung (Vcc) verbunden ist.

6. System, wie es in einem der oberen Ansprüche offenbart wird, dadurch gekennzeichnet, daß das vierte Mittel (16, 18) eine monostabile Multivibratorschaltung (16) und einen Eingangsanschluß (VIN) umfaßt, der mit der Steuerelektrode des Steuertransistors (T13) über die monostabile Multivibratorschaltung (16) verbunden ist.

7. System, wie es in einem der oberen Ansprüche offenbart wird, dadurch gekennzeichnet, daß es weiterhin folgendes umfaßt:

eine Last, die einen Kondensator (CL) und einen Eingang besitzt, der mit dem Eingangsanschluß (VIN) verbunden ist, wobei die Last zwischen der ersten stromführenden Elektrode des Ausgangstransistors (T6) und einem zweiten Punkt mit festen Potential (Masse) geschaltet ist.

8. System, wie es in Anspruch 7 offenbart wird, dadurch gekennzeichnet, daß die Last weiterhin eine Treiberschaltung (12) enthält, die einen mit dem Eingangsanschluß (VIN) verbundenen Eingang und einen mit dem Kondensator (CL) verbundenen Ausgang besitzt.

9. System, wie es in einem der Ansprüche 6 bis 8 offenbart wird, dadurch gekennzeichnet, daß es weiterhin folgendes umfaßt.

eine Verzögerungsschaltung (14), bei der ein Eingang mit dem Eingangsanschluß (VIN) und ein Ausgang mit dem Eingang der Treiberschaltung (12) verbunden ist.

10. System, wie es in einem der Ansprüche 6 bis 9 offenbart wird, dadurch gekennzeichnet, daß die monostabile Multivibratorschaltung (16) einen Eingang und einen Ausgang enthält und daß das Mittel (16, 18) weiterhin eine Inverter- stufe (18) enthält, bei der ein Eingang mit dem Ausgang der monostabilen Multivibratorschaltung (16) verbunden ist und ein Ausgang mit der Steuerelektrode des Steuertransistors (T13) verbunden ist, wobei der Eingang der monostabilen Multivibratorschaltung mit dem Eingangsanschluß (VIN) verbunden ist.

11. System, wie es in Anspruch 10 offenbart wird, dadurch gekennzeichnet, daß die Inverterstufe (18) zwischen die erste stromführende Elektrode des Ausgangstransistors (T6) und den Punkt mit festem Potential geschaltet ist.

12. System, wie es einem der Ansprüche 8 bis 11 offenbart wird, dadurch gekennzeichnet, daß die Treiberschaltung (12) erste und zweite Inverter (I1, I2) umfaßt, wobei jeder der Inverter (I1, I2) einen Eingang und einen Ausgang besitzt, der Eingang des ersten Inverters mit dem Eingangsanschluß verbunden ist, der Ausgang des ersten Inverters mit dem Eingang des zweiten Inverters verbunden ist und der Ausgang des zweiten Inverters mit dem Kondensator (CL) verbunden ist.