JPH03196208A - パワー・ブースト・システムを備えた電圧レギュレータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路に関し、より詳しくはパワー・
ブースト回路を備えた電圧レギュレータ装置に関する。

（従来の技術） 電圧レギュレータは１例えば高速ダイナミック・ランダ
ム・アクセス・メモリ・システム等のように、大きな容
量性負荷を所定の期間内に急速に充電すると共に充電時
以外は低電力で作動し得るようにした、高性能システム
に使用されている。

従来技術においては、例えば、クロック・ドライバをプ
リチャージすることによって、ターン・オン速度を高速
化すると共に待機状態における電力消費を低減すること
等が公知となっている。

より具体的には、１９８１年４月２２日付で出願された
Ｓ、Ｅ、イートン・ジュニアら（Ｓ、Ｅ。

Ｅａｔｏｎ、　Ｊｒ、　ｅｔ　ａｌ　）による米国特許
第４４３９２７号には、プートストラップ・キャパシタ
をプリチャージするための信号が供給されるようにした
クロック・ジェネレータが開示されている。

１９８６年１１月１２日付で出願されたＨ、ヒダ力（Ｈ
，Ｈｉｄａｋａ　）による米国特許第４７７４６９１号
には、プリチャージ信号を用いて、メモリ内のビット・
ライン動作の開始時のピーク電流を低減することが開示
されている。１９７８年２月２７日付で出願されたＰ、
Ｄ、ハーバ−（Ｐ、Ｄ。

Ｈａｒｐｅｒ　）による米国特許第４１７６３８７号は
、デバイスを付勢及び消勢することによって、電流が成
る期間には緩減衰の電流減衰経路を通って流れ、別の期
間には急速減衰経路を過つで流れるようにした装置を開
示している。１９６６年１２月３０日付で出願されたり
、モリス（Ｄ。

Ｍｏｒｒｉｓ　）による米国特許第３４３７９１２号は
、トリガ回路がスイッチを制御することによって、充電
電流がキャパシタへ選択的に供給されるようにした、定
電圧電源装置を開示、している。

（発明が解決しようとするＨ題） 本発明の目的は、信頼性が高く、互換性が有り、しかも
より安定度の高いオン−チップ低電圧レギュレータ装置
であって、大声な容量性負荷を、外部から供給される電
圧値より低い所定の電圧値に、所定の期間中に急速に充
電することができる一方で、待機期間中をはじめとする
その他の期間中には非常に僅かな電力しか消費しない、
優れた性能を有するオン−チップ低電圧レギュレータ装
置を提供することにある。

（課題を解決するための手段及び作用）本発明の教示に
よれば、以下の如き優れた電圧レギュレータ装置が提供
される。即ちこの電圧レギュレータ装置は、差動増幅器
と、その制御電極が該差動増幅器の出力部に結合され通
電電極が該差動増幅器の入力部へフィードバックされて
いる出力トランジスタと、その第１通電電極が該出力ト
ランジスタの前記制御電極に接続され第２通電電極が固
定電位の点に接続されている入力制御トランジスタとを
含んでいる１本発明の好適実施例においては、前記差動
増幅器はカレント・ミラーを含むものであり、前記出力
トランジスタは、その通電電極がこの電圧レギュレータ
装置の出力部であるＮチャネル電界効果トランジスタで
あり、また、前記入力制御トランジスタは、その第２通
電電極が正電源電圧端子に接続されているＰチャネル電
界効果トランジスタであり、このＰチャネル電界効果ト
ランジスタの制御電極に結合されているドライバ回路へ
入力信号が入力されたならば、このドライバ回路が、電
源電圧をこの電圧レギュレータ装置から受給するように
しである。

（実施例） 本発明の以上の目的と特徴と効果、並びに更なる目的と
特徴と効果は、添付図面に図示した本発明の好適実施例
についての、以下のより具体的な説明によって明らかと
なる。

図面の第１図を参照して更に詳細に説明すると、同図に
は、本発明の電圧レギュレータ装置の実施例が図示され
ており、この電圧レギュレータ装ごは、好ましくは、相
補形金属酸化物半導体（ＣＭＯＳ）技術により集積回路
用半導体基板上に製作されるものであり、また、カレン
ト・ミラーの形に構成された差動増幅器を含んでおり、
この差動増幅器は、Ｐチャネル電界効果トランジスタＴ
Ｉ及びＴ２と、Ｎチャネル電界効果トランジスタＴ３．
Ｔ４及びＴ５とを含んでいる。この図面の第１図の０Ｍ
０３回路では、Ｐチャネル電界効果トランジスタは、内
部に斜線を引いた長方形の一側にそのトランジスタのゲ
ート電極、即ち制御電極を表わす直線をその側辺に平行
に描き加えた記号で表示してあり、また、Ｎチャネル電
界効果トランジスタは、斜線を引かない単なる長方形の
一側にそのトランジスタのゲート電極、即ち制御電極を
表わす直線を描き加えた記号で表示しであることに注意
されたい。

図面の第１図において、トランジスタＴ３は、トランジ
スタＴ１とＴ５との間に介装されており、それらのトラ
ンジスタＴ１、Ｔ５と直列に接続されている。またトラ
ンジスタＴＩは、正電圧電源端子Ｖｃｃに接続されてお
り、この電源端子Ｖｃｃの電圧は好ましくは５．０ボル
トである。またトランジスタＴ５は、固定電位の点に接
続されており、この固定電位の点は好ましくは接地点で
ある。トランジスタＴＩの制御電極は、トランジスタＴ
１とＴ３との間の共通接続点である節点Ａに接続されて
いる。トランジスタＴ３及びＴ５の夫々の制御電極はい
ずれも基準電圧端子Ｖ　ｒｅｆに接続されており、この
基準電圧端子Ｖ　ｒｅｆの電圧は３．５ボルトとするの
が好ましく、また、この電圧は適当な任意の電圧源から
供給するようにすれば良い、トランジスタＴ２とＴ４も
同様に互いに直列に接続されており、トランジスタＴ２
は電源端子Ｖｃｃに接続されており、一方、トランジス
タＴ４はトランジスタＴ３とＴ５との間の共通接続点に
接続されている。Ｎチャネル電界効果トランジスタであ
る出力トランジスタＴ６は、そのゲート電極、即ち制御
電極が差動増幅器ｌＯの出力に、即ちトランジスタＴ２
とＴ４との間の共通接続点である節点Ｂに接続されてお
り、更にこのトランジスタＴ６は、そのドレイン電極が
電源端子Ｖｃｃに、そしてソース電極がトランジスタＴ
４のゲート電極、即ち制御電極に接続されており、これ
によってフィードバック回路を構成している。

出力トランジスタＴ６のソース電極は更に、その電圧が
約３．５ボルトの出力端子Ｖｏｕｔにも接続されており
、この出力端子Ｖ　ｏｕｔは、５．０ボルトで動作する
ように設計されている他の回路（例えば差動増幅器１０
等）と同一のチップ上に形成されていながらそれ自身は
３，５ボルトで動作するように設計されている大電流高
速回路のための、オン−チップ低電圧電源端子として働
く出力端子である。

図面の第１図に示した、この出力端子Ｖ　ｏｕｔを電源
端子として使用する低電圧オン−チップ回路は、バッフ
ァ回路として形成されているドライバ回路１２であり、
この回路１２は第１インバータＩＩ　と第２インバータ
Ｉ２とを備えており、第１インバータＩＩは、互いに直
列に接続されたＰチャネル電界効果トランジスタＴ７と
Ｎチャネル電界効果トランジスタＴ８とを含んでおり、
また、第２インバータＩ２は、互いに直列に接続された
Ｐチャネル電界効果トランジスタＴ９とＮチャネル電界
効果トランジスタＴＩＯとを含んでいる。

トランジスタＴ７とＴ９の夫々のソース電極はいずれも
出力端子Ｖ　ｏｕｔに接続されており、一方、トランジ
スタＴ８とＴＩＯの夫々のソース電極はいずれも、例え
ば接地点等の基準電位の点に接続されている。第１イン
バータ■ｌの節点Ｃにおける出力は、第２インバータ■
２のトランジスタＴ９とＴＩＯの双方のゲート電極、即
ち制御電極に接続されている。第２インバータＩ２の節
点りにおける出力は、キャパシタＣＬで表示した大きな
容量性負荷に接続されている。入力端子Ｖｉｎは、遅延
回路１４の入力部に接続されており、この遅延回路１４
の出力部は第１インバータ１１のトランジスタＴ７とＴ
８の夫々のゲート電極、即ち制御電極に接続されている
。

入力端子Ｗｉｎには更に、単安定マルチバイブレータ回
路、即ちシングルショット・マルチバイブレータ回路１
６の入力部が接続されており、このマルチバイブレータ
回路１６の出力部は、バッファ段であるインバータ段１
８に接続されている。

インバータ段１８は、互いに直列に接続されたＰチャネ
ル電界効果トラジスタＴｌｌとＮチャネル電界効果トラ
ンジスタＴ１２とを含んでおり、トランジスタＴｌｌの
ソースは電源端子Ｖｃｃに接続されており、トランジス
タＴ１２のソースは例えば接地点等の基準電位の点に接
続されている。トランジスタＴｌｌのゲート電極、即ち
制御電極は、例えば接地点等の基準電位の点に接続され
ており、一方、トランジスタＴ１２のゲート電極、即ち
制御電極は、単安定マルチバイブレータ回路１６の出力
部に接続されている。Ｐチャネル電界効果トランジスタ
として示されている、大電力制御のための制御トランジ
スタＴ１３は、そのソース電極が電源端子Ｖｃｃに、ド
レイン電極が出力トランジスタＴ６のゲート電極に、そ
してそのトランジスタＴ１３のゲート電極、即ち制御電
極がインバータ段１８の節点Ｅにおける出力に、夫々接
続されている。

第１９図に示す、差動増幅器１０と出力トランジスタＴ
６とから成る基本的な電圧レギュレータの動作は周知の
とおりである。任意の適当な電圧源からの、例えば３゜
５ポルトの基準電圧が基準端子Ｖ　ｒｅｆに供給される
と、出力端子Ｖ　ｏｕｔの電圧が約３．５ボルトに安定
するというものである。

出力端子Ｖ　ｏｕｔの電圧が低下したときには、Ｎチャ
ネル・トランジスタＴ４がターン・オフを開始し、それ
によって節点Ｂの電圧が上昇するため。

Ｎチャネル・トランジスタＴ６がより強くターン拳オン
する。また、これと同時に、Ｎチャネル・トランジスタ
Ｔ３を通って流れる電流も増大することになり、その理
由は、トランスタＴ５がシンク・トランジスタとして、
即ち電流源として機能するからである。これにより節点
Ａの電圧が低下するため、Ｐチャネル−トランジスタＴ
２がより強くターン・オンし、そしてそれによって、Ｎ
チャネル出力トランジスタＴ６が更により強くターン・
オンすることになる。こうして、この出力トランジスタ
Ｔ６がより大きな電流を出力端子Ｖ　ｏｕｔへ供給する
ようになるため、出力端子Ｖ　ｏｕｔの電圧を上昇させ
ることができるのである。一方、出力端子Ｖ　ｏｕｔの
電圧が上昇したときには、Ｎチャネル・トランジスタＴ
４がより強いターン・オンを開始し、それによって節点
Ｂの電圧が低下すると、Ｎチャネル出力トランジスタＴ
６がターン・オフを開始する。この動作が連鎖して行く
ことにより、最終的には出力端子Ｖｏｕｔの電圧が端子
Ｖ　ｒｅｆの基準電圧の値と同一ないし略々同一の値に
安定する。

以上の基本的な電圧レギュレータ回路は、大電流即ち大
電力を出力端子Ｖ　ｏｕｔに供給することは可能である
が、現在要求されている性能水準から見れば、出力端子
Ｖ　ｏｕｔに対して大電力が要求された時刻から５この
基本的なレギュレータ回路がその必要な大電力を供給す
ることが可能となる時刻までの経過時間は、長過ぎると
言わざるを得ない、現在及び将来における半導体集積回
路は、そのような長い遅延を許容し得ないものである。

それゆえ本発明の教示によれば、以上の電圧レギュレー
タ装置に、大電力制御のための制御トランジスタＴ１３
を付加することによって、差動増幅器ｌＯとトランジス
タＴ６とから成る基本的な電圧レギュレータ回路によっ
て可能な時間よりも、はるかに短時間のうちに、大電力
即ち大電流を出力端子Ｖ　ｏｕｔへ供給できるようにし
ている。

本発明のパワー・ブースト・システムを備えた電圧レギ
ュレータの動作をより良く理解するためには、第１図に
示した回路図と共に、図面の第２図に示すパルス・プロ
グラムを参照されたい、この第２図に示すパルス・プロ
グラムの時刻ｔｏでは、基準端子Ｖ　ｒｅｆの電圧は３
．５ボルトであり、また出力端子Ｖ　ｏｕｔの電圧も、
差動増幅器ｌＯとトランジスタＴ６とから成る基本的な
電圧レギュレータに関連して上で説明した動作の仕方に
よって同じ３．５ボルトで安定している０節点Ｅの電圧
、従って大電力制御トランジスタＴ１３のゲート電極（
即ち制御電極）の電圧は、インバータ段１８のトランジ
スタＴｌｌがオン状態にあることから、ハイである約５
，０ポルトになっており、そのためこの制御トランジス
タＴ１３はターン・オフされている。更に、時刻１０に
おいては、入力端子Ｖｉｎの電圧はローである０ポルト
になっており、そのため、大きな容量性負荷ＣＬの両端
間の電圧、即ち節点りの電圧は、ローであるＯボルトと
なっており、また、差動増幅器ｌＯの節点Ｂの電圧は約
４．３ボルトとなっている。この４．３ボルトという電
圧値は、３．５ボルトに、待機中に出力端子Ｖ　ｏｕｔ
の電圧を約３．５ボルトに維持しておけるよう出力トラ
ンジスタＴ６をターン・オンさせておくのに充分な値の
該出力トランジスタＴ６のスレショルド電圧値を加えた
値である。

負荷ＣＬを高電圧、即ち約３．５ボルトに充電すべきと
きには、時刻ｔ１において入力端子Ｖｉｎの電圧を３．
５ボルトに上昇させることによって単安定マルチバイブ
レータ回路、即ちシングルショット・マルチバイブレー
タ回路１６をターン・オンさせる。すると、このマルチ
バイブレータ回路１６が、所定の時間だけ、インバータ
段１８のＮチャネルφトランジスタＴ１２をターン・オ
ンさせてこのインバータ段１８の節点Ｅにおける電圧を
低下させ、それによって大電力制御トランジスタＴＩ３
をターン・オンさせる。この制御トランジスタＴ１３が
ターン９オンしたならば、差動増幅器ｌＯの節点Ｂにお
ける電圧が急速に上昇し、それによって出力トランジス
タＴ６が急速に強くターン・オンし、これによって出力
端子Ｖ　ｏｕｔに大きな電流が供給されるようになり、
従ってこの出力端子Ｖ　ｏｕｔに結合されている大きな
容量性負荷ＣＬに、大きな電流が供給されるようになる
。そして１図面の第２図に実線で示すように負荷ＣＬの
電圧が急速に上昇する。この後、単安定マルチバイブレ
ータ回路１６の出力電圧はその初期状態であるロー状態
に復帰し、それに伴なって節点Ｅの電圧も約５．０ポル
トに復帰し。

それによって大電力制御トランジスタＴ１３がターン・
オフされる。こうして制御トランジスタＴ１３がオフ状
態になったならば、再び、差動増幅器１０が出力トラン
ジスタＴ６の制御を行なうようになる。

入力端子Ｖｉｎに入力される入力信号即ち入カバルスは
、単安定マルチバイブレータ回路１６の入力端子へ供給
されると共に、遅延回路１４の入力部へも供給されるこ
とに注意されたい、この遅延回路１４内における所定の
遅延の後に、高電圧が第１インバータＩＩへ供給され、
すると、この高電圧の供給によって第１インバータＩＩ
のＮチャネル・トランジスタＴ８がターン・オンするた
め、節点Ｃの電圧が低下し、それによってＰチャネル−
トランジスタＴ９がターン働オンし、出力端子Ｖ　ｏｕ
ｔが大きな容量性負荷ＣＬに接続されるようになる。遅
延回路１４における遅延時間は、次のような長さのもの
とすべきであることを理解されたい、即ち、Ｐチャネル
・トランジスタである制御トランジスタＴ１３によって
、Ｎチャネル争トランジスタである出力トランジスタＴ
６が強くターン・オンされてから、非常に短い時間の経
過後に、第２インバータＩ２のＰチャネル・トランジス
タＴ９がターン・オンするような遅延時間とすべきであ
る。また、節点Ｅにおけるパルスの幅で図示されている
、単安定マルチバイブレータ回路１６によって発生され
るパルスの幅、即ち。

第２図のパルス争プログラムにおける時刻ｔｌと時刻ｔ
２どの間の時間差は、負荷ＣＬを３．５ボルトに完全充
電するのに充分なだけの大きさを持つものであることも
理解されたい、入力端子Ｖｉｎの電圧は、少なくとも、
負荷キャパシタＣＬに対する充電が行なわれている期間
中は、ノーイ状態に留まっているようにすべきである。

第２図に実線で示すように、大きな容量性負荷ＣＬは、
時刻ｔ１と時刻ｔ２どの間に３．５ボルトにまで完全充
電され、この時間の長さは例えば５ナノ秒を超えること
のない長さである。これに対して、差動増幅器１０と出
力トランジスタＴ６とから成る公知の基本的な電圧レギ
ュレータによってこの負荷ＣＬを３．５ボルトにまで完
全充電するための所要時間は、時刻ｔ１から時刻ｔ３ま
でであり、この時間は、第２図のグラフＣＬに破線で示
すように、例えば１０ナノ秒もの長さになることがある
。このように、差動増幅器ｌＯと出力トランジスタＴ６
とから成る基本的な電圧レギュレータ回路では、負荷Ｃ
Ｌを完全に充電するまでにより長い時間が必要とされる
が、その原因は差動増幅器ｌＯの節点Ｂにおける電圧を
上昇させるのに時間がかかることにある。このことは、
節点Ｂの電圧めグラフにおける破線の、時刻ｔｌから時
刻ｔ３までの間の部分によって示すとおりであり、この
部分の長さが、ｌＯナノ秒程度になることがあるのであ
る。基本的な電圧レギュレータ回路のみが用いられる場
合に、出力端子Ｖｏｕｔの電圧が３．５ボルトのレベル
にまで完全に回復するための所要時間は、図面の第２図
のＶ　ｏｕｔのグラフに、同様に時刻ｔｌから時刻ｔ３
までの破線によって示すとおりである。ここで注意すべ
きことは、非常に大きな容量性負荷ＣＬによって非常に
大きな充電量が要求されることから１本発明の装置であ
っても、その出力端子Ｖ　ｏｕｔの電圧が時刻ｔｌと時
刻ｔ３との間において幾分の低下を生じているというこ
とであるが、しかしながらこの電圧の低下は一般的な場
合には０．２ボルトを超えることはなく、従って、容量
性負荷が同様に大きなものである場合に差動増幅器１０
と出力トランジスタＴ６とから成る基本的な電圧レギュ
レータ回路の出力端子Ｖ　ｏｕｔに見られるような、し
ばしば少なくとも０．８ボルトにもなる電圧の低下と比
較して、本発明のこの電圧の低下は非常に小さなものと
なっている。負荷ＣＬが完全に充電された後には、節点
Ｂの電圧は約４．３ボルトに、即ち、出力端子Ｖｏｕｔ
の電圧に出力トランジスタＴ６のスレショルド電圧を加
えた電圧に復帰するが、一方、出力端子Ｖｏｕｔの電圧
は約３．５ボルトに安定したままであり、従って容量性
負荷の両端間の電圧も３．５ボルトを維持し、この状態
は入力端子Ｖｉｎの電圧状態が変化するまで継続する。

そしてその電圧状態が変化したならば、容量性負荷ＣＬ
は、ドライバ回路１２の第２インバータＩ２のＮチャネ
ル０トランジスタＴＩＯを介して接地電位へ放電される
。

ここでは、出力端子Ｖ　ｏｕｔに接続される回路として
、容量性負荷ＣＬに接続されたドライバ回路１２を示し
たが、しかしながら、この出力端子Ｖｏｕｔには、入力
信号ないし入力パルスの入力により開始される成る特定
の期間にその充電を行なうべき、任意の容量性負荷を結
合し得ることが理解されよう、尚、この場合の入力信号
ないし入力パルスは、充電すべき回路と、出力トランジ
スタを急速に強くターン・オンさせるための回路との双
方へ供給されるものである。更には、差動増幅器として
はカレント・ミラー回路を用いたものを示したが、出力
端子Ｖ　ｏｕｔに結合されている回路を充電するための
大電流が必要とされていない期間には出力端子Ｖｏｕｔ
の電圧を安定させておけるような適当な増幅器であれば
、任意のものを使用し得ることが理解されよう。

同様に、Ｎチャネル出力トランジスタＴ６も、例えばＰ
チャネル電界効果トランジスタ等をはじめとする、他の
タイプのトランジスタに代えることができることにも注
意されたい、出力トランジスタをＰチャネル会トランジ
スタとした場合には、このＰチャネル出力トランジスタ
のゲート電極、即ち制御電極の接続位置を節点Ｂから節
点Ａへ変更し、更に、制御トランジスタＴ１３をＮチャ
ネル電界効果トランジスタとした上でそのドレイン電極
をこのＰチャネル出力トランジスタＴ６のゲート電極、
即ち制御電極に、またソース電極を例えば接地点等の固
定電位の点に接続し、そして更に、出力端子Ｖ　ｏｕｔ
に結合されている負荷回路が大きな充電電流を必要とし
たときに、そのＮチャネル制御トランジスタＴ１３をタ
ーン・オンするための適当な回路を備えるようにすれば
良い。

以上から理解されるように、ここに提供する、パワー−
ブースト・システムを備えた電圧レギュレータは、チッ
プ上の外部電源の電圧より低い電圧を有する出力電圧端
子から、大きな充電電流を供給したいという要求に応え
るものであると共に、その充電電流を容量性負荷へ急速
に供給し、しかも、待機状態にある期間中は、極めて僅
かな電力しか消費しないものである。

本発明をその実施例に基づいて具体的に図示し説明した
が、当業者であれば１本発明の概念並びに範囲から逸脱
することなく様々な形態上の変更並びに細部の変更を成
し得るということを理解されたい。

【図面の簡単な説明】

第１図は１本発明の電圧レギュレータ装置の実施例の回
路図、 第２図は、第１図の装置が動作しているときの該装置内
の様々な点に発生する電圧を時間に対してプロットした
パルス・プログラムである。 ｌＯ・・・差動増幅器、 １２・・・ドライバ回路、 １４・・・遅延回路、 １６・・・単安定マルチバイブレータ回路、１８・・・
インバータ段、 Ｔ１、Ｉ２、Ｉ７、Ｉ９、Ｔｌｌ ・・・Ｐチャネル電界効果トランジスタ、Ｉ３、Ｔ４．
Ｔ５．Ｔ８．Ｔｌ０１Ｔ１２・・・Ｎチャネル電界効果
トランジスタ、Ｉ６・・・出力トランジスタ（Ｎチャネ
ル電界効果トランジスタ）。 Ｔ１３・・・制御トランジスタ（Ｐチャネル電界効果ト
ランジスタ）。 Ｉｔ・・・第１インバータ、 Ｉ２・・・第２インバータ、 ＣＬ・・・容量性負荷。 （外１名） ２　閾　ｍ −噸　　嘔 ＞１８ｉｉ　　尉

Claims (1)

1. 【特許請求の範囲】 １、第１入力部、第２入力部、及び出力部を有する差動
   増幅器と、 該差動増幅器に接続された、所定の大きさの供給電圧を
   有する電圧源端子と、 前記差動増幅器の前記第１入力部に接続された、固定電
   圧を有する基準端子と、 前記差動増幅器の前記出力部に結合された制御電極、該
   差動増幅器の前記第２入力部に結合された第１通電電極
   、及び前記電圧源端子に結合された第２通電電極を有す
   る出力トランジスタと、制御電極、前記出力トランジス
   タの前記制御電極に結合された第１通電電極、及び固定
   電位の点に結合された第２通電電極を有する制御トラン
   ジスタと、 該制御トランジスタの前記制御電極に結合され、該制御
   トランジスタを選択的にターン・オンする手段と、 を備える装置。 ２、前記差動増幅器がカレント・ミラーを含む請求項１
   記載の装置。 ３、前記出力トランジスタがＮチャネル電界効果トラン
   ジスタである請求項１記載の装置。 ４、前記制御トランジスタがＰチャネル電界効果トラン
   ジスタであり、該制御トランジスタの前記第２通電電極
   が前記電圧源端子に接続されている請求項３記載の装置
   。 ５、前記手段が、単安定マルチバイブレータ回路と、該
   単安定マルチバイブレータ回路を介して前記制御トラン
   ジスタの制御電極に結合された入力端子とを含む請求項
   １記載の装置。 ６、キャパシタを備えた負荷を更に含んでおり、該負荷
   はその入力部が前記入力端子に結合されており、且つ該
   負荷は前記出力トランジスタの前記第１通電電極と固定
   電位の点との間に介装されている請求項５記載の装置。 ７、前記負荷が更にドライバ回路を含むものであり、該
   ドライバ回路はその入力部が前記入力端子に結合され、
   その出力部が前記キャパシタに接続されている請求項６
   記載の装置。 ８、更に遅延回路を含んでおり、該遅延回路はその入力
   部が前記入力端子に接続され、その出力部が前記ドライ
   バ回路の前記入力部に結合されている請求項７記載の装
   置。 ９、前記単安定マルチバイブレータ回路が入力部と出力
   部とを含むものであり、前記手段が更にインバータ段を
   含むものであり、該インバータ段はその入力部が前記単
   安定マルチバイブレータ回路の前記出力部に結合され、
   該インバータ段の出力部が前記制御トランジスタの前記
   制御電極に結合されているものであり、前記単安定マル
   チバイブレータ回路の前記入力部が前記入力端子に結合
   されている請求項５記載の装置。 １０、前記インバータ段が前記出力トランジスタの前記
   第１通電電極と固定電位の点との間に介装されている請
   求項９記載の装置。 １１、前記ドライバ回路が第１インバータと第２インバ
   ータとを含むものであり、それらインバータはその各々
   が入力部と出力部とを有するものであり、該第１インバ
   ータの該入力部は前記入力端子に結合されており、該第
   １インバータの該出力部は前記第２インバータの前記入
   力部に接続されており、前記第２インバータの前記出力
   部は前記キャパシタに接続されている請求項７記載の装
   置。 １２、更に遅延回路を含んでおり、該遅延回路はその入
   力部が前記入力端子に接続され、その出力部が前記第１
   インバータの前記入力部に接続されている請求項１１記
   載の装置。１３、第１入力部、第２入力部、及び出力部
   を有する差動増幅器と、 該差動増幅器に接続された、所定の大きさの供給電圧を
   有する電圧源端子と、 前記差動増幅器の前記第１入力部に接続された、固定電
   圧を有する基準端子と、 前記差動増幅器の前記出力部に結合された制御電極、該
   差動増幅器の前記第２入力部に接続された第１通電電極
   、及び前記電圧源端子に結合された第２通電電極を有す
   る出力トランジスタと、制御電極、前記出力トランジス
   タの前記制御電極に接続された第１通電電極、及び固定
   電位の点に接続された第２通電電極を有する制御トラン
   ジスタと、 前記出力トランジスタの前記第１通電電極と固定電位の
   点との間に結合されたキャパシタを含む負荷回路と、 入力端子を備え、信号が該入力端子に供給されることに
   より、所定時刻に前記制御トランジスタをターン、オン
   させると共に該所定時刻に後続する時刻に前記負荷回路
   を付勢して前記キャバシタを充電する手段と、 を備える電圧レギュレータ装置。 １４、前記差動増幅器がカレント・ミラーを含む請求項
   １３記載の電圧レギュレータ装置。 １５、前記出力トランジスタがＮチャネル電界効果トラ
   ンジスタであり、前記制御トランジスタがＰチャネル電
   界効果トランジスタであり、該制御トランジスタの前記
   第２通電電極が前記電圧源端子に接続されている請求項
   １４記載の電圧レギュレータ装置。 １６、前記負荷回路がドライバ回路を含むものであり、
   該ドライバ回路はその入力部が前記入力端子に結合され
   、その出力部が前記キャパシタに接続されている請求項
   １５記載の電圧レギュレータ装置。 １７、前記ドライバ回路が第１インバータと第２インバ
   ータとを含むものであり、該第１インバータはその入力
   部が前記入力端子に結合されていると共に出力部を有し
   、前記第２インバータはその入力部が前記第１インバー
   タの前記出力部に接続され且つその出力部が前記キャパ
   シタに接続されている請求項１６記載の電圧レギュレー
   タ装置。 １８、前記第２インバータが、Ｎチャネル電界効果トラ
   ンジスタに直列に接続されたＰチャネル電界効果トラン
   ジスタを含むものであり、該第２インバータの該Ｐチャ
   ネル電界効果トランジスタは前記キャパシタを前記出力
   トランジスタの前記第１通電電極に結合する請求項１７
   記載の電圧レギュレータ装置。 １９、前記手段が更に、 入力部が前記入力端子に接続されていると共に出力部を
   有する単安定マルチバイブレータ回路と、 Ｎチャネル電界効果トランジスタに直列に接続されたＰ
   チャネル電界効果トランジスタを含むインバータ段であ
   って、該インバータ段の該Ｐチャネル電界効果トランジ
   スタはその制御電極が接地されており、前記インバータ
   段の前記Ｎチャネル電界効果トランジスタはその制御電
   極が前記単安定マルチバイブレータの前記出力部に接続
   されており、前記インバータ段の前記Ｐチャネル電界効
   果トランジスタは前記電圧源端子を前記制御トランジス
   タの前記制御電極に結合するように構成されている、イ
   ンバータ段と、 を含む請求項１８記載の電圧レギュレータ装置。 ２０、更に遅延回路を含んでおり、該遅延回路はその入
   力部が前記入力端子に接続され、その出力部が前記ドラ
   イバ回路の前記第１インバータの前記入力部に接続され
   ている請求項１９記載の電圧レギュレータ装置。 ２１、第１固定電位点及び第２固定電位点と、各々が制
   御電極と第１及び第２の通電電極とを有する、第１Ｐチ
   ャネル電界効果トランジスタ、第２Ｐチャネル電界効果
   トランジスタ、第３Ｐチャネル電界効果トランジスタ、
   第１Ｎチャネル電界効果トランジスタ、第２Ｎチャネル
   電界効果トランジスタ、第３Ｎチャネル電界効果トラン
   ジスタ、及び第４Ｎチャネル電界効果トランジスタであ
   って、 前記第１Ｐチャネル電界効果トランジスタ、前記第１Ｎ
   チャネル電界効果トランジスタ、及び前記第２Ｎチャネ
   ル電界効果トランジスタは、前記第１固定電位点と前記
   第２固定電位点間に直列に接続され、前記第１Ｎチャネ
   ル電界効果トランジスタは前記第１Ｐチャネル電界効果
   トランジスタと前記第２Ｎチャネル電界効果トランジス
   タとの間に介装され、前記第１Ｐチャネル電界効果トラ
   ンジスタは前記第１固定電位点に接続され、前記第２Ｎ
   チャネル電界効果トランジスタは前記第２固定電位点に
   接続されており、 前記第２Ｐチャネル電界効果トランジスタ は、前記第１固定電位点から、前記第１Ｎチャネル電界
   効果トランジスタと前記第２Ｎチャネル電界効果トラン
   ジスタとの共通接続点までの間で、前記第３Ｎチャネル
   電界効果トランジスタに直列に接続されており、 前記第２Ｐチャネル電界効果トランジスタは前記第１固
   定電位点に接続されており、 前記第１Ｐチャネル電界効果トランジスタと前記第２Ｐ
   チャネル電界効果トランジスタとの双方の前記制御電極
   は、該第１Ｐチャネル電界効果トランジスタと前記第１
   Ｎチャネル電界効果トランジスタとの間の共通接続点に
   接続されており、 前記第３Ｐチャネル電界効果トランジスタは前記第２Ｐ
   チャネル電界効果トランジスタに並列に接続されており
   、且つ、 前記第４Ｎチャネル電界効果トランジスタは前記第１固
   定電位点と前記第３Ｎチャネル電界効果トランジスタの
   前記制御電極との間に接続されており、該第４Ｎチャネ
   ル電界効果トランジスタの前記制御電極は、前記第２Ｐ
   チャネル電界効果トランジスタと前記第３Ｎチャネル電
   界効果トランジスタとの間の共通接続点に接続されてい
   る、 第１、第２、及び第３のＰチャネル電界効果トランジス
   タ及び第１、第２、第３、及び第４のＮチャネル電界効
   果トランジスタと、 前記第１Ｎチャネル電界効果トランジスタと前記第２Ｎ
   チャネル電界効果トランジスタとの双方の制御電極に接
   続された基準電位の点と、 前記第３Ｎチャネル電界効果トランジスタの前記制御電
   極に接続された出力端子と、 前記第２固定電位点と前記出力端子との間に接続された
   キャパシタを有する負荷回路と、入力端子を備え、信号
   が該入力端子に供給されて前記負荷回路へ結合されるこ
   とにより、所与の時刻に前記キャパシタを前記出力端子
   へ結合する手段であって、前記第３Ｐチャネル電界効果
   トランジスタの前記制御電極に結合され、該第３Ｐチャ
   ネル電界効果トランジスタを前記所与の時刻に先立って
   ターン・オンする手段と、 を備える電圧レギュレータ装置。 ２２、電源電圧を受給する第１手段と、 該電源電圧とは大きさが異なる一定電圧を受給する第２
   手段と、 負荷と、 ゲート電極、前記第１手段に結合されたドレイン電極、
   及び前記負荷に結合されたソース電極を有するトランジ
   スタと、 前記第２手段と前記トランジスタの前記ゲート電極との
   間に結合され、前記負荷の電圧を前記一定電圧に設定す
   る第３手段と、 制御信号に応答して、前記一定電圧を前記負荷へ供給開
   始すべきときにターン・オン・パルスを発生する第４手
   段とを備え、 該第４手段が前記ターン・オン・パルスを前記トランジ
   スタの前記ゲート電極へ供給することにより、該ターン
   ・オン・パルスの持続期間中に前記負荷が前記電源電圧
   によって充電されるようにし、それによって、前記トラ
   ンジスタが前記第４手段に制御されて、前記ターン・オ
   ン・パルスの持続期間中に前記負荷を充電すると共に、
   前記トランジスタが前記第２手段に制御されて、定常状
   態期間中は前記負荷の該電圧を前記一定電圧にクランプ
   する電圧レギュレータ装置。