JPH03196208A - パワー・ブースト・システムを備えた電圧レギュレータ装置 - Google Patents
パワー・ブースト・システムを備えた電圧レギュレータ装置Info
- Publication number
- JPH03196208A JPH03196208A JP2313800A JP31380090A JPH03196208A JP H03196208 A JPH03196208 A JP H03196208A JP 2313800 A JP2313800 A JP 2313800A JP 31380090 A JP31380090 A JP 31380090A JP H03196208 A JPH03196208 A JP H03196208A
- Authority
- JP
- Japan
- Prior art keywords
- channel field
- effect transistor
- transistor
- field effect
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 72
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000000694 effects Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/62—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using bucking or boosting dc sources
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体集積回路に関し、より詳しくはパワー・
ブースト回路を備えた電圧レギュレータ装置に関する。
ブースト回路を備えた電圧レギュレータ装置に関する。
(従来の技術)
電圧レギュレータは1例えば高速ダイナミック・ランダ
ム・アクセス・メモリ・システム等のように、大きな容
量性負荷を所定の期間内に急速に充電すると共に充電時
以外は低電力で作動し得るようにした、高性能システム
に使用されている。
ム・アクセス・メモリ・システム等のように、大きな容
量性負荷を所定の期間内に急速に充電すると共に充電時
以外は低電力で作動し得るようにした、高性能システム
に使用されている。
従来技術においては、例えば、クロック・ドライバをプ
リチャージすることによって、ターン・オン速度を高速
化すると共に待機状態における電力消費を低減すること
等が公知となっている。
リチャージすることによって、ターン・オン速度を高速
化すると共に待機状態における電力消費を低減すること
等が公知となっている。
より具体的には、1981年4月22日付で出願された
S、E、イートン・ジュニアら(S、E。
S、E、イートン・ジュニアら(S、E。
Eaton、 Jr、 et al )による米国特許
第443927号には、プートストラップ・キャパシタ
をプリチャージするための信号が供給されるようにした
クロック・ジェネレータが開示されている。
第443927号には、プートストラップ・キャパシタ
をプリチャージするための信号が供給されるようにした
クロック・ジェネレータが開示されている。
1986年11月12日付で出願されたH、ヒダ力(H
,Hidaka )による米国特許第4774691号
には、プリチャージ信号を用いて、メモリ内のビット・
ライン動作の開始時のピーク電流を低減することが開示
されている。1978年2月27日付で出願されたP、
D、ハーバ−(P、D。
,Hidaka )による米国特許第4774691号
には、プリチャージ信号を用いて、メモリ内のビット・
ライン動作の開始時のピーク電流を低減することが開示
されている。1978年2月27日付で出願されたP、
D、ハーバ−(P、D。
Harper )による米国特許第4176387号は
、デバイスを付勢及び消勢することによって、電流が成
る期間には緩減衰の電流減衰経路を通って流れ、別の期
間には急速減衰経路を過つで流れるようにした装置を開
示している。1966年12月30日付で出願されたり
、モリス(D。
、デバイスを付勢及び消勢することによって、電流が成
る期間には緩減衰の電流減衰経路を通って流れ、別の期
間には急速減衰経路を過つで流れるようにした装置を開
示している。1966年12月30日付で出願されたり
、モリス(D。
Morris )による米国特許第3437912号は
、トリガ回路がスイッチを制御することによって、充電
電流がキャパシタへ選択的に供給されるようにした、定
電圧電源装置を開示、している。
、トリガ回路がスイッチを制御することによって、充電
電流がキャパシタへ選択的に供給されるようにした、定
電圧電源装置を開示、している。
(発明が解決しようとするH題)
本発明の目的は、信頼性が高く、互換性が有り、しかも
より安定度の高いオン−チップ低電圧レギュレータ装置
であって、大声な容量性負荷を、外部から供給される電
圧値より低い所定の電圧値に、所定の期間中に急速に充
電することができる一方で、待機期間中をはじめとする
その他の期間中には非常に僅かな電力しか消費しない、
優れた性能を有するオン−チップ低電圧レギュレータ装
置を提供することにある。
より安定度の高いオン−チップ低電圧レギュレータ装置
であって、大声な容量性負荷を、外部から供給される電
圧値より低い所定の電圧値に、所定の期間中に急速に充
電することができる一方で、待機期間中をはじめとする
その他の期間中には非常に僅かな電力しか消費しない、
優れた性能を有するオン−チップ低電圧レギュレータ装
置を提供することにある。
(課題を解決するための手段及び作用)本発明の教示に
よれば、以下の如き優れた電圧レギュレータ装置が提供
される。即ちこの電圧レギュレータ装置は、差動増幅器
と、その制御電極が該差動増幅器の出力部に結合され通
電電極が該差動増幅器の入力部へフィードバックされて
いる出力トランジスタと、その第1通電電極が該出力ト
ランジスタの前記制御電極に接続され第2通電電極が固
定電位の点に接続されている入力制御トランジスタとを
含んでいる1本発明の好適実施例においては、前記差動
増幅器はカレント・ミラーを含むものであり、前記出力
トランジスタは、その通電電極がこの電圧レギュレータ
装置の出力部であるNチャネル電界効果トランジスタで
あり、また、前記入力制御トランジスタは、その第2通
電電極が正電源電圧端子に接続されているPチャネル電
界効果トランジスタであり、このPチャネル電界効果ト
ランジスタの制御電極に結合されているドライバ回路へ
入力信号が入力されたならば、このドライバ回路が、電
源電圧をこの電圧レギュレータ装置から受給するように
しである。
よれば、以下の如き優れた電圧レギュレータ装置が提供
される。即ちこの電圧レギュレータ装置は、差動増幅器
と、その制御電極が該差動増幅器の出力部に結合され通
電電極が該差動増幅器の入力部へフィードバックされて
いる出力トランジスタと、その第1通電電極が該出力ト
ランジスタの前記制御電極に接続され第2通電電極が固
定電位の点に接続されている入力制御トランジスタとを
含んでいる1本発明の好適実施例においては、前記差動
増幅器はカレント・ミラーを含むものであり、前記出力
トランジスタは、その通電電極がこの電圧レギュレータ
装置の出力部であるNチャネル電界効果トランジスタで
あり、また、前記入力制御トランジスタは、その第2通
電電極が正電源電圧端子に接続されているPチャネル電
界効果トランジスタであり、このPチャネル電界効果ト
ランジスタの制御電極に結合されているドライバ回路へ
入力信号が入力されたならば、このドライバ回路が、電
源電圧をこの電圧レギュレータ装置から受給するように
しである。
(実施例)
本発明の以上の目的と特徴と効果、並びに更なる目的と
特徴と効果は、添付図面に図示した本発明の好適実施例
についての、以下のより具体的な説明によって明らかと
なる。
特徴と効果は、添付図面に図示した本発明の好適実施例
についての、以下のより具体的な説明によって明らかと
なる。
図面の第1図を参照して更に詳細に説明すると、同図に
は、本発明の電圧レギュレータ装置の実施例が図示され
ており、この電圧レギュレータ装ごは、好ましくは、相
補形金属酸化物半導体(CMOS)技術により集積回路
用半導体基板上に製作されるものであり、また、カレン
ト・ミラーの形に構成された差動増幅器を含んでおり、
この差動増幅器は、Pチャネル電界効果トランジスタT
I及びT2と、Nチャネル電界効果トランジスタT3.
T4及びT5とを含んでいる。この図面の第1図の0M
03回路では、Pチャネル電界効果トランジスタは、内
部に斜線を引いた長方形の一側にそのトランジスタのゲ
ート電極、即ち制御電極を表わす直線をその側辺に平行
に描き加えた記号で表示してあり、また、Nチャネル電
界効果トランジスタは、斜線を引かない単なる長方形の
一側にそのトランジスタのゲート電極、即ち制御電極を
表わす直線を描き加えた記号で表示しであることに注意
されたい。
は、本発明の電圧レギュレータ装置の実施例が図示され
ており、この電圧レギュレータ装ごは、好ましくは、相
補形金属酸化物半導体(CMOS)技術により集積回路
用半導体基板上に製作されるものであり、また、カレン
ト・ミラーの形に構成された差動増幅器を含んでおり、
この差動増幅器は、Pチャネル電界効果トランジスタT
I及びT2と、Nチャネル電界効果トランジスタT3.
T4及びT5とを含んでいる。この図面の第1図の0M
03回路では、Pチャネル電界効果トランジスタは、内
部に斜線を引いた長方形の一側にそのトランジスタのゲ
ート電極、即ち制御電極を表わす直線をその側辺に平行
に描き加えた記号で表示してあり、また、Nチャネル電
界効果トランジスタは、斜線を引かない単なる長方形の
一側にそのトランジスタのゲート電極、即ち制御電極を
表わす直線を描き加えた記号で表示しであることに注意
されたい。
図面の第1図において、トランジスタT3は、トランジ
スタT1とT5との間に介装されており、それらのトラ
ンジスタT1、T5と直列に接続されている。またトラ
ンジスタTIは、正電圧電源端子Vccに接続されてお
り、この電源端子Vccの電圧は好ましくは5.0ボル
トである。またトランジスタT5は、固定電位の点に接
続されており、この固定電位の点は好ましくは接地点で
ある。トランジスタTIの制御電極は、トランジスタT
1とT3との間の共通接続点である節点Aに接続されて
いる。トランジスタT3及びT5の夫々の制御電極はい
ずれも基準電圧端子V refに接続されており、この
基準電圧端子V refの電圧は3.5ボルトとするの
が好ましく、また、この電圧は適当な任意の電圧源から
供給するようにすれば良い、トランジスタT2とT4も
同様に互いに直列に接続されており、トランジスタT2
は電源端子Vccに接続されており、一方、トランジス
タT4はトランジスタT3とT5との間の共通接続点に
接続されている。Nチャネル電界効果トランジスタであ
る出力トランジスタT6は、そのゲート電極、即ち制御
電極が差動増幅器lOの出力に、即ちトランジスタT2
とT4との間の共通接続点である節点Bに接続されてお
り、更にこのトランジスタT6は、そのドレイン電極が
電源端子Vccに、そしてソース電極がトランジスタT
4のゲート電極、即ち制御電極に接続されており、これ
によってフィードバック回路を構成している。
スタT1とT5との間に介装されており、それらのトラ
ンジスタT1、T5と直列に接続されている。またトラ
ンジスタTIは、正電圧電源端子Vccに接続されてお
り、この電源端子Vccの電圧は好ましくは5.0ボル
トである。またトランジスタT5は、固定電位の点に接
続されており、この固定電位の点は好ましくは接地点で
ある。トランジスタTIの制御電極は、トランジスタT
1とT3との間の共通接続点である節点Aに接続されて
いる。トランジスタT3及びT5の夫々の制御電極はい
ずれも基準電圧端子V refに接続されており、この
基準電圧端子V refの電圧は3.5ボルトとするの
が好ましく、また、この電圧は適当な任意の電圧源から
供給するようにすれば良い、トランジスタT2とT4も
同様に互いに直列に接続されており、トランジスタT2
は電源端子Vccに接続されており、一方、トランジス
タT4はトランジスタT3とT5との間の共通接続点に
接続されている。Nチャネル電界効果トランジスタであ
る出力トランジスタT6は、そのゲート電極、即ち制御
電極が差動増幅器lOの出力に、即ちトランジスタT2
とT4との間の共通接続点である節点Bに接続されてお
り、更にこのトランジスタT6は、そのドレイン電極が
電源端子Vccに、そしてソース電極がトランジスタT
4のゲート電極、即ち制御電極に接続されており、これ
によってフィードバック回路を構成している。
出力トランジスタT6のソース電極は更に、その電圧が
約3.5ボルトの出力端子Voutにも接続されており
、この出力端子V outは、5.0ボルトで動作する
ように設計されている他の回路(例えば差動増幅器10
等)と同一のチップ上に形成されていながらそれ自身は
3,5ボルトで動作するように設計されている大電流高
速回路のための、オン−チップ低電圧電源端子として働
く出力端子である。
約3.5ボルトの出力端子Voutにも接続されており
、この出力端子V outは、5.0ボルトで動作する
ように設計されている他の回路(例えば差動増幅器10
等)と同一のチップ上に形成されていながらそれ自身は
3,5ボルトで動作するように設計されている大電流高
速回路のための、オン−チップ低電圧電源端子として働
く出力端子である。
図面の第1図に示した、この出力端子V outを電源
端子として使用する低電圧オン−チップ回路は、バッフ
ァ回路として形成されているドライバ回路12であり、
この回路12は第1インバータII と第2インバータ
I2とを備えており、第1インバータIIは、互いに直
列に接続されたPチャネル電界効果トランジスタT7と
Nチャネル電界効果トランジスタT8とを含んでおり、
また、第2インバータI2は、互いに直列に接続された
Pチャネル電界効果トランジスタT9とNチャネル電界
効果トランジスタTIOとを含んでいる。
端子として使用する低電圧オン−チップ回路は、バッフ
ァ回路として形成されているドライバ回路12であり、
この回路12は第1インバータII と第2インバータ
I2とを備えており、第1インバータIIは、互いに直
列に接続されたPチャネル電界効果トランジスタT7と
Nチャネル電界効果トランジスタT8とを含んでおり、
また、第2インバータI2は、互いに直列に接続された
Pチャネル電界効果トランジスタT9とNチャネル電界
効果トランジスタTIOとを含んでいる。
トランジスタT7とT9の夫々のソース電極はいずれも
出力端子V outに接続されており、一方、トランジ
スタT8とTIOの夫々のソース電極はいずれも、例え
ば接地点等の基準電位の点に接続されている。第1イン
バータ■lの節点Cにおける出力は、第2インバータ■
2のトランジスタT9とTIOの双方のゲート電極、即
ち制御電極に接続されている。第2インバータI2の節
点りにおける出力は、キャパシタCLで表示した大きな
容量性負荷に接続されている。入力端子Vinは、遅延
回路14の入力部に接続されており、この遅延回路14
の出力部は第1インバータ11のトランジスタT7とT
8の夫々のゲート電極、即ち制御電極に接続されている
。
出力端子V outに接続されており、一方、トランジ
スタT8とTIOの夫々のソース電極はいずれも、例え
ば接地点等の基準電位の点に接続されている。第1イン
バータ■lの節点Cにおける出力は、第2インバータ■
2のトランジスタT9とTIOの双方のゲート電極、即
ち制御電極に接続されている。第2インバータI2の節
点りにおける出力は、キャパシタCLで表示した大きな
容量性負荷に接続されている。入力端子Vinは、遅延
回路14の入力部に接続されており、この遅延回路14
の出力部は第1インバータ11のトランジスタT7とT
8の夫々のゲート電極、即ち制御電極に接続されている
。
入力端子Winには更に、単安定マルチバイブレータ回
路、即ちシングルショット・マルチバイブレータ回路1
6の入力部が接続されており、このマルチバイブレータ
回路16の出力部は、バッファ段であるインバータ段1
8に接続されている。
路、即ちシングルショット・マルチバイブレータ回路1
6の入力部が接続されており、このマルチバイブレータ
回路16の出力部は、バッファ段であるインバータ段1
8に接続されている。
インバータ段18は、互いに直列に接続されたPチャネ
ル電界効果トラジスタTllとNチャネル電界効果トラ
ンジスタT12とを含んでおり、トランジスタTllの
ソースは電源端子Vccに接続されており、トランジス
タT12のソースは例えば接地点等の基準電位の点に接
続されている。トランジスタTllのゲート電極、即ち
制御電極は、例えば接地点等の基準電位の点に接続され
ており、一方、トランジスタT12のゲート電極、即ち
制御電極は、単安定マルチバイブレータ回路16の出力
部に接続されている。Pチャネル電界効果トランジスタ
として示されている、大電力制御のための制御トランジ
スタT13は、そのソース電極が電源端子Vccに、ド
レイン電極が出力トランジスタT6のゲート電極に、そ
してそのトランジスタT13のゲート電極、即ち制御電
極がインバータ段18の節点Eにおける出力に、夫々接
続されている。
ル電界効果トラジスタTllとNチャネル電界効果トラ
ンジスタT12とを含んでおり、トランジスタTllの
ソースは電源端子Vccに接続されており、トランジス
タT12のソースは例えば接地点等の基準電位の点に接
続されている。トランジスタTllのゲート電極、即ち
制御電極は、例えば接地点等の基準電位の点に接続され
ており、一方、トランジスタT12のゲート電極、即ち
制御電極は、単安定マルチバイブレータ回路16の出力
部に接続されている。Pチャネル電界効果トランジスタ
として示されている、大電力制御のための制御トランジ
スタT13は、そのソース電極が電源端子Vccに、ド
レイン電極が出力トランジスタT6のゲート電極に、そ
してそのトランジスタT13のゲート電極、即ち制御電
極がインバータ段18の節点Eにおける出力に、夫々接
続されている。
第19図に示す、差動増幅器10と出力トランジスタT
6とから成る基本的な電圧レギュレータの動作は周知の
とおりである。任意の適当な電圧源からの、例えば3゜
5ポルトの基準電圧が基準端子V refに供給される
と、出力端子V outの電圧が約3.5ボルトに安定
するというものである。
6とから成る基本的な電圧レギュレータの動作は周知の
とおりである。任意の適当な電圧源からの、例えば3゜
5ポルトの基準電圧が基準端子V refに供給される
と、出力端子V outの電圧が約3.5ボルトに安定
するというものである。
出力端子V outの電圧が低下したときには、Nチャ
ネル・トランジスタT4がターン・オフを開始し、それ
によって節点Bの電圧が上昇するため。
ネル・トランジスタT4がターン・オフを開始し、それ
によって節点Bの電圧が上昇するため。
Nチャネル・トランジスタT6がより強くターン拳オン
する。また、これと同時に、Nチャネル・トランジスタ
T3を通って流れる電流も増大することになり、その理
由は、トランスタT5がシンク・トランジスタとして、
即ち電流源として機能するからである。これにより節点
Aの電圧が低下するため、Pチャネル−トランジスタT
2がより強くターン・オンし、そしてそれによって、N
チャネル出力トランジスタT6が更により強くターン・
オンすることになる。こうして、この出力トランジスタ
T6がより大きな電流を出力端子V outへ供給する
ようになるため、出力端子V outの電圧を上昇させ
ることができるのである。一方、出力端子V outの
電圧が上昇したときには、Nチャネル・トランジスタT
4がより強いターン・オンを開始し、それによって節点
Bの電圧が低下すると、Nチャネル出力トランジスタT
6がターン・オフを開始する。この動作が連鎖して行く
ことにより、最終的には出力端子Voutの電圧が端子
V refの基準電圧の値と同一ないし略々同一の値に
安定する。
する。また、これと同時に、Nチャネル・トランジスタ
T3を通って流れる電流も増大することになり、その理
由は、トランスタT5がシンク・トランジスタとして、
即ち電流源として機能するからである。これにより節点
Aの電圧が低下するため、Pチャネル−トランジスタT
2がより強くターン・オンし、そしてそれによって、N
チャネル出力トランジスタT6が更により強くターン・
オンすることになる。こうして、この出力トランジスタ
T6がより大きな電流を出力端子V outへ供給する
ようになるため、出力端子V outの電圧を上昇させ
ることができるのである。一方、出力端子V outの
電圧が上昇したときには、Nチャネル・トランジスタT
4がより強いターン・オンを開始し、それによって節点
Bの電圧が低下すると、Nチャネル出力トランジスタT
6がターン・オフを開始する。この動作が連鎖して行く
ことにより、最終的には出力端子Voutの電圧が端子
V refの基準電圧の値と同一ないし略々同一の値に
安定する。
以上の基本的な電圧レギュレータ回路は、大電流即ち大
電力を出力端子V outに供給することは可能である
が、現在要求されている性能水準から見れば、出力端子
V outに対して大電力が要求された時刻から5この
基本的なレギュレータ回路がその必要な大電力を供給す
ることが可能となる時刻までの経過時間は、長過ぎると
言わざるを得ない、現在及び将来における半導体集積回
路は、そのような長い遅延を許容し得ないものである。
電力を出力端子V outに供給することは可能である
が、現在要求されている性能水準から見れば、出力端子
V outに対して大電力が要求された時刻から5この
基本的なレギュレータ回路がその必要な大電力を供給す
ることが可能となる時刻までの経過時間は、長過ぎると
言わざるを得ない、現在及び将来における半導体集積回
路は、そのような長い遅延を許容し得ないものである。
それゆえ本発明の教示によれば、以上の電圧レギュレー
タ装置に、大電力制御のための制御トランジスタT13
を付加することによって、差動増幅器lOとトランジス
タT6とから成る基本的な電圧レギュレータ回路によっ
て可能な時間よりも、はるかに短時間のうちに、大電力
即ち大電流を出力端子V outへ供給できるようにし
ている。
タ装置に、大電力制御のための制御トランジスタT13
を付加することによって、差動増幅器lOとトランジス
タT6とから成る基本的な電圧レギュレータ回路によっ
て可能な時間よりも、はるかに短時間のうちに、大電力
即ち大電流を出力端子V outへ供給できるようにし
ている。
本発明のパワー・ブースト・システムを備えた電圧レギ
ュレータの動作をより良く理解するためには、第1図に
示した回路図と共に、図面の第2図に示すパルス・プロ
グラムを参照されたい、この第2図に示すパルス・プロ
グラムの時刻toでは、基準端子V refの電圧は3
.5ボルトであり、また出力端子V outの電圧も、
差動増幅器lOとトランジスタT6とから成る基本的な
電圧レギュレータに関連して上で説明した動作の仕方に
よって同じ3.5ボルトで安定している0節点Eの電圧
、従って大電力制御トランジスタT13のゲート電極(
即ち制御電極)の電圧は、インバータ段18のトランジ
スタTllがオン状態にあることから、ハイである約5
,0ポルトになっており、そのためこの制御トランジス
タT13はターン・オフされている。更に、時刻10に
おいては、入力端子Vinの電圧はローである0ポルト
になっており、そのため、大きな容量性負荷CLの両端
間の電圧、即ち節点りの電圧は、ローであるOボルトと
なっており、また、差動増幅器lOの節点Bの電圧は約
4.3ボルトとなっている。この4.3ボルトという電
圧値は、3.5ボルトに、待機中に出力端子V out
の電圧を約3.5ボルトに維持しておけるよう出力トラ
ンジスタT6をターン・オンさせておくのに充分な値の
該出力トランジスタT6のスレショルド電圧値を加えた
値である。
ュレータの動作をより良く理解するためには、第1図に
示した回路図と共に、図面の第2図に示すパルス・プロ
グラムを参照されたい、この第2図に示すパルス・プロ
グラムの時刻toでは、基準端子V refの電圧は3
.5ボルトであり、また出力端子V outの電圧も、
差動増幅器lOとトランジスタT6とから成る基本的な
電圧レギュレータに関連して上で説明した動作の仕方に
よって同じ3.5ボルトで安定している0節点Eの電圧
、従って大電力制御トランジスタT13のゲート電極(
即ち制御電極)の電圧は、インバータ段18のトランジ
スタTllがオン状態にあることから、ハイである約5
,0ポルトになっており、そのためこの制御トランジス
タT13はターン・オフされている。更に、時刻10に
おいては、入力端子Vinの電圧はローである0ポルト
になっており、そのため、大きな容量性負荷CLの両端
間の電圧、即ち節点りの電圧は、ローであるOボルトと
なっており、また、差動増幅器lOの節点Bの電圧は約
4.3ボルトとなっている。この4.3ボルトという電
圧値は、3.5ボルトに、待機中に出力端子V out
の電圧を約3.5ボルトに維持しておけるよう出力トラ
ンジスタT6をターン・オンさせておくのに充分な値の
該出力トランジスタT6のスレショルド電圧値を加えた
値である。
負荷CLを高電圧、即ち約3.5ボルトに充電すべきと
きには、時刻t1において入力端子Vinの電圧を3.
5ボルトに上昇させることによって単安定マルチバイブ
レータ回路、即ちシングルショット・マルチバイブレー
タ回路16をターン・オンさせる。すると、このマルチ
バイブレータ回路16が、所定の時間だけ、インバータ
段18のNチャネルφトランジスタT12をターン・オ
ンさせてこのインバータ段18の節点Eにおける電圧を
低下させ、それによって大電力制御トランジスタTI3
をターン・オンさせる。この制御トランジスタT13が
ターン9オンしたならば、差動増幅器lOの節点Bにお
ける電圧が急速に上昇し、それによって出力トランジス
タT6が急速に強くターン・オンし、これによって出力
端子V outに大きな電流が供給されるようになり、
従ってこの出力端子V outに結合されている大きな
容量性負荷CLに、大きな電流が供給されるようになる
。そして1図面の第2図に実線で示すように負荷CLの
電圧が急速に上昇する。この後、単安定マルチバイブレ
ータ回路16の出力電圧はその初期状態であるロー状態
に復帰し、それに伴なって節点Eの電圧も約5.0ポル
トに復帰し。
きには、時刻t1において入力端子Vinの電圧を3.
5ボルトに上昇させることによって単安定マルチバイブ
レータ回路、即ちシングルショット・マルチバイブレー
タ回路16をターン・オンさせる。すると、このマルチ
バイブレータ回路16が、所定の時間だけ、インバータ
段18のNチャネルφトランジスタT12をターン・オ
ンさせてこのインバータ段18の節点Eにおける電圧を
低下させ、それによって大電力制御トランジスタTI3
をターン・オンさせる。この制御トランジスタT13が
ターン9オンしたならば、差動増幅器lOの節点Bにお
ける電圧が急速に上昇し、それによって出力トランジス
タT6が急速に強くターン・オンし、これによって出力
端子V outに大きな電流が供給されるようになり、
従ってこの出力端子V outに結合されている大きな
容量性負荷CLに、大きな電流が供給されるようになる
。そして1図面の第2図に実線で示すように負荷CLの
電圧が急速に上昇する。この後、単安定マルチバイブレ
ータ回路16の出力電圧はその初期状態であるロー状態
に復帰し、それに伴なって節点Eの電圧も約5.0ポル
トに復帰し。
それによって大電力制御トランジスタT13がターン・
オフされる。こうして制御トランジスタT13がオフ状
態になったならば、再び、差動増幅器10が出力トラン
ジスタT6の制御を行なうようになる。
オフされる。こうして制御トランジスタT13がオフ状
態になったならば、再び、差動増幅器10が出力トラン
ジスタT6の制御を行なうようになる。
入力端子Vinに入力される入力信号即ち入カバルスは
、単安定マルチバイブレータ回路16の入力端子へ供給
されると共に、遅延回路14の入力部へも供給されるこ
とに注意されたい、この遅延回路14内における所定の
遅延の後に、高電圧が第1インバータIIへ供給され、
すると、この高電圧の供給によって第1インバータII
のNチャネル・トランジスタT8がターン・オンするた
め、節点Cの電圧が低下し、それによってPチャネル−
トランジスタT9がターン働オンし、出力端子V ou
tが大きな容量性負荷CLに接続されるようになる。遅
延回路14における遅延時間は、次のような長さのもの
とすべきであることを理解されたい、即ち、Pチャネル
・トランジスタである制御トランジスタT13によって
、Nチャネル争トランジスタである出力トランジスタT
6が強くターン・オンされてから、非常に短い時間の経
過後に、第2インバータI2のPチャネル・トランジス
タT9がターン・オンするような遅延時間とすべきであ
る。また、節点Eにおけるパルスの幅で図示されている
、単安定マルチバイブレータ回路16によって発生され
るパルスの幅、即ち。
、単安定マルチバイブレータ回路16の入力端子へ供給
されると共に、遅延回路14の入力部へも供給されるこ
とに注意されたい、この遅延回路14内における所定の
遅延の後に、高電圧が第1インバータIIへ供給され、
すると、この高電圧の供給によって第1インバータII
のNチャネル・トランジスタT8がターン・オンするた
め、節点Cの電圧が低下し、それによってPチャネル−
トランジスタT9がターン働オンし、出力端子V ou
tが大きな容量性負荷CLに接続されるようになる。遅
延回路14における遅延時間は、次のような長さのもの
とすべきであることを理解されたい、即ち、Pチャネル
・トランジスタである制御トランジスタT13によって
、Nチャネル争トランジスタである出力トランジスタT
6が強くターン・オンされてから、非常に短い時間の経
過後に、第2インバータI2のPチャネル・トランジス
タT9がターン・オンするような遅延時間とすべきであ
る。また、節点Eにおけるパルスの幅で図示されている
、単安定マルチバイブレータ回路16によって発生され
るパルスの幅、即ち。
第2図のパルス争プログラムにおける時刻tlと時刻t
2どの間の時間差は、負荷CLを3.5ボルトに完全充
電するのに充分なだけの大きさを持つものであることも
理解されたい、入力端子Vinの電圧は、少なくとも、
負荷キャパシタCLに対する充電が行なわれている期間
中は、ノーイ状態に留まっているようにすべきである。
2どの間の時間差は、負荷CLを3.5ボルトに完全充
電するのに充分なだけの大きさを持つものであることも
理解されたい、入力端子Vinの電圧は、少なくとも、
負荷キャパシタCLに対する充電が行なわれている期間
中は、ノーイ状態に留まっているようにすべきである。
第2図に実線で示すように、大きな容量性負荷CLは、
時刻t1と時刻t2どの間に3.5ボルトにまで完全充
電され、この時間の長さは例えば5ナノ秒を超えること
のない長さである。これに対して、差動増幅器10と出
力トランジスタT6とから成る公知の基本的な電圧レギ
ュレータによってこの負荷CLを3.5ボルトにまで完
全充電するための所要時間は、時刻t1から時刻t3ま
でであり、この時間は、第2図のグラフCLに破線で示
すように、例えば10ナノ秒もの長さになることがある
。このように、差動増幅器lOと出力トランジスタT6
とから成る基本的な電圧レギュレータ回路では、負荷C
Lを完全に充電するまでにより長い時間が必要とされる
が、その原因は差動増幅器lOの節点Bにおける電圧を
上昇させるのに時間がかかることにある。このことは、
節点Bの電圧めグラフにおける破線の、時刻tlから時
刻t3までの間の部分によって示すとおりであり、この
部分の長さが、lOナノ秒程度になることがあるのであ
る。基本的な電圧レギュレータ回路のみが用いられる場
合に、出力端子Voutの電圧が3.5ボルトのレベル
にまで完全に回復するための所要時間は、図面の第2図
のV outのグラフに、同様に時刻tlから時刻t3
までの破線によって示すとおりである。ここで注意すべ
きことは、非常に大きな容量性負荷CLによって非常に
大きな充電量が要求されることから1本発明の装置であ
っても、その出力端子V outの電圧が時刻tlと時
刻t3との間において幾分の低下を生じているというこ
とであるが、しかしながらこの電圧の低下は一般的な場
合には0.2ボルトを超えることはなく、従って、容量
性負荷が同様に大きなものである場合に差動増幅器10
と出力トランジスタT6とから成る基本的な電圧レギュ
レータ回路の出力端子V outに見られるような、し
ばしば少なくとも0.8ボルトにもなる電圧の低下と比
較して、本発明のこの電圧の低下は非常に小さなものと
なっている。負荷CLが完全に充電された後には、節点
Bの電圧は約4.3ボルトに、即ち、出力端子Vout
の電圧に出力トランジスタT6のスレショルド電圧を加
えた電圧に復帰するが、一方、出力端子Voutの電圧
は約3.5ボルトに安定したままであり、従って容量性
負荷の両端間の電圧も3.5ボルトを維持し、この状態
は入力端子Vinの電圧状態が変化するまで継続する。
時刻t1と時刻t2どの間に3.5ボルトにまで完全充
電され、この時間の長さは例えば5ナノ秒を超えること
のない長さである。これに対して、差動増幅器10と出
力トランジスタT6とから成る公知の基本的な電圧レギ
ュレータによってこの負荷CLを3.5ボルトにまで完
全充電するための所要時間は、時刻t1から時刻t3ま
でであり、この時間は、第2図のグラフCLに破線で示
すように、例えば10ナノ秒もの長さになることがある
。このように、差動増幅器lOと出力トランジスタT6
とから成る基本的な電圧レギュレータ回路では、負荷C
Lを完全に充電するまでにより長い時間が必要とされる
が、その原因は差動増幅器lOの節点Bにおける電圧を
上昇させるのに時間がかかることにある。このことは、
節点Bの電圧めグラフにおける破線の、時刻tlから時
刻t3までの間の部分によって示すとおりであり、この
部分の長さが、lOナノ秒程度になることがあるのであ
る。基本的な電圧レギュレータ回路のみが用いられる場
合に、出力端子Voutの電圧が3.5ボルトのレベル
にまで完全に回復するための所要時間は、図面の第2図
のV outのグラフに、同様に時刻tlから時刻t3
までの破線によって示すとおりである。ここで注意すべ
きことは、非常に大きな容量性負荷CLによって非常に
大きな充電量が要求されることから1本発明の装置であ
っても、その出力端子V outの電圧が時刻tlと時
刻t3との間において幾分の低下を生じているというこ
とであるが、しかしながらこの電圧の低下は一般的な場
合には0.2ボルトを超えることはなく、従って、容量
性負荷が同様に大きなものである場合に差動増幅器10
と出力トランジスタT6とから成る基本的な電圧レギュ
レータ回路の出力端子V outに見られるような、し
ばしば少なくとも0.8ボルトにもなる電圧の低下と比
較して、本発明のこの電圧の低下は非常に小さなものと
なっている。負荷CLが完全に充電された後には、節点
Bの電圧は約4.3ボルトに、即ち、出力端子Vout
の電圧に出力トランジスタT6のスレショルド電圧を加
えた電圧に復帰するが、一方、出力端子Voutの電圧
は約3.5ボルトに安定したままであり、従って容量性
負荷の両端間の電圧も3.5ボルトを維持し、この状態
は入力端子Vinの電圧状態が変化するまで継続する。
そしてその電圧状態が変化したならば、容量性負荷CL
は、ドライバ回路12の第2インバータI2のNチャネ
ル0トランジスタTIOを介して接地電位へ放電される
。
は、ドライバ回路12の第2インバータI2のNチャネ
ル0トランジスタTIOを介して接地電位へ放電される
。
ここでは、出力端子V outに接続される回路として
、容量性負荷CLに接続されたドライバ回路12を示し
たが、しかしながら、この出力端子Voutには、入力
信号ないし入力パルスの入力により開始される成る特定
の期間にその充電を行なうべき、任意の容量性負荷を結
合し得ることが理解されよう、尚、この場合の入力信号
ないし入力パルスは、充電すべき回路と、出力トランジ
スタを急速に強くターン・オンさせるための回路との双
方へ供給されるものである。更には、差動増幅器として
はカレント・ミラー回路を用いたものを示したが、出力
端子V outに結合されている回路を充電するための
大電流が必要とされていない期間には出力端子Vout
の電圧を安定させておけるような適当な増幅器であれば
、任意のものを使用し得ることが理解されよう。
、容量性負荷CLに接続されたドライバ回路12を示し
たが、しかしながら、この出力端子Voutには、入力
信号ないし入力パルスの入力により開始される成る特定
の期間にその充電を行なうべき、任意の容量性負荷を結
合し得ることが理解されよう、尚、この場合の入力信号
ないし入力パルスは、充電すべき回路と、出力トランジ
スタを急速に強くターン・オンさせるための回路との双
方へ供給されるものである。更には、差動増幅器として
はカレント・ミラー回路を用いたものを示したが、出力
端子V outに結合されている回路を充電するための
大電流が必要とされていない期間には出力端子Vout
の電圧を安定させておけるような適当な増幅器であれば
、任意のものを使用し得ることが理解されよう。
同様に、Nチャネル出力トランジスタT6も、例えばP
チャネル電界効果トランジスタ等をはじめとする、他の
タイプのトランジスタに代えることができることにも注
意されたい、出力トランジスタをPチャネル会トランジ
スタとした場合には、このPチャネル出力トランジスタ
のゲート電極、即ち制御電極の接続位置を節点Bから節
点Aへ変更し、更に、制御トランジスタT13をNチャ
ネル電界効果トランジスタとした上でそのドレイン電極
をこのPチャネル出力トランジスタT6のゲート電極、
即ち制御電極に、またソース電極を例えば接地点等の固
定電位の点に接続し、そして更に、出力端子V out
に結合されている負荷回路が大きな充電電流を必要とし
たときに、そのNチャネル制御トランジスタT13をタ
ーン・オンするための適当な回路を備えるようにすれば
良い。
チャネル電界効果トランジスタ等をはじめとする、他の
タイプのトランジスタに代えることができることにも注
意されたい、出力トランジスタをPチャネル会トランジ
スタとした場合には、このPチャネル出力トランジスタ
のゲート電極、即ち制御電極の接続位置を節点Bから節
点Aへ変更し、更に、制御トランジスタT13をNチャ
ネル電界効果トランジスタとした上でそのドレイン電極
をこのPチャネル出力トランジスタT6のゲート電極、
即ち制御電極に、またソース電極を例えば接地点等の固
定電位の点に接続し、そして更に、出力端子V out
に結合されている負荷回路が大きな充電電流を必要とし
たときに、そのNチャネル制御トランジスタT13をタ
ーン・オンするための適当な回路を備えるようにすれば
良い。
以上から理解されるように、ここに提供する、パワー−
ブースト・システムを備えた電圧レギュレータは、チッ
プ上の外部電源の電圧より低い電圧を有する出力電圧端
子から、大きな充電電流を供給したいという要求に応え
るものであると共に、その充電電流を容量性負荷へ急速
に供給し、しかも、待機状態にある期間中は、極めて僅
かな電力しか消費しないものである。
ブースト・システムを備えた電圧レギュレータは、チッ
プ上の外部電源の電圧より低い電圧を有する出力電圧端
子から、大きな充電電流を供給したいという要求に応え
るものであると共に、その充電電流を容量性負荷へ急速
に供給し、しかも、待機状態にある期間中は、極めて僅
かな電力しか消費しないものである。
本発明をその実施例に基づいて具体的に図示し説明した
が、当業者であれば1本発明の概念並びに範囲から逸脱
することなく様々な形態上の変更並びに細部の変更を成
し得るということを理解されたい。
が、当業者であれば1本発明の概念並びに範囲から逸脱
することなく様々な形態上の変更並びに細部の変更を成
し得るということを理解されたい。
第1図は1本発明の電圧レギュレータ装置の実施例の回
路図、 第2図は、第1図の装置が動作しているときの該装置内
の様々な点に発生する電圧を時間に対してプロットした
パルス・プログラムである。 lO・・・差動増幅器、 12・・・ドライバ回路、 14・・・遅延回路、 16・・・単安定マルチバイブレータ回路、18・・・
インバータ段、 T1、I2、I7、I9、Tll ・・・Pチャネル電界効果トランジスタ、I3、T4.
T5.T8.Tl01T12・・・Nチャネル電界効果
トランジスタ、I6・・・出力トランジスタ(Nチャネ
ル電界効果トランジスタ)。 T13・・・制御トランジスタ(Pチャネル電界効果ト
ランジスタ)。 It・・・第1インバータ、 I2・・・第2インバータ、 CL・・・容量性負荷。 (外1名) 2 閾 m −噸 嘔 >18ii 尉
路図、 第2図は、第1図の装置が動作しているときの該装置内
の様々な点に発生する電圧を時間に対してプロットした
パルス・プログラムである。 lO・・・差動増幅器、 12・・・ドライバ回路、 14・・・遅延回路、 16・・・単安定マルチバイブレータ回路、18・・・
インバータ段、 T1、I2、I7、I9、Tll ・・・Pチャネル電界効果トランジスタ、I3、T4.
T5.T8.Tl01T12・・・Nチャネル電界効果
トランジスタ、I6・・・出力トランジスタ(Nチャネ
ル電界効果トランジスタ)。 T13・・・制御トランジスタ(Pチャネル電界効果ト
ランジスタ)。 It・・・第1インバータ、 I2・・・第2インバータ、 CL・・・容量性負荷。 (外1名) 2 閾 m −噸 嘔 >18ii 尉
Claims (1)
- 【特許請求の範囲】 1、第1入力部、第2入力部、及び出力部を有する差動
増幅器と、 該差動増幅器に接続された、所定の大きさの供給電圧を
有する電圧源端子と、 前記差動増幅器の前記第1入力部に接続された、固定電
圧を有する基準端子と、 前記差動増幅器の前記出力部に結合された制御電極、該
差動増幅器の前記第2入力部に結合された第1通電電極
、及び前記電圧源端子に結合された第2通電電極を有す
る出力トランジスタと、制御電極、前記出力トランジス
タの前記制御電極に結合された第1通電電極、及び固定
電位の点に結合された第2通電電極を有する制御トラン
ジスタと、 該制御トランジスタの前記制御電極に結合され、該制御
トランジスタを選択的にターン・オンする手段と、 を備える装置。 2、前記差動増幅器がカレント・ミラーを含む請求項1
記載の装置。 3、前記出力トランジスタがNチャネル電界効果トラン
ジスタである請求項1記載の装置。 4、前記制御トランジスタがPチャネル電界効果トラン
ジスタであり、該制御トランジスタの前記第2通電電極
が前記電圧源端子に接続されている請求項3記載の装置
。 5、前記手段が、単安定マルチバイブレータ回路と、該
単安定マルチバイブレータ回路を介して前記制御トラン
ジスタの制御電極に結合された入力端子とを含む請求項
1記載の装置。 6、キャパシタを備えた負荷を更に含んでおり、該負荷
はその入力部が前記入力端子に結合されており、且つ該
負荷は前記出力トランジスタの前記第1通電電極と固定
電位の点との間に介装されている請求項5記載の装置。 7、前記負荷が更にドライバ回路を含むものであり、該
ドライバ回路はその入力部が前記入力端子に結合され、
その出力部が前記キャパシタに接続されている請求項6
記載の装置。 8、更に遅延回路を含んでおり、該遅延回路はその入力
部が前記入力端子に接続され、その出力部が前記ドライ
バ回路の前記入力部に結合されている請求項7記載の装
置。 9、前記単安定マルチバイブレータ回路が入力部と出力
部とを含むものであり、前記手段が更にインバータ段を
含むものであり、該インバータ段はその入力部が前記単
安定マルチバイブレータ回路の前記出力部に結合され、
該インバータ段の出力部が前記制御トランジスタの前記
制御電極に結合されているものであり、前記単安定マル
チバイブレータ回路の前記入力部が前記入力端子に結合
されている請求項5記載の装置。 10、前記インバータ段が前記出力トランジスタの前記
第1通電電極と固定電位の点との間に介装されている請
求項9記載の装置。 11、前記ドライバ回路が第1インバータと第2インバ
ータとを含むものであり、それらインバータはその各々
が入力部と出力部とを有するものであり、該第1インバ
ータの該入力部は前記入力端子に結合されており、該第
1インバータの該出力部は前記第2インバータの前記入
力部に接続されており、前記第2インバータの前記出力
部は前記キャパシタに接続されている請求項7記載の装
置。 12、更に遅延回路を含んでおり、該遅延回路はその入
力部が前記入力端子に接続され、その出力部が前記第1
インバータの前記入力部に接続されている請求項11記
載の装置。13、第1入力部、第2入力部、及び出力部
を有する差動増幅器と、 該差動増幅器に接続された、所定の大きさの供給電圧を
有する電圧源端子と、 前記差動増幅器の前記第1入力部に接続された、固定電
圧を有する基準端子と、 前記差動増幅器の前記出力部に結合された制御電極、該
差動増幅器の前記第2入力部に接続された第1通電電極
、及び前記電圧源端子に結合された第2通電電極を有す
る出力トランジスタと、制御電極、前記出力トランジス
タの前記制御電極に接続された第1通電電極、及び固定
電位の点に接続された第2通電電極を有する制御トラン
ジスタと、 前記出力トランジスタの前記第1通電電極と固定電位の
点との間に結合されたキャパシタを含む負荷回路と、 入力端子を備え、信号が該入力端子に供給されることに
より、所定時刻に前記制御トランジスタをターン、オン
させると共に該所定時刻に後続する時刻に前記負荷回路
を付勢して前記キャバシタを充電する手段と、 を備える電圧レギュレータ装置。 14、前記差動増幅器がカレント・ミラーを含む請求項
13記載の電圧レギュレータ装置。 15、前記出力トランジスタがNチャネル電界効果トラ
ンジスタであり、前記制御トランジスタがPチャネル電
界効果トランジスタであり、該制御トランジスタの前記
第2通電電極が前記電圧源端子に接続されている請求項
14記載の電圧レギュレータ装置。 16、前記負荷回路がドライバ回路を含むものであり、
該ドライバ回路はその入力部が前記入力端子に結合され
、その出力部が前記キャパシタに接続されている請求項
15記載の電圧レギュレータ装置。 17、前記ドライバ回路が第1インバータと第2インバ
ータとを含むものであり、該第1インバータはその入力
部が前記入力端子に結合されていると共に出力部を有し
、前記第2インバータはその入力部が前記第1インバー
タの前記出力部に接続され且つその出力部が前記キャパ
シタに接続されている請求項16記載の電圧レギュレー
タ装置。 18、前記第2インバータが、Nチャネル電界効果トラ
ンジスタに直列に接続されたPチャネル電界効果トラン
ジスタを含むものであり、該第2インバータの該Pチャ
ネル電界効果トランジスタは前記キャパシタを前記出力
トランジスタの前記第1通電電極に結合する請求項17
記載の電圧レギュレータ装置。 19、前記手段が更に、 入力部が前記入力端子に接続されていると共に出力部を
有する単安定マルチバイブレータ回路と、 Nチャネル電界効果トランジスタに直列に接続されたP
チャネル電界効果トランジスタを含むインバータ段であ
って、該インバータ段の該Pチャネル電界効果トランジ
スタはその制御電極が接地されており、前記インバータ
段の前記Nチャネル電界効果トランジスタはその制御電
極が前記単安定マルチバイブレータの前記出力部に接続
されており、前記インバータ段の前記Pチャネル電界効
果トランジスタは前記電圧源端子を前記制御トランジス
タの前記制御電極に結合するように構成されている、イ
ンバータ段と、 を含む請求項18記載の電圧レギュレータ装置。 20、更に遅延回路を含んでおり、該遅延回路はその入
力部が前記入力端子に接続され、その出力部が前記ドラ
イバ回路の前記第1インバータの前記入力部に接続され
ている請求項19記載の電圧レギュレータ装置。 21、第1固定電位点及び第2固定電位点と、各々が制
御電極と第1及び第2の通電電極とを有する、第1Pチ
ャネル電界効果トランジスタ、第2Pチャネル電界効果
トランジスタ、第3Pチャネル電界効果トランジスタ、
第1Nチャネル電界効果トランジスタ、第2Nチャネル
電界効果トランジスタ、第3Nチャネル電界効果トラン
ジスタ、及び第4Nチャネル電界効果トランジスタであ
って、 前記第1Pチャネル電界効果トランジスタ、前記第1N
チャネル電界効果トランジスタ、及び前記第2Nチャネ
ル電界効果トランジスタは、前記第1固定電位点と前記
第2固定電位点間に直列に接続され、前記第1Nチャネ
ル電界効果トランジスタは前記第1Pチャネル電界効果
トランジスタと前記第2Nチャネル電界効果トランジス
タとの間に介装され、前記第1Pチャネル電界効果トラ
ンジスタは前記第1固定電位点に接続され、前記第2N
チャネル電界効果トランジスタは前記第2固定電位点に
接続されており、 前記第2Pチャネル電界効果トランジスタ は、前記第1固定電位点から、前記第1Nチャネル電界
効果トランジスタと前記第2Nチャネル電界効果トラン
ジスタとの共通接続点までの間で、前記第3Nチャネル
電界効果トランジスタに直列に接続されており、 前記第2Pチャネル電界効果トランジスタは前記第1固
定電位点に接続されており、 前記第1Pチャネル電界効果トランジスタと前記第2P
チャネル電界効果トランジスタとの双方の前記制御電極
は、該第1Pチャネル電界効果トランジスタと前記第1
Nチャネル電界効果トランジスタとの間の共通接続点に
接続されており、 前記第3Pチャネル電界効果トランジスタは前記第2P
チャネル電界効果トランジスタに並列に接続されており
、且つ、 前記第4Nチャネル電界効果トランジスタは前記第1固
定電位点と前記第3Nチャネル電界効果トランジスタの
前記制御電極との間に接続されており、該第4Nチャネ
ル電界効果トランジスタの前記制御電極は、前記第2P
チャネル電界効果トランジスタと前記第3Nチャネル電
界効果トランジスタとの間の共通接続点に接続されてい
る、 第1、第2、及び第3のPチャネル電界効果トランジス
タ及び第1、第2、第3、及び第4のNチャネル電界効
果トランジスタと、 前記第1Nチャネル電界効果トランジスタと前記第2N
チャネル電界効果トランジスタとの双方の制御電極に接
続された基準電位の点と、 前記第3Nチャネル電界効果トランジスタの前記制御電
極に接続された出力端子と、 前記第2固定電位点と前記出力端子との間に接続された
キャパシタを有する負荷回路と、入力端子を備え、信号
が該入力端子に供給されて前記負荷回路へ結合されるこ
とにより、所与の時刻に前記キャパシタを前記出力端子
へ結合する手段であって、前記第3Pチャネル電界効果
トランジスタの前記制御電極に結合され、該第3Pチャ
ネル電界効果トランジスタを前記所与の時刻に先立って
ターン・オンする手段と、 を備える電圧レギュレータ装置。 22、電源電圧を受給する第1手段と、 該電源電圧とは大きさが異なる一定電圧を受給する第2
手段と、 負荷と、 ゲート電極、前記第1手段に結合されたドレイン電極、
及び前記負荷に結合されたソース電極を有するトランジ
スタと、 前記第2手段と前記トランジスタの前記ゲート電極との
間に結合され、前記負荷の電圧を前記一定電圧に設定す
る第3手段と、 制御信号に応答して、前記一定電圧を前記負荷へ供給開
始すべきときにターン・オン・パルスを発生する第4手
段とを備え、 該第4手段が前記ターン・オン・パルスを前記トランジ
スタの前記ゲート電極へ供給することにより、該ターン
・オン・パルスの持続期間中に前記負荷が前記電源電圧
によって充電されるようにし、それによって、前記トラ
ンジスタが前記第4手段に制御されて、前記ターン・オ
ン・パルスの持続期間中に前記負荷を充電すると共に、
前記トランジスタが前記第2手段に制御されて、定常状
態期間中は前記負荷の該電圧を前記一定電圧にクランプ
する電圧レギュレータ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US454097 | 1989-12-20 | ||
US07/454,097 US4952863A (en) | 1989-12-20 | 1989-12-20 | Voltage regulator with power boost system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03196208A true JPH03196208A (ja) | 1991-08-27 |
JPH0830994B2 JPH0830994B2 (ja) | 1996-03-27 |
Family
ID=23803294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2313800A Expired - Lifetime JPH0830994B2 (ja) | 1989-12-20 | 1990-11-19 | パワー・ブースト・システムを備えた電圧レギュレータ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4952863A (ja) |
EP (1) | EP0433724B1 (ja) |
JP (1) | JPH0830994B2 (ja) |
DE (1) | DE69024929T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198845A (ja) * | 2010-03-17 | 2011-10-06 | Fujitsu Ltd | 半導体回路装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2689708B2 (ja) * | 1990-09-18 | 1997-12-10 | 日本モトローラ株式会社 | バイアス電流制御回路 |
JPH07105682A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | ダイナミックメモリ装置 |
US5814980A (en) * | 1996-09-03 | 1998-09-29 | International Business Machines Corporation | Wide range voltage regulator |
US5998981A (en) * | 1997-06-03 | 1999-12-07 | International Business Machines Corporation | Weak inversion NMOS regulator with boosted gate |
JPH11224131A (ja) * | 1998-02-04 | 1999-08-17 | Seiko Instruments Inc | ボルテージ・レギュレータ |
US5889395A (en) * | 1998-03-27 | 1999-03-30 | International Business Machine Corporation | Integrated low voltage regulator for high capacitive loads |
US6191628B1 (en) * | 1999-01-04 | 2001-02-20 | International Business Machines Corporation | Circuit for controlling the slew rate of a digital signal |
US6556034B1 (en) | 2000-11-22 | 2003-04-29 | Teradyne, Inc. | High speed and high accuracy DUT power supply with active boost circuitry |
US6542385B1 (en) | 2000-11-22 | 2003-04-01 | Teradyne, Inc. | DUT power supply having improved switching DC-DC converter |
US6448748B1 (en) | 2001-03-01 | 2002-09-10 | Teradyne, Inc. | High current and high accuracy linear amplifier |
US6693478B1 (en) * | 2002-08-09 | 2004-02-17 | Texas Instruments Incorporated | System and method for implementing soft power up |
WO2009027220A1 (en) * | 2007-08-30 | 2009-03-05 | International Business Machines Corporation | Linear voltage regulator |
JP5458825B2 (ja) * | 2009-07-10 | 2014-04-02 | 富士通株式会社 | 電圧レギュレータ回路 |
US20110199039A1 (en) * | 2010-02-17 | 2011-08-18 | Lansberry Geoffrey B | Fractional boost system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5522875U (ja) * | 1978-08-02 | 1980-02-14 | ||
JPS6465610A (en) * | 1987-09-07 | 1989-03-10 | Nec Corp | Power supply circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3437912A (en) * | 1966-12-30 | 1969-04-08 | Gen Precision Inc | Constant potential power supply |
US4185211A (en) * | 1978-01-09 | 1980-01-22 | Rca Corporation | Electrical circuits |
US4176387A (en) * | 1978-02-27 | 1979-11-27 | The Bendix Corporation | Inductive drive circuit for setting three different levels of load current including a downshift delay |
US4431927A (en) * | 1981-04-22 | 1984-02-14 | Inmos Corporation | MOS Capacitive bootstrapping trigger circuit for a clock generator |
JPS59218042A (ja) * | 1983-05-26 | 1984-12-08 | Toshiba Corp | 半導体集積回路 |
US4574232A (en) * | 1983-10-21 | 1986-03-04 | Motorola, Inc. | Rapid turn-on voltage regulator |
US4774691A (en) * | 1985-11-13 | 1988-09-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
JPS62248015A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | 安定化定電圧回路 |
JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
DE3740840A1 (de) * | 1987-11-27 | 1989-06-08 | Schering Ag | 2,2-difluorcyclopropylethanderivate, verfahren zu ihrer herstellung und ihre verwendung als schaedlingsbekaempfungsmittel |
JPH048015A (ja) * | 1990-04-26 | 1992-01-13 | Mitsubishi Electric Corp | カウンタ回路 |
JPH07308A (ja) * | 1993-06-15 | 1995-01-06 | Sekisui Chem Co Ltd | シャワータワー |
-
1989
- 1989-12-20 US US07/454,097 patent/US4952863A/en not_active Expired - Fee Related
-
1990
- 1990-11-19 JP JP2313800A patent/JPH0830994B2/ja not_active Expired - Lifetime
- 1990-11-29 DE DE69024929T patent/DE69024929T2/de not_active Expired - Fee Related
- 1990-11-29 EP EP90122792A patent/EP0433724B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5522875U (ja) * | 1978-08-02 | 1980-02-14 | ||
JPS6465610A (en) * | 1987-09-07 | 1989-03-10 | Nec Corp | Power supply circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198845A (ja) * | 2010-03-17 | 2011-10-06 | Fujitsu Ltd | 半導体回路装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0433724A2 (en) | 1991-06-26 |
DE69024929D1 (de) | 1996-02-29 |
EP0433724A3 (en) | 1992-04-01 |
EP0433724B1 (en) | 1996-01-17 |
US4952863A (en) | 1990-08-28 |
DE69024929T2 (de) | 1996-08-08 |
JPH0830994B2 (ja) | 1996-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5280455A (en) | Voltage supply circuit for use in an integrated circuit | |
EP0596228B1 (en) | Oscillatorless substrate bias generator | |
EP0254212B1 (en) | Mos semiconductor circuit | |
US4812679A (en) | Power-on reset circuit | |
JPH03196208A (ja) | パワー・ブースト・システムを備えた電圧レギュレータ装置 | |
JP3123463B2 (ja) | レベル変換回路 | |
JPS61112426A (ja) | Cmos駆動回路 | |
US7030684B2 (en) | High voltage switch circuit of semiconductor device | |
US7088151B1 (en) | High voltage gate driver using a low voltage multi-level current pulse translator | |
US6191624B1 (en) | Voltage comparator | |
JPH05114291A (ja) | 基準電圧発生回路 | |
US6229290B1 (en) | Voltage regulating circuit with a clamp up circuit and a clamp down circuit operating in tandem | |
JP4290554B2 (ja) | 改良された制御回路を備える出力ドライバ | |
EP0651311A2 (en) | Self-exciting constant current circuit | |
JPH08307240A (ja) | 低電源電圧半導体装置の入力バッファー | |
JP3003404B2 (ja) | 電源選択回路 | |
JPH0430207B2 (ja) | ||
JP2601978B2 (ja) | Ttl入力信号レベルを変換するためのcmosレシーバ回路 | |
KR100316982B1 (ko) | 2개의 n-채널 mos 트랜지스터로 구성된 푸시풀형 출력회로를 갖는 반도체 메모리 장치 | |
JP3224712B2 (ja) | 論理&レベル変換回路及び半導体装置 | |
EP0343872A2 (en) | CMOS power-on reset circuit | |
US6667609B2 (en) | Current generating device with reduced switching time from an energy saving mode | |
US20030214349A1 (en) | Boost circuit | |
JP2734009B2 (ja) | 電圧変換回路 | |
JP3145753B2 (ja) | 中間電位発生回路 |