DE69015421T2

DE69015421T2 - System zur Wiedergewinnung der Abtastfrequenz.

Info

Publication number: DE69015421T2
Application number: DE69015421T
Authority: DE
Inventors: Tetsuo Ishiwata; Hiroshi Tanaka; Eiji Yamauchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-04-28
Filing date: 1990-04-24
Publication date: 1995-08-10
Anticipated expiration: 2010-04-25
Also published as: US5142420A; EP0395347B1; EP0395347A2; EP0395347A3; DE69015421D1

Description

Die vorliegende Erfindung betrifft ein Phasenregelkreissystem zum Übertragen eines digitalen Audiosignals synchron mit einem Videosignal und zur anschließenden Wiedergewinnung der Abtastfrequenz des digitalen Audiosignals.

Beschreibung des Standes der Technik

Bei der Aufnahme eines digitalen Audiosignals durch einen Schrägspur-VTR erfordert die Konfiguration des VTR-Servosystems synchron mit dem vertikalen Synchronisierungssignal des Videosignals allgemein, daß das digitale Audiosignal eine Abtastfrequenz von 31,968 kHz, 44,056 kHz oder 47,952 kHz synchron mit dem vertikalen Synchronisierungssignal (60/1,001 Hz für das NTSC-System) des Videosignals hat.
Wenn ein digitales Audiosignal von einer digitalen Schnittstelle durch den Schrägspur-VTR in dieser Konfiguration aufgezeichnet wird, es ist für das übertragende Ende des digitalen Audiosignals erforderlich, den Synchronisierungstakt von dem VTR zu erhalten und ein digitales Audiosignal synchron mit diesem zu senden.
Die Aufnahme ist daher von einem digitalen Audiobandrekorder, der ausschließlich für Audiozwecke verwendet wird und dem ein externer Sychronisierungseingang oder eine mit einer bestimmten Abtastfrequenz (z. B. 32 kHz, 44,1 kHz oder 48 kHz) betriebene digitale Audioeinheit fehlt, unmöglich.
Es wurde ein digitales Signalverarbeitungssystem zur Synchronisierung eines digitalen Audiosignals einer Abtastfrequenz Fs mit einer vertikalen Synchronisierungsfrequenz Fv eines Videosignals vorgeschlagen, das mit der Frequenz Fs nicht synchron ist, und zur Aufzeichnung/Wiedergabe desselben zusammen mit einem Videosignal auf einem Schrägspur-VTR (JP-A-61-233472, JP-A-62-162280, JP-A-63-29377).
Dieses System zeichnet ein digitales Audiosignal in einer Vielzahl von Abschnitten mit der Zahl [Fs/Fv] + A oder [Fs/Fv] - B für jede Kopfschaltperiode auf. Das auf diese Weise aufgezeichnete digitale Audiosignal wird auf eine durchschnittliche Ausgangsabtastrate Fs gesteuert. Wenn beispielsweise Fs = 48 kHz, Fv = 60/1,001 Hz, A = 10 und B = 8, wird das digitale Audiosignal mit der Zahl 810 oder 792 für die Kopfschaltperiode aufgezeichnet, indem es auf 800,8 im Durchschnitt gesteuert wird. In der Kopfschaltperiode zur Aufzeichnung von 792 digitalen Audiosignalen werden 18 Blindsignale zusammen mit diesen aufgenommen, um die Ausgabegeschwindigkeit der Ausgabe von 810 Ausgangssignalen der Kopfschaltperiode anzugleichen. Auch wird dann, wenn 810 oder 792 Daten in der Kopfschaltperiode erzeugt werden, ein Diskriminiersignal zur Diskriminierung der Anzahl der während der Kopfschaltperiode aufgezeichneten digitalen Audiosignale aufgezeichnet.
Fig. 1 zeigt ein herkömmliches (System). Bezugszeichen 501 bezeichnet einen Eingangsanschluß für ein digitales Audiosignal, Bezugszeichen 502 eine Zeitachsenumwandlungsschaltung, Bezugszeichen 503 eine Codierschaltung, Bezugszeichen 504 eine Formatsteuerschaltung, Bezugszeichen 505 eine Modulationsschaltung, Bezugszeichen 506 einen Aufnahmeverstärker, Bezugszeichen 507 ein Paar von Magnetköpfen, die an einem Drehzylinder angebracht sind, Bezugszeichen 508 eine Wiedergabeverstärker, Bezugszeichen 509 eine Demodulationsschaltung, Bezugszeichen 510 eine Umkehr-Formatsteuerschaltung, Bezugszeichen 511 eine Decodierschaltung, Bezugszeichen 512 eine Umkehr-Zeitachsenumwandlungsschaltung, Bezugszeichen 513 einen digitalen Audiosignalausgangsanschluß, Bezugszeichen 515 einen Schalter und Bezugszeichen 516 einen Schaltsignalgenerator (HSW-Generator).
Die Betrieb eines herkömmlichen digitalen Signalsystems wird unter Bezug auf Fig. 1 erläutert.
Zunächst erzeugt im Aufnahmemodus der HSW-Generator 516 ein Taktsignal mit 30/1,001 Hz (HSW-Pulse) synchron mit dem vertikalen Synchronisierungssignal des Videosignals. Das digitale Audiosignal wird durch den Eingangsanschluß 501 an die Zeitachsenumwandlungsschaltung 502 angelegt. Die Zeitachsenumwandlungsschaltung 502 erzeugt das digitale Audiosignal, geteilt in eine Vielzahl von Abschnitten mit der Zahl [Fs/Fv] + A oder [Fs/Fv] - B für jede Kopfschaltperiode (vertikale Synchronisierungsperiode des Videosignals) unter Bezug auf den HSW-Puls. Das erzeugte digitale Audiosignal wird auf eine durchschnittliche Zahl Fs/Fv für jede Kopfschaltperiode gesteuert. Wenn beispielsweise Fs = 48 kHz, Fv = 60/1,001 Hz, A = 10 und B = 8, wird das digitale Audiosignal auf eine Zahl von 810 oder 792 für eine Kopfschaltperiode gesteuert. Wenn in einer Kopfschaltperiode 792 digitale Audiosignale erzeugt werden, werden 18 Blinddaten zur selben Zeit erzeugt, um die 810 Ausgangssignale der Kopfschaltperiode der Ausgaberate anzupassen. Zum Zeitpunkt der Erzeugung von digitalen Audiosignalen der Zahl 810 oder 792 in einer Kopfschaltperiode wird ein Diskriminiersignal zur Unterscheidung der Anzahl der digitalen Audiosignale erzeugt, die während der Kopfschaltperiode erzeugt wurden. Die Codierschaltung 503 empfängt ein Ausgangssignal der Zeitachsenumwandlungsschaltung 502 und fügt zu diesem eine vorbestimmte Datenverschachtelung und redundante Fehlerkorrekturdaten hinzu. Der Formatsteuerschaltung 504 werden Ausgangsdaten von der Codierschaltung 503 zugeführt und diese fügt zu diesen ein Vorsatzwort, das ein Synchronisierungssignal, einen ID-Code, eine Blockadresse etc. für jeden vorbestimmten Datenblock einschließt, hinzu. Diese Schaltung 504 wird ebenfalls mit dem Diskriminiersignal versorgt und fügt dieses zu dem Vorsatzwort hinzu. Die Modulationsschaltung 505 wird mit einem Ausgangssignal von der Formatsteuerschaltung 504 versorgt und nachdem sie dieses einer vorbestimmten Datenmodulation unterzogen hat, wird es auf dem Magnetband durch den Aufnahmeverstärker 506 und den Magnetkopf 507 aufgezeichnet.
Im Wiedergabemodus andererseits wird das Wiedergabeausgangssignal der Formatsteuerschaltung 504 durch den Magnetkopf 507, den Wiedergabeverstärker 508 und die Demodulationsschaltung 509 erzeugt und an die Umkehr-Formatsteuerschaltung 510 angelegt. Die Umkehr-Formatsteuerschaltung 510 erfaßt das Vorsatzwort und erzeugt ein Zeittaktsignal für den vorbestimmten Datenblock. Ferner gewinnt die Schaltung 510 das Diskriminiersignal zur Unterscheidung der Zahl von digitalen Audiosignalen wieder, die während der Kopfschaltperiode erzeugt wurden, indem sie das Diskriminiersignal in dem Vorsatzwort erfaßt. Die Decodierschaltung 511 bewirkt den Entschachtelungsvorgang in Umkehrung zu dem Verschachtelungsvorgang, der in der Codierschaltung 503 bewirkt wurde, oder einen Fehlerkorrektur-Decodiervorgang, und erzeugt digitale Audiosignale mit der Zahl 810 oder 792 für jede Kopfschaltperiode. Der Umkehr-Zeitachsenumwandlungsschaltung 512 werden das Diskriminiersignal und das Ausgangssignal der Decodierschaltung 511, das in Form von digitalen Audiosignalen mit der Zahl 810 oder 792 für jede Kopfschaltperiode erzeugt wurde, zugeführt, und sie erzeugt ein digitales Audiosignal mit einer Abtastfrequenz von 48 kHz.
Bei diesem herkömmlichen Verfahren werden digitale Audiosignale mit der Zahl 810 oder 792 mit der Zahl 800,8 im Durchschnitt für jede Kopfschaltperiode erzeugt und in einem Speicher gespeichert, um dort durch ein Taktsignal Fs = 48 kHz im Wiedergabemodus gelesen zu werden. Bisher wurde noch kein Verfahren zur Erzeugung des Zeittaktsignals Fs = 48 kHz, das für diesen Vorgang erforderlich ist, vorgeschlagen.
Die US-A-4780759 beschreibt ein Abtastsystem für ein Videosignalaufzeichnungsgerät, das auf einem Phasenregelkreis basiert, welcher eine Phasenvergleichseinrichtung, ein Regelkreisfilter, einen spannungsgesteuerten Oszillator und eine Teilschaltung enthält. Die Phasenvergleichseinrichtung vergleicht die Phase einer Rückkopplung von der Teilschaltung mit Synchronisationssignalen, um ein Steuersignal zum Halten des Ausgangssignals des spannungsgesteuerten Oszillators auf einer mit einem Synchronisierungssignal synchronisierten Frequenz zu erzeugen.
Gemäß der vorliegenden Erfindung wird ein Abtastfrequenzwiedergewinnungssystem geschaffen, das ein Bezugssignal und ein Diskriminiersignal empfangen und ein Taktsignal abgeben kann, welches System umfaßt:
eine Frequenzteileinrichtung, die zum Empfangen des Diskriminiersignals und des Taktsignals sowie zum Erzeugen eines Koinzidenzsignals durch Teilen der Frequenz des Taktsignals durch eine vorbestimmte Zahl ausgelegt ist;
eine Phasenvergleichseinrichtung, an die ein Bezugssignal und das Koinzidenzsignal gegeben werden und die dazu ausgelegt ist, ein Phasenfehlersignal zu erzeugen, das die Phasendifferenz zwischen dem Bezugssignal und dem Koinzidenzsignal darstellt;
eine Bandbegrenzungseinrichtung zum Erzeugen eines Überwachungssignals durch Begrenzen des Phasenfehlersignals auf ein vorbestimmtes Frequenzband; und
eine spannungsgesteuerte Oszillatoreinrichtung, die dazu ausgelegt ist, das Überwachungssignal zu empfangen und das Taktsignal mit einer Oszillationsfrequenz abzugeben, die einem Spannungspegel des Überwachungssignals entspricht, dadurch gekennzeichnet, daß
die Frequenzteileinrichtung umfaßt:
eine Wähleinrichtung, die dazu ausgelegt ist, das Diskriminiersignal zu empfangen und ein Teilsignal abzugeben, das für eine dem Diskriminiersignal entsprechende vorbestimmte Teilzahl steht; und
eine Zwischenspeichereinrichtung, die dazu ausgelegt ist, das Teilsignal zu empfangen und zwischenzuspeichern und die Teilzahl bei dem Timing des Taktsignals abzugeben, wobei die Frequenzteileinrichtung die Frequenz des Taktsignals durch die Teilzahl teilt, um das Teilsignal entsprechend einem Wert des Diskriminiersignals abzugeben.
Die vorstehend aufgeführte Konfiguration hat folgende Merkmale:
(1) Die Abtastfrequenz Fs eines digitalen Audiosignals kann aus dem vertikalen Synchronisierungssignal eines Videosignals oder einem Kopfschaltsignal erzeugt werden, das keine Beziehung in integralem Verhältnis mit Fs hat; und
(2) die Abtastfrequenz Fs mit einer gedämpften Synchronisationsstörung kann durch Verzögern des Taktsignals um eine Periode 1/N der vertikalen Synchronisierungsperiode und Verändern des Ausmaßes der Verzögerung gemäß dem Wert eines Diskriminiersignals erzeugt werden.
Die Erfindung wird nachfolgend nur als Beispiel unter besonderer Bezugnahme auf die beiliegenden Zeichnungen beschrieben. In den Zeichnungen:
Fig. 1 ist ein Blockdiagramm, das ein herkömmliches digitales Signalverarbeitungssystem zeigt.
Fig. 2 ist ein Blockdiagramm, das eine Konfiguration eines Abtastfrequenzwiedergewinnungssystems gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 3A und Fig. 3B sind ein Zeitablaufdiagramm, das die Signalwellenformen dieses Systems zeigt, wobei Fig. 3A dem Abschnitt der linken Hälfte des Zeitablaufdiagramms und Fig. 3B dem Abschnitt der rechten Hälfte desselben entspricht.
Fig. 4 ist ein Blockdiagramm, das eine allgemeine Konfiguration eines Abtastfrequenzwiedergewinnungssystems gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 5 ist ein Blockdiagramm, das eine Konfiguration eines Abtastfrequenzwiedergewinnungssystems gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 6A und Fig. 6B sind der Abschnitt der linken Hälfte bzw. der Abschnitt der rechten Hälfte eines einzelnen Zeitablaufdiagramms, welches Signalwellenformen dieses Systems zeigt.
Fig. 7 ist ein Blockdiagramm, das eine allgemeine Konfiguration eines Abtastfrequenzwiedergewinnungssystems gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 8 ist ein Blockdiagramm, das eine Wähleinrichtung zeigt, die für ein Abtastfrequenzwiedergewinnungssystem gemäß vorliegender Erfindung verwendet wird.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Ein Abtastfrequenzwiedergewinnungssystem gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezug auf die beiliegenden Zeichnungen erläutert.
Fig. 2 ist ein Blockdiagramm, das ein Abtastfrequenzwiedergewinnungssystem 100 gemäß einer ersten Ausführungsform der vorliegenden Erfindung entsprechend einer Umkehr-Zeitachsenumwandlungsschaltung eines herkömmlichen digitalen Signalverarbeitungssystems zeigt. Fig. 3A und 3B sind ein Diagramm, das ein Timing der Signalverarbeitung in der in Fig. 2 dargestellten Ausführungsform zeigt, wobei Fig. 3A die linke Hälfte und Fig. 3B die rechte Hälfte des Diagramms zeigt, und Fig. 4 zeigt eine vereinfachte Konfiguration eines Abtastfrequenzwiedergewinnungssystems gemäß der ersten Ausführungsform, die in Fig. 2 dargestellt ist. In Fig. 2, 3A, 3B und 4 bezeichnet Bezugszeichen a einen Kopfschaltpuls (HSW-Puls), der dazu ausgelegt ist, für jede vertikale Synchronisierungsperiode eines Videosignals umgekehrt zu werden, und Bezugszeichen b ein digitales Audiosignal der Abtastfrequenz Fs, das mit der Zahl [Fs/Fv] + An oder [Fs/Fv] - Bn (n: gegebener Wert von 0 bis k; n, k, An, Bn: vorbestimmte ganze Zahl; [ ] bezeichnen eine ganze Zahl) für jede vertikale Synchronisierungsperiode des Videosignals übertragen wird, während es in der durchschnittlichen Übertragungsrate auf Fs gesteuert wird. Bezugszeichen c bezeichnet ein Schreibtaktsignal synchron mit dem digitalen Audiosignal b, und Bezugszeichen d ein Diskriminiersignal zur Unterscheidung der Zahl des digitalen Audiosignals b, das für jede vertikale Synchronisierungsperiode übertragen wird. Bezugszeichen 101 bezeichnet einen Speicher zum Schreiben des an diesen bei dem Timing des Schreibtaktsignals c angelegten digitalen Audiosignals b und Lesen desselben Signals bei dem Timing eines Lesetaktsignals n, das von einem VCO 108 erzeugt wird, Bezugszeichen 102 eine Wähleinrichtung, der das Diskriminiersignal d zur Erzeugung eines Wertes e zugeführt wird, der dem Zahlenwert des digitalen Audiosignals, der für jede vertikale Synchronisierungsperiode entsprechend dem Diskriminiersignal d übertragen wird, entspricht, Bezugszeichen 103 eine Zwischenspeicherschaltung zum Zwischenspeichern des Ausgangssignals der Wähleinrichtung durch ein Koinzidendenzerfassungsausgangssignal g einer weiter unten beschriebenen Vergleichseinrichtung 104, Bezugszeichen 104 eine Vergleichseinrichtung zum Vergleichen eines Wertes h, der von der Zwischenspeicherschaltung 103 erzeugt wird, mit dem Wert f, der von einer später beschriebenen Zähleinrichtung 105 erzeugt wird, und zum Erzeugen eines Koinzidenzerfassungsausgangssignals, wenn die beiden Eingangssignale miteinander übereinstimmen, Bezugszeichen 105 eine Zähleinrichtung zum Zählen des von einem später beschriebenen VCO 108 erzeugten Schreibtaktsignals n, die durch das Koinzidenzerfassungsausgangssignal g, das von der Vergleichseinrichtung 104 erzeugt wird, gelöscht wird, Bezugszeichen 106 eine Phasenvergleichseinrichtung zum Vergleichen eines Ausgangssignals i eines Flip-Flop 110, der weiter unten beschrieben wird, mit der Phase des HSW-Pulses a und Erzeugen einer Phasenfehlerspannung j, Bezugszeichen 107 ein Tiefpassfilter, dem die Phasenfehlerspannung j zur Erzeugung derselben Spannung, begrenzt auf ein vorbestimmtes Band, zugeführt wird, Bezugszeichen 108 einen spannungsgesteuerten Oszillator (VCO), dem das Ausgangssignal des Tiefpassfilters 107 als eine Steuerspannung zur Erzeugung eines Taktsignals mit einer vorbestimmten Frequenz zugeführt wird, Bezugszeichen 110 einen Flip-Flop, dem das Koinzidenzerfassungausgangssignal g zum Umkehren des Ausgangssignals i jedes Mal dann, wenn das Koinzidenzerfassungsausgangssignal g an diesen angelegt wird, zugeführt wird, und Bezugszeichen 111 eine Rückstellschaltung. Bezugszeichen m bezeichnet ein digitales Audiosignal, das aus dem Speicher 111 erzeugt wird, Bezugszeichen n ein Lesetaktsignal, das von dem VCO 108 erzeugt wird, Bezugszeichen k ein Phasenvergleichsfenster, l&sub0; einen Ausgangspunkt, Bezugszeichen r ein Rückstellausgangssignal, Bezugszeichen 601 eine Frequenzteilschaltung, die die Wähleinrichtung 102, die Zwischenspeicherschaltung 103, die Vergleichseinrichtung 104, die Zähleinrichtung 105 und den Flip- Flop 110 in Fig. 2 einschließt.
Der Betrieb des Abtastfrequenzwiedergewinnungssystems mit vorstehend beschriebener Konfiguration wird unter Bezug auf Fig. 2, 3A, 3B und 4 erläutert.
Zunächst wird ein digitales Audiosignal der Frequenz Fs mit der Zahl [Fs/Fv] + An oder [Fs/Fv] - Bn (n: 0 bis k; n, k, An, Bn: vorbestimmte ganze Zahlen; [ ] bezeichnen eine ganze Zahl) für jede vertikale Synchronisierungsperiode des Videosignals der vertikalen Synchronisierungsfrequenz Fv übertragen und auf Fs in der durchschnittlichen Übertragungsrate gesteuert. Das digitale Audiosignal b wird an einen Speicher 101 bei einem Timing des Schreibtaktsignals c synchron mit dem digitalen Audiosignal b angelegt. Wenn beispielsweise Fs = 48 kHz und Fv = 30/1,00 Hz, ist [Fs/Fv] = 800. Wenn n = 0, A0 = 10 und B0 = 8, ist die Zahl der digitalen Audiosignale, die für jede vertikale Synchronisierungsperiode übertragen werden, 810 oder 792. Das Diskriminiersignal d wird an die Wähleinrichtung 102 als ein Signal mit hohem Pegel (im folgenden als "H" abgekürzt) für die Zahl 810 des digitalen Audiosignals, das für jede vertikale Synchronisierungsperiode übertragen wird, und als ein Signal mit niedrigen Pegel (im folgenden als "L" abgekürzt) für die Zahl 792 der digitalen Audiosignale angelegt. Die Wähleinrichtung 102 erzeugt einen Wert e als 800 für das Diskriminiersignal d des Pegels H und als 791 für das Signal d des Pegels L. Zum Zeitpunkt der Erregung der Abtastfrequenzwiedergewinnungssystems erzeugt die Rückstellschaltung 111 ein Rückstellausgangssignal r an einem Ausgangspunkt l&sub0; zu einer vorbestimmten Zeit nach der nacheilenden Flanke des HSW-Pulses a. Das Rückstellausgangssignal r löscht die Zähleinrichtung 105 und die Zwischenspeicherschaltung 103 speichert den Wert e der Wähleinrichtung 102, der an diese angelegt wird, zwischen, und ein L-Signal wird an dem Ausgang i des Flip-Flop 110 erzeugt. Das Ausgangssignal f der Zähleinrichtung 105, das Ausgangssignal h der Zwischenspeicherschaltung 103 und das Ausgangssignal des Flip-Flop 110 am Startpunkt l&sub0; sind als f, h bzw. i in Fig. 3A gezeigt.
Die Zähleinrichtung 105 beginnt vom Startpunkt l&sub0; das Lesetaktsignal n zu zählen, das von dem VCO 108 vom Startpunkt l&sub0; erzeugt wird, und der Zählwert f desselben wird erzeugt. Der Vergleichseinrichtung 104 werden der Zählwert f und das Ausgangssignal h der Zwischenspeicherschaltung 103 zugeführt, und wenn die beiden Eingangssignale miteinander übereinstimmen, erzeugt sie ein Koinzidenzerfassungsausgangssignal g. Ein Beispiel des Koinizidenzerfassungsausgangssignals g ist bei g in Fig. 3A und Fig. 3B dargestellt.
Zu den Zeitpunkten l&sub1;, l&sub2;, l&sub3;... des Fallens des Koinzidenzerfassungsausgangssignals g wird die Zähleinrichtung 105 rückgestellt und die Zwischenspeicherschaltung 103 speichert den Ausgangswert e der Wähleinrichtung 102 zwischen, wodurch ein Ausgangssignal h erzeugt wird. Der Flip-Flop 110 invertiert das Ausgangssignal i des Flip-Flop 110. Dieser Betriebsablauf wird wiederholt. Das resultierende Zähleinrichtungsausgangssignal f, das Koinzidenzerfassungausgangssignal g, das Speicherausgangssignal h und das Ausgangssignal i des Flip-Flop 110 sind in Fig. 3A und 3B dargestellt.
Der Phasenvergleichseinrichtung 106 werden das Ausgangssignal i des Flip-Flop 110 und der HSW-Puls a zugeführt und sie erzeugt das Phasenvergleichsausgangssignal j. Das Phasenvergleichsausgangssignal j kann eine exklusive logische Summe des Ausgangssignals i des Flip-Flop 110 und des HSW-Pulses a sein. Ein Beispiel des Phasenvergleichsausgangssignals j ist Fig. 3A und 3B dargestellt.
Dem Tiefpassfilter 107 wird das Phasenvergleichsausgangssignal j zugeführt, und er erzeugt ein Signal, dessen Band wie vorbestimmt begrenzt ist. Der VCO 108 erzeugt ein Lesetaktsignal n der Frequenz Fs, wenn die Ausgangsspannung des Tiefpassfilters 107 einen Mittelwert annimmt. Wenn die Ausgangsspannung des Tiefpassfilters 107, die an den VCO 108 angelegt wird, zunimmt, steigt die Frequenz des erzeugten Taktsignals ebenfalls an und umgekehrt.
Der Phasenregelkreis, der die Phasenvergleichseinrichtung 106, das Tiefpassfilter 107, den VCO 108, die Zähleinrichtung 105, die Vergleichseinrichtung 104 und den Flip-Flop 110 enthält, wirkt dergestalt, daß dann, wenn die Phase des Ausgangssignals i des Flip-Flop 110 gegenüber dem HSW-Puls verzögert ist, die H-Pegelperiode des Phasenvergleichsausgangssignals der Phasenvergleichseinrichtung 106 zunimmt. Die Frequenz des Lesetaktsignals n des Ausgangssignals des VCO 108 nimmt somit zu, der Betrieb der Zähleinrichtung wird beschleunigt, das nächste Koinzidenzerfasssungausgangssignal g wird früher erzeugt und das Ausgangssignal des Flip-Flop 110 wird in einem gegenüber dem vorherigen Zeitpunkt vorgestellten Zustand invertiert. Wenn die Phase des Ausgangssignals i des Flip-Flop 110 gegenüber der des HSW-Pulses H voreilt, nimmt im Gegensatz dazu die L-Pegelperiode des Phasenvergleichsausgangssignals der Phasenvergleichseinrichtung 106 zu. Die Frequenz des Lesetaktsignals n des Ausgangssignals des VCO 108 nimmt ab, der Betrieb der Zähleinrichtung wird verzögert, das nächste Koinzidenzerfassungsausgangssignal g wird später erzeugt und das Ausgangssignal des Flip-Flop 110 wird in einem gegenüber dem vorherigen Zeitpunkt verzögerten Zustand invertiert. Auf dieses Weise regelt der Phasenregelkreis den HSW-Puls a und das Ausgangssignal des Flip-Flop 110 in einer vorbestimmten Phase.
Wenn das Koinzidenzerfassungssignal g während der L-Periode des Phasenvergleichsfensters k erzeugt wird, das aus dem HSW- Puls in der Rückstellschaltung 111 erzeugt wird, wird entschieden, daß die Phase des HSW-Pulses a beträchtlich gegenüber derjenigen des Ausgangssignals i des Flip-Flop 110 verschoben ist, und der Betrieb am Startpunkt l&sub0; wird wiederhergestellt.
Wie vorstehend beschrieben ist es gemäß einer ersten Ausführungsform der vorliegenden Erfindung möglich, das Lesetaktsignal der Frequenz Fs von dem Ausgangssignal des VCO 108 abzunehmen, indem der Zählwert der Zähleinrichtung 105 mittels der Wähleinrichtung 102 geschaltet wird. Wenn die Bandbegrenzungsfrequenz des Tiefpassfilters 107 und die Proportion der Frequenzveränderungen des Ausgangstaktsignals gegen die Eingangsspannungsschwankungen des VCO 108 in geeigneter Weise eingestellt werden, kann das Lesetaktsignal n mit der stabilen Frequenz Fs mit geringen Synchronisationsstörungskomponenten erhalten werden.
Ein Abtastfrequenzwiedergewinnungssystem gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird unter Bezug auf die beiliegenden Zeichnungen erläutert.
Fig. 5 ist ein Diagramm, das ein Abtastfrequenzwiedergewinnungssystem gemäß einer zweiten Ausführungsform der vorliegenden Erfindung entsprechend der Umkehr-Zeitachsenumwandlungsschaltung 512 eines herkömmlichen digitalen Signalverarbeitungssystems zeigt. Fig. 6A und 6B sind ein Diagramm, das ein Timing der Signalverarbeitung in Fig. 5 zeigt. Fig. 7 zeigt eine vereinfachte Konfiguration eines Abtastfrequenzwiedergewinnungssystems 100 gemäß der zweiten Ausführungsform der vorliegenden Erfindung in Fig. 5. In Fig. 6A und 6B bezeichnet Bezugszeichen a einen Kopfschaltpuls (HSW- Puls), der für jede vertikale Synchronisierungsperiode eines Videosignals umgekehrt wird, und Bezugszeichen b ein digitales Audiosignal der Abtastfrequenz Fs, das mit der Zahl [Fs/Fv] + An oder [Fs/Fv] - Bn (n: 0 bis k; n, k, An, Bn: vorbestimmte ganze Zahl; [ ] bezeichnen eine ganze Zahl) für jede vertikale Synchronisierungsperiode des Videosignals der vertikalen Synchronisierungsfrequenz Fv übertragen wird und auf Fs in der durchschnittlichen Übertragungsrate gesteuert wird. Bezugszeichen c bezeichnet ein Schreibtaktsignal synchron mit dem digitalen Audiosignal b, und Bezugszeichen d ein Diskriminiersignal zur Unterscheidung der Zahl des digitalen Audiosignals b, das für jede vertikale Synchronisierungsperiode übertragen wird. Bezugszeichen 101 bezeichnet einen Speicher, dem das digitale Audiosignal b zum Schreiben bei dem Timing des Schreibtaktsignals und zum Lesen bei dem Timing des Lesetaktsignals n zugeführt wird, das von dem weiter unten beschriebenen VCO 108 erzeugt wird. Bezugszeichen 102 bezeichnet eine Wähleinrichtung, der das Diskriminiersignal d zur Erzeugung eines Wertes e zugeführt wird, der der Zahl des digitalen Audiosignals entspricht, das für jede vertikale Synchronisierungsperiode entsprechend dem Diskriminiersignal übertragen wird, Bezugszeichen 103 eine Zwischenspeicherschaltung zum Zwischenspeichern des Ausgangssignals e der Wähleinrichtung durch das Koinzidenzerfassungsausgangssignal g der Vergleichseinrichtung 104, die weiter unten beschrieben wird, Bezugszeichen 104 eine Vergleichseinrichtung zum Vergleichen des Wertes h, der von der Zwischenspeicherschaltung 103 erzeugt wird, mit dem Wert f, der von der Zähleinrichtung 105 erzeugt wird, und Erzeugen eines Koinzidenzerfassungausgangssignals g, wenn die beiden Eingangssignale miteinander übereinstimmen, Bezugszeichen 105 eine Zähleinrichtung zum Zählen des Schreibtaktsignals n, das von dem VCO 108, der weiter unten beschrieben wird, erzeugt wird, welches durch das Koinzidenzerfassungsausgangssignal g gelöscht wird, das von der Vergleichseinrichtung 104 erzeugt wird, Bezugszeichen 301 eine Verzögerungsschaltung, der das Diskriminiersignal d und der HSW-Puls zugeführt werden, um den HSW-Puls a um eine vorbestimmte Zeitdauer zu verzögern und den HSW-Puls mit einer Verzögerungszeit zu erzeugen, die mit dem Wert des Diskriminiersignals d verändert wird, Bezugszeichen 106 eine Phasenvergleichseinrichtung zum Vergleichen des Koinzidenzerfassungsausgangssignals g der Vergleichseinrichtung 104 mit der Phase des Ausgangssignals o der Verzögerungsschaltung 301 und Erzeugen einer Phasenfehlerspannung j, Bezugszeichen 107 ein Tiefpassfilter, dem das Phasenfehlersignal j zur Erzeugung desselben Signals in einem vorbestimmten begrenzten Band zugeführt wird, Bezugszeichen 108 einen spannungsgesteuerten Oszillator (VCO), dem ein Ausgangssignal des Tiefpassfilters 107 als eine Steuerspannung zur Erzeugung eines Taktsignals einer vorbestimmten Frequenz zugeführt wird, Bezugszeichen m ein digitales Audiosignal, das aus dem Speicher 101 erzeugt wird, Bezugszeichen n ein Lesetaktsignal, das von dem VCO 108 erzeugt wird, Bezugszeichen l&sub0; einen Startpunkt, Bezugszeichen l&sub1;, l&sub2;, l&sub3; einen ersten, einen zweiten bzw. einen dritten Phasenvergleichspunkt, und Bezugszeichen r ein Rückstellausgangssignal.
Der Betrieb eines Abtastfrequenzwiedergewinnungssystems mit vorstehend genannter Konfiguration wird nachstehend unter Bezug auf Fig. 5, 6A, 6B und 7 erläutert.
Zunächst wird ein digitales Audiosignal einer Abtastfrequenz Fs mit der Zahl [Fs/Fv] + An und [Fs/Fv] - Bn (n: 0 bis k; n, k, An, Bn: vorbestimmte ganze Zahl; [ ] bezeichnen eine ganze Zahl) für jede vertikale Synchronisierungsperiode eines Videosignals der vertikalen Synchronisierungsfrequenz Fv übertragen und auf Fs in der durchschnittlichen Übertragungsrate gesteuert. Das auf diese Weise übertragene digitale Audiosignal b wird an den Speicher 101 bei einem Timing des Schreibtaktsignals c synchron mit dem digitalen Audiosignal b angelegt. Unter der Annahme, daß Fs = 48 kHz und Fv 30/1,00 Hz, ist [Fs/Fv] = 800. Wenn A0 = 10, B0 = 8 und n = 0, ist die Zahl des für jede vertikale Synchronisierungsperiode übertragenen Audiosignals 810 oder 792. Das Diskriminiersignal d wird an die Wähleinrichtung 102 als H-Pegelsignal angelegt, wenn die Zahl des digitalen Audiosignals, das für jede vertikale Synchronisierungsperiode übertragen wird, 810 ist, und als L-Pegelsignal, wenn diese Zahl 792 ist. Die Wähleinrichtung 102 erzeugt ansprechend auf den H-Pegel des Diskriminiersignals einen Wert e, der 809, und ansprechend auf den L- Pegel desselben Signals 791 darstellt. Zum Zeitpunkt des Startens des Abtastfrequenzwiedergewinnungssystems erzeugt die Rückstellschaltung 111 ein Rückstellausgangssignal r an einem Startpunkt 10 (richtig: l&sub0;), einen vorbestimmten Zeitraum a nach der nacheilenden Flanke des HSW-Pulses. Das Rückstellausgangssignal r löscht die Zähleinrichtung 105 und verursacht, daß die Zwischenspeicherschaltung 103 den Wert e der Wähleinrichtung 102, der an diese angelegt wird, zwischenspeichert. Das Ausgangssignal f der Zähleinrichtung 105 und das Ausgangssignal h der Zwischenspeicherschaltung 103 am Startpunkt l&sub0; sind als f bzw. h in Fig. 6A dargestellt.
Die Zähleinrichtung 105 beginnt das Lesetaktsignal n, das von dem VCO 108 erzeugt wird, vom Startpunkt zu zählen und erzeugt den Zählwert f. Die Vergleichseinrichtung 104, der der Zählwert f und das Ausgangssignal h der Zwischenspeicherschaltung 103 zugeführt werden, erzeugt ein Koinzidenzerfassungsausgangssignal g, wenn die beiden Eingangssignale miteinander übereinstimmen. Ein Beispiel des Koinizidenzerfassungsausgangssignals g ist bei g in Fig. 6A und 6B dargestellt.
Die Zähleinrichtung 105 wird zu den Zeitpunkten l&sub1;, l&sub2;, l&sub3; usw. rückgestellt, wenn das Koinzidenzerfassungsausgangssignal g fällt, und die Zwischenspeichereinrichtung 102 wiederholt den Betrieb des Zwischenspeicherns des Ausgangswertes e der Wähleinrichtung 102 und des Erzeugens des Ausgangssignals h. Das resultierende Zählerausgangssignal f, das Koinzidenzerfassungsausgangssignal g und das Zwischenspeicherausgangssignal h sind in Fig. 6A und 6B dargestellt.
Der Verzögerungsschaltung 301 wird der HSW-Puls a zugeführt und sie erzeugt ein Ausgangssignal o einen vorbestimmten Verzögerungszeitraum t nach der Gegenflanke des HSW-Pulses a.
Die Phasenbeziehung zwischen dem HSW-Puls und dem Koinzidenzerfassungsausgangssignal g ist derart, daß das Konzidenzerfassungsausgangssignal g hinter den HSW-Puls a um De = (810 -800,8)/48 k = 0,19 msec verzögert ist, wenn die Zähleinrichtung 105 809 zählt, und um Dd = (792 - 800,8)/48 k = -0,18 msec, wenn die Zähleinrichtung 105 792 zählt. Wenn das Ausgangssignal o der Verzögerungsschaltung 301 in der Weise gesteuert wird, daß die Verzögerungszeit beispielsweise t = α + ΣDi (Σ: Akkumulierung vom Start an; Di: De oder Dd) sein kann, fällt das Timing des Ausgangssignals o der Verzögerungsschaltung 301 mit dem Koinzidenzerfassungsausgangssignal g in dem Ausmaß zusammen, daß die Frequenz Fv des HSW-Pulses a keinen Fehler von 30/1,001 Hz hat oder das Lesetaktsignal, das von dem VCO 108 erzeugt wird, nicht von Fs = 48 kHz verschoben ist.
Ein Beispiel der Verzögerungszeit t, mit der das Diskriminiersignal d in Form von H, L, H usw. zum Startzeitpunkt übertragen wird, ist in Fig. 5 dargestellt.
An dem ersten Phasenvergleichspunkt l&sub1;, t = α + De, an dem zweiten Phasenvergleichspunkt l&sub2;, t = α + De + Dd, und an dem dritten Phasenvergleichspunkt l&sub3;, t = α + De + Dd + De.
Die Phasenvergleichseinrichtung 106, der das Ausgangssignal o der Verzögerungsschaltung 301 und das Koinzidenzerfassungsausgangssignal g der Vergleichseinrichtung 104 zugeführt werden, erzeugt eine Spannung proportional zu der Zeitdifferenz zwischen diesen als eine Phasenfehlerspannung j. Wenn das Ausgangssignal o der Vergleichseinrichtung (richtig: Verzögerungsschaltung) 301 und das Koinzidenzerfassungsausgangssignal g beispielsweise eine Zeitdifferenz Null haben, wird die Phasenfehlerspannung 0 als eine Mittelspannung V0 erzeugt, während dann, wenn das Koinzidenzerfassungsausgangssignal g nach dem Ausgangssignal o der Vergleichseinrichtung (richtig: Verzögerungsschaltung) 301 verzögert ist, die Phasenfehlerspannung j von der Mittelspannung V0 proportional zu der Zeitdifferenz gesteigert wird. In ähnlicher Weise wird dann, wenn das Ausgangssignal V0 der Verzögerungsschaltung 301 nach dem Koinzidenzerfassungsausgangssignal g verzögert ist, die Phasenfehlerspannung j von der Mittelspannung V0 proportional zu der Zeitdifferenz zwischen diesen verringert.
Dem Tiefpassfilter 107 wird die Phasenfehlerspannung j zugeführt und es erzeugt dasselbe Signal, dessen Band begrenzt ist. Der VCO 108 erzeugt ein Taktsignal einer Frequenz Fs = 48 kHz, wenn die Ausgangsspannung des Tiefpassfilters 107, die an diesen angelegt ist, die Mittelspannung V0 ist, und wenn die Ausgangsspannung des Tiefpassfilters 108 steigt, wird die Frequenz des erzeugten Taktsignals ebenfalls erhöht und umgekehrt.
Auf diese Weise ist aus der Phasenvergleichseinrichtung 106, dem Tiefpassfilter 107, dem VCO 108, der Zähleinrichtung 105, der Vergleichseinrichtung 104 und der Verzögerungsschaltung 301 ein Phasenregelkreis aufgebaut.
Wie vorstehend beschrieben wird gemäß der zweiten Ausführungsform der vorliegenden Erfindung das Ausgangssignal o der Verzögerungsschaltung 301 als ein Signal erzeugt, das um die Verzögerungszeit t von der umgekehrten Flanke des HSW-Pulses verzögert ist, und wird in der Weise gesteuert, daß t = α + ΣDi (Σ: Akkumulierung von der Startzeit; Di: De oder Dd, wobei De = (810 - 800,8)/48 k = 0,19 msec und Dd = (792 -800,8)/48 k = 0,18 msec (richtig: -0,18 msec)). Soweit der HSW-Puls a keinen Fehler von Fv = 30/1,001 hat, ist es möglich, das Lesetaktsignal n von Fs = 48 kHz ohne jeden Periodenfehler von dem VCO 108 wiederzugewinnen.
Gemäß der ersten und der zweiten Ausführungsform der vorliegenden Erfindung, n = 0, A0 = 10 und B0 = 8, d.h., daß ein digitales Audiosignal mit zwei verschiedenen Zahlen 810 und 792 für jede Kopfschaltperiode aufgezeichnet und wiedergegeben wird. Als Alternative erfordert dann, wenn ein digitales Audiosignal mit vier verschiedenen Zahlen 810, 805, 797 und 792 für jede Kopfschaltperiode aufgezeichnet und wiedergeben wird, indem beispielsweise n auf 1, A0 auf 10, A1 auf 5, B0 auf 8 und B1 auf 3 eingestellt wird, die Wähleinrichtung 102 die Konfiguration einer zweiten Wähleinrichtung, wie in Fig. 8 dargestellt. Die zweite Wähleinrichtung erzeugt einen Wert e entsprechend den vier verschiedenen Zahlen des digitalen Audiosignals, das für jede Kopfschaltperiode aufgezeichnet wird, durch das Diskriminiersignal d.
(1) Wie vorstehend erklärt ist gemäß einem Aspekt der vorliegenden Erfindung ein Abtastfrequenzwiedergewinnungssystem vorgesehen, das eine Phasenvergleichseinrichtung umfaßt, der ein Referenzsignal und ein Ausgangssignal einer Frequenzteileinrichtung, die weiter unten beschrieben wird, zugeführt werden, und die ein Phasenfehlersignal erzeugt, welches die Phasendifferenz zwischen diesen darstellt, eine Bandbegrenzungseinrichtung zum Begrenzen des Phasenfehlersignals auf ein vorbestimmtes Frequenzband und Erzeugen eines Überwachungssignals, eine spannungsgesteuerte Oszillatoreinrichtung zum Steuern der Oszillationsfrequenz des durch das Überwachungssignal erzeugten Taktsignals und eine Frequenzteileinrichtung zur Frequenzteilung des Taktsignals durch eine vorbestimmte Zahl und Erzeugen desselben Taktsignals, wobei der Frequenzteileinrichtung ein Diskriminiersignal zugeführt wird und diese die Zahl der Frequenzteilungen übereinstimmend mit dem Wert des Diskriminiersignals bestimmt, um somit eine Abtastfrequenz wiederzugewinnen, die keine Beziehung eines integralen Verhältnisses mit dem Referenzsignal hat.
(2) Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Abtastfrequenzwiedergewinnungssystem geschaffen, umfassend eine Verzögerungseinrichtung zum Verzögern eines Referenzsignals, Verändern des Verzögerungsausmaßes um einen vorbestimmten Wert in Übereinstimmung mit einem Diskriminiersignal und Erzeugen eines ersten Phasenvergleichspunkts, eine Phasenvergleichseinrichtung, welcher der erste Phasenvergleichspunkt und ein Ausgangssignal einer Frequenzteileinrichtung, die weiter unten beschrieben wird, zugeführt werden, um die Phasendifferenz zwischen diesen als ein Phasenfehlersignal zu erzeugen, eine Bandbegrenzungseinrichtung zum Begrenzen des Frequenzbandes des Phasenfehlersignals und Erzeugen eines Überwachungssignals, eine spannungsgesteuerte Oszillatoreinrichtung zum Steuern der Oszillationsfrequenz des durch das Überwachungssignal erzeugten Taktsignals und eine Frequenzteileinrichtung zum Frequenzteilen des Taktsignals durch eine vorbestimmte Zahl und Erzeugen desselben, wobei die Frequenzteileinrichtung die Zahl der Frequenzteilungen in Übereinstimmung mit dem Wert eines Diskriminiersignals bestimmt, das an diese angelegt wird, und eine Abtastfrequenz wiedergewinnt, die keine Beziehung in einem integralen Verhältnis zu dem Referenzsignal hat. Die auf diese Weise wiedergewonnene Abtastfrequenz hat insoweit keinen Periodenfehler, als das Referenzsignal keinen Periodenfehler hat.

Claims

1. Abtastfrequenzwiedergewinnungssystem, das ein Bezugssignal und ein Diskriminiersignal empfangen und ein Taktsignal abgeben kann, wobei das System aufweist:

eine Frequenzteileinrichtung (601), die zum Empfangen des Diskrimiersignals und des Taktsignals sowie zum Erzeugen eines Koinzidenzsignals durch Teilen der Frequenz des Taktsignals durch eine vorbestimmte Zahl ausgelegt ist;

eine Phasenvergleichseinrichtung (106), an die ein Referenzsignal und das Koinzidenzsignal gegeben werden und die dazu ausgelegt ist, ein Phasenfehlersignal zu erzeugen, das die Phasendifferenz zwischen dem Referenzsignal und dem Koinzidenzsignal darstellt;

eine Bandbegrenzungseinrichtung (107) zum Erzeugen eines Überwachungssignals durch Begrenzen des Phasenfehlersignals auf ein vorbestiimntes Frequenzband; und

eine spannungsgesteuerte Oszillatoreinrichtung (108), die dazu ausgelegt ist, das Überwachungssignal zu empfangen und das Taktsignal mit einer Oszillationsfrequenz abzugeben, die einem Spannungspegel des Überwachungssignals entspricht, dadurch gekennzeichnet, daß

die Frequenzteileinrichtung (601) umfaßt:

eine Wähleinrichtung (102), die dazu ausgelegt ist, das Diskriminiersignal zu empfangen und ein Teilsignal abzugeben, das für eine dem Diskriminiersignal entsprechende vorbestimmte Teilzahl steht; und

eine Zwischenspeichereinrichtung (103), die dazu ausgelegt ist, das Teilsignal zu empfangen und zwischenzuspeichern und die Teilzahl bei dem Timing des Taktsignals abzugeben, wobei die Frequenzteileinrichtung (601) die Frequenz des Teilsignals durch die Teilzahl teilt, um das Teilsignal entsprechend einem Wert des Diskriminiersignals abzugeben.

2. Abtastfrequenzwiedergewinnungssystem nach Anspruch 1, ferner aufweisend eine Verzögerungseinrichtung (301), die dazu ausgelegt ist, das Referenzsignal und das Diskriminiersignal zu empfangen und ein verzögertes Referenzsignal durch Verzögern des Referenzsignals und des Diskriminiersignals abzugeben sowie ein verzögertes Referenzsignal durch Verzögern des Referenzsignals um eine Zeitspanne abzugeben, die entsprechend dem Diskriminiersignal vorbestimmt ist, und

wobei die Phasenvergleichseinrichtung (106) dazu ausgelegt ist, das verzögerte Referenzsignal zu empfangen.

3. Abtastfrequenzwiedergewinnungssystem nach Anspruch 1 oder Anspruch 2, sofern für einen Videokassettenrekorder verwendet, wobei das Referenzsignal ein Kopfschaltpulssignal ist und das Diskriminiersignal ein Signal ist, das die Anzahl der in dem Wiedergabesignal jeder Spur enthaltenen digitalen Audiosignale darstellt.