DE68927900T2

DE68927900T2 - Mobiles Telefonendgerät

Info

Publication number: DE68927900T2
Application number: DE68927900T
Authority: DE
Inventors: Fujio Inagami
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-05-21
Filing date: 1989-05-19
Publication date: 1997-08-07
Anticipated expiration: 2009-05-20
Also published as: JPH0642691B2; DE68927900D1; EP0343528A3; DE68929463D1; EP0757466A2; EP0343528A2; US5058203A; EP0757466B1; EP0757466A3; CA1310698C; EP0343528B1; JPH01293742A; DE68929463T2

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die Erfindung betrifft eine mobile Telefoneinheit und ein Steuerverfahren für eine mobile Telefoneinheit umfassend die Merkmale des Oberbegriffs des beigefügten unabhängigen Anspruchs bzw. des unabhängigen Verfahrensanspruchs. Eine derartige mobile Telefoneinheit ist aus "Review of Electrical Communications Laboratories, Vol. 35, Nr. 2, März 1987, Tokio JP" aus den Seiten 109-114 bekannt. Eine Prozessoreinrichtung CPU verbeitet erste Steuerfunktionen, die selten angefordert werden und die bei einem Hochgeschwindigkeitstakt laufen. Eine Logikeinrichtung SUB-CPU verarbeitet zweite Steuerfunktionen, die bei einer niedrigen Geschwindigkeit laufen. Derartige zweite Steuerfunktionen werden fortwährend außerhalb der CPU ausgeführt, d.h. in der SUB-CPU. Die CPU verarbeitet die ersten Steuerfunktionen für eine Übertragungsdatenerzeugung. Die SUB-CPU führt eine Datenempfangsverarbeitung aus. Hier dient dient die Prozessoreinrichtung CPU dazu, die Prozessoreinrichtung CPU zu befähigen, in den HALT-Modus geändert zu werden, wenn eine Verarbeitung abgeschlossen ist. Die Prozessoreinrichtung CPU wird von außen in einen Haltezustand HALT gebracht. Es ist nicht die Prozessoreinrichtung, die an die Logikeinrichtung berichtet, sondern die Logikeinrichtung berichtet einen Abschluß einer Verarbeitung an die Prozessoreinrichtung CPU, durch Ausführen eines Interupts (Unterbrechung) an der Prozessoreinrichtung CPU, wenn sie ihre äußere Verarbeitung abgeschlossen hat.
Eine derartige mobile Telefonstation kann auf eine Vielzahl von mobilen Telefonstationen angewendet werden, die unter einem Zellularsystem betrieben werden, beispielsweise einem Land-Mobilfunktelefon (Land Mobile Radio Telephone), einem Funktelefon vom Schulter-Typ, einem Funktelefon vom tragbaren Typ und so weiter. Das erste genannte Land-Mobilfunktelefon und das Funktelefon vom Schulter-Typ sind beide im wesentlichen die gleichen, die zur Klasse I gehören und eine Übertragungsleistung von beispielsweise 3 W erzeugen. Das letztere Funktelefon vom tragbaren Typ gehört zur Klasse III, die eine Übertragungsleistung von beispielsweise 0,6 W erzeugt.

2. Beschreibung des Standes der Technik

Insbesondere ist es im Gebiet einer mobilen Telefonstation vom Batteriezuführungs-Typ wünschenswert, einen Energieverbrauch so weit wie möglich herabzusetzen, um die Lebensdauer der Batterie zu verlängern.
Allgemein ist eine mobile Telefonstation unter Verwendung eines Mikrocomputers aufgebaut. Dies liegt daran, daß die mobile Telefonstation fordert, daß eine Vielzahl von komplizierten Prozessen darin ausgeführt werden. Ferner wird hinsichtlich der Vielseitigkeit bei der Konstruktion des Mobiltelefonsystems eine Wirtschaftlichkeit bei dem Aufbau des Systems und einer Minimierung der Größe davon vorzugsweise einen Mikrocomputer verwendet.
Für den Mikrocomputer werden gewöhlicherweise eine 8 Bit Hauptzentralverarbeitungseinheit (CPU) und eine 4 Bit Neben- CPU verwendet. Die Haupt-CPU behandelt die Stationssteuerung, eine Datenempfangsverarbeitung, eine Datenübertragungsverarbeitung, eine Zeitsteuerungsverwaltung und so weiter. Andererseits behandelt die Neben-CPU Mensch- Maschine-Kommunikationsprozesse, beispielsweise einen Prozess zum Ansteuern einer auf der mobilen Telefonstation angebrachten Anzeige und einen Prozeß einer Betätigung von Tasten, die ebenfalls darauf angebracht sind. Ferner benötigt die mobile Telefonstation außer den voranstehend erwähnten Einrichtungen eine Basis-Band-Verarbeitung, einen Sende- und Empfangsverarbeitung und dergleichen.
Wie zuerst erwähnt, ist es in dem mobilen Telefonstation des Batteriezuführungs-Typs wünschenswert, einen Energieverbrauch so weit wie möglich zu verringern. Dafür sind die Schaltungen zum Konstruieren der mobilen Telefonstation einschließlich der voranstehend erwähnten Haupt- und Neben-CPUs durch komplementäre Metall-Oxid-Semiconductor-(CMOS)-Einrichtungen realisiert. Wie bekannt, handelt es sich bei der CMOS- Einrichtung um eine Einrichtung mit einem niedrigen Energieverbrauch.
Die CMOS-Einrichtung ist eine Einrichtung des Typs mit niedrigem Energieverbrauch, aber ein Strom fließt dadurch jedesmal, wenn darin ein EIN-AUS-Betrieb ausgeführt wird, so daß eine von der Batterie zugeführte Energie groß wird. Wie bekannt, ist die Frequenz der EIN-AUS-Betriebe proportional zu einer Betriebsgeschwindigkeit oder einer Betriebsfrequenz der CMOS-Einrichtung. Deshalb ist der Energieverbrauch bei der Haupt-CPU und Speichern, beispielsweise einem Nur-Lese- Speicher (ROM) und einem Speicher (RAM) mit wahlfreiem Zugriff, die mit der Haupt-CPU zusammenarbeiten, relativ hoch, da die Haupt-CPU und die Speicher bei einer relativ hohen Betriebsfrequenz arbeiten, beispielsweise 1 MHz oder 2 MHz.
Somit besteht ein Problem darin, daß ein großer von der Batterie zugeführter Energiebetrag von der Haupt-CPU, dem ROM und dem RAM benötigt wird, wenn diese bei einer hohen Betriebsfrequenz betrieben werden. Dies verkürzt offensichtlich die Lebensdauer der Batterie.

ZUSAMMENFASSUNG DER ERFINDUNG

Demzufolge ist es eine Aufgabe der vorliegenden Erfindung, eine mobile Telefonstation und ein Steuerverfahren für eine mobile Telefonstation bereitzustellen, die mit einem geringen Energieverbrauch arbeiten.
Die Aufgabe wird von einem mobilen Telefonstation gemäß Anspruch 1 gelöst. Ferner wird diese Aufgabe durch ein Steuerverfahren wie in dem beigefügten unabhängigen Verfahrensanspruch gelöst. Weitere vorteilhafte Ausführungsformen und Verbesserungen sind in den abhängigen Ansprüchen definiert.
In einem Aspekt der Erfindung ist die mobile Telefonstation so aufgebaut, daß eine Prozessoreinheit, die der voranstehend erwähnten Haupt-CPU enspricht, erste Steuerfunktionen ausführt und eine Großintegrations-Logikeinheit, die den Peripherie-Einheiten der Haupt-CPU entspricht, zweite Steuerfunktionen ausführt. Die ersten Steuerfunktionen, die in der mobilen Telefonstation benötigt werden, werden nicht häufig verwendet, sind aber kompliziert und arbeiten bei einer hohen Frequenz. Demgegenüber werden die zweiten Steuerfunktionen konstant und häufig mit einem Takt niedriger Geschwindigkeit verwendet. Ferner führt die Prozessoreinheit die ersten Steuerfunktionen intermittierend jedesmal aus, wenn eine Funktion ausgeführt werden muß.
Nebenbei gesagt, werden die voranstehenden ersten und zweiten Steuerfunktionen beide hauptsächlich von der Prozessoreinheit (Haupt-CPU) und den Speichern (ROM, RAM) ausgeführt.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die obige Aufgabe und Merkmale der vorliegenden Erfindung ergeben sich näher aus der folgenden Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen. In den Zeichnungen zeigen:
Fig. 1 ein Blockschaltbild, das ein Prinzip einer Konstruktion einer mobilen Telefonstation gemäß der vorliegenden Erfindung zeigt;
Fig. 2 ein schematisches Flußdiagramm zur Erläuterung des Betriebs gemäß der vorliegenden Erfindung;
Fig. 3 ein Blockschaltbild, welches ein Beispiel einer mobilen Telefonstation gemäß der vorliegenden Erfindung zeigt;
Fig. 4 ein kurzes Schaltbild eines Beispiels einer Zeitsteuerungsschaltung;
Fig. 5 ein Zeitdiagramm zum Erläutern der Schaltung aus Fig. 4;
Fig. 6 ein Schaltbild eines ausführlichen Beispiels der in Fig. 4 gezeigten Zeitsteuerungsschaltung;
Fig. 7A und 7B ein Blockschaltbild, welches ein ausführliches Beispiel der Haupt-LSI aus Fig. 3 zeigt;
Fig. 8 ein bekanntes Datenformat der Steuerkanaldaten;
Fig. 9 ein bekanntes Datenformat der Sprachkanaldaten; und
Fig. 10A und 10B ein Blockdiagramm, welches ein ausführliches Beispiel der Neben-LSI aus Fig. 3 zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

In Fig. 1 ist ein Blockschaltbild, welches eine grundlegende Konstruktion einer mobilen Telefonstation gemäß der vorliegenden Erfindung zeigt. Eine mobile Telefonstation 10 aus Fig. 1 ist grundlegend in zwei Teile klassifiziert, d.h. einen Steuerteil und einen Funkteil. Der Funkteil umfaßt hauptsächlich eine Sende- und Empfangs-(T/R)-Einheit 13, die mit einer Antenne 14 versehen ist. Der Steuerteil umfaßt hauptsächlich eine Prozessoreinheit (CPU) 11 und eine Logik- LSI-Einheit 12. Alle werden von einer Batterie 15 versorgt. Die vorliegende Erfindung betrifft grundlegend den Steuerteil. Die Elemente in dem Steuerteil, einschließlich wenigstens der Prozessoreinheit (CPU) 11 und der Logik-LSI- Einheit 12, führen eine Vielzahl von Steuerfunktionen aus. Die Funktionen sind in erste Steuerfunktionen und zweite Steuerfunktionen klassifiziert.
Die Prozessoreinheit 11 ist vorgesehen, um die ersten Steuerfunktionen unter Zusammenarbeit mit Speichern zu verarbeiten, wobei diese Funktionen nicht häufig verwendet werden, aber kompliziert sind und bei einer hohen Taktgeschwindigkeit arbeiten.
Die Logik-LSI-Einheit 12 ist vorgesehen, um die zweiten Funktionen zu verarbeiten, die konstant und häufig mit einem niedrigen Geschwindigkeitstakt verwendet werden.
Ferner arbeit die Logik-LSI-Einheit 12, um die Prozessoreinheit 11 jedesmal dann zu aktivieren, wenn die ersten Steuerfunktionen behandelt werden müssen, indem der Hochgeschwindigkeitstakt (TAKT) an der Prozessoreinheit 11 bereitgestellt wird.
Fig. 2 zeigt ein schematisches Flußdiagramm zum Erläutern des Betriebs gemäß der vorliegenden Erfindung. Die Worte "AKTIVIERUNG", "TAKT" und "HALTE-ZUSTAND", die in Fig. 1 verwendet werden, werden unter Bezugnahme auf Fig. 2 erläutert.
Unter Bezugnahme auf sowohl die Fig. 2 als auch die Fig. 1 sei angenommen, daß die Prozessoreinheit 11 einen bestimmten Prozess zum Ausführen der ersten Steuerfunktionen beendet, was als "BEENDEN EINER VERARBEITUNG", was links oben in Fig. 2 gezeigt ist, ausgedrückt wird. Die Prozessoreinheit 11 geht dann selbst in einen Halte-Zustand über (siehe "ÜBERGEHEN IN EINEN HALTE-ZUSTAND" in Fig. 2). Der Halte-Zustand wird von der Prozessoreinheit (CPU) 11 an die Logik-LSI-Einheit 12 über eine Leitung 16 (die in Fig. 1 und 2 gezeigt ist) berichtet. Die Logik-LSI-Einheit 12 arbeitet dann zum Stoppen einer Zuführung eines Haupttakts (siehe "TAKT" in Fig. 1) an die Prozessoreinheit (CPU) 11. Das heißt, von der LSI 12 wird an die CPU 11 kein Hochgeschwindigkeitstakt gesendet. Kurz danach stoppen die CPU und die zusammenarbeitenden Speicher einen Betrieb (siehe den entsprechenden Block in der Spalte der CPU 11 in Fig. 2).
Somit überwacht die Logik-LSI-Einheit 12 den Status der Prozessoreinheit 11 und stoppt die Zuführung des Hochgeschwindigkeitstakts jedesmal, wenn die Logik-LSI- Einheit 12 erfaßt, daß sich die Prozessoreinheit 11 in dem Halte-Zustand befindet.
Es sei hier darauf hingewiesen, daß der Energieverbrauch der CPU 11 und der entsprechenden Speicher aufgrund der Eigenschaften der CMOS-Einrichtungen nach Stoppen des an die CPU 11 zugeführten Takts sehr gering wird.
Die Logik-LSI-Einheit 12 überwacht kontinuierlich, ob in der Telefonstation eine Verbeitung erzeugt wird, die von der Prozessoreinheit (CPU) 11 durchgeführt werden soll (siehe den Schritt "WIRD VERARBEITUNG VON DER CPU ERZEUGT?" in Fig. 2). Wenn von der LSI 12 erfaßt wird, daß die zugehörige Verarbeitung erzeugt wird, dann wird die Prozessoreinheit (CPU) 11 aktiviert (siehe "AKTIVIERUNG DER CPU" in Fig. 2 und die Leitung 17 in Fig. 1). Gleichzeitig oder der Aktivierung der CPU vorangehend führt die Logik-LSI-Einheit 12 den Hochgeschwindigkeitstakt (Haupt-Takt) (siehe "TAKT" in Fig. 1) wieder der CPU 11 zu. Die CPU 11 startet dann die zugehörige Verarbeitung (siehe "STARTEN EINER VERARBEITUNG" in Fig. 2), was schließlich wieder bei dem Schritt "BEENDEN VERARBEITUNG" enden wird. Die voranstehend erwähnte "AKTIVIERUNG" wird vorzugsweise dadurch getriggert, daß eine Interrupt-Anforderung an die CPU 11 von der LSI 12 ausgegeben wird.
Wie sich den voranstehenden Erläuterungen entnehmen läßt, wird der gesamte Energieverbrauch in der mobilen Telefonstation beträchtlich herabgesetzt, da die Prozessoreinheit (CPU) 11 und die zusammenarbeitenden Speicher intermittierend arbeiten, d.h. bei einer relativ niedrigen Frequenz, wobei die Prozessoreinheit 11 und die Speicher gewöhnlicherweise bei einem Hochgeschwindigkeitstakt arbeiten und dadurch Elemente mit einem hohen Energieverbrauch sind.
Fig. 3 ist ein Blockschaltbild, welches ein Beispiel einer mobilen Telefonstation gemäß der vorliegenden Erfindung zeigt. In Fig. 3 bezeichnet eine Bezugszahl 11 die Prozessoreinheit, so wie sie in Fig. 1 gezeigt ist, wobei diese Einheit 11 aus einer Haupt-CPU mit Speichern, d.h. einem ROM 18 und einem damit zusammenarbeitenden RAM 19 besteht. Die Haupt-CPU 11 ist beispielsweise ein 8 Bit Mikrocomputer. Das ROM 18 speichert darin ein Programm, um die Prozessoreinheit (Haupt-CPU) 11 zu betreiben. Das RAM 19 speichert darin Daten für Lese- und Schreib-Operationen. Wie nachstehend noch ersichtlich wird, sollte das Programm in dem ROM 18 nicht unabhängig, sondern einem von der Logik-LSI- Einheit 12 ausgegebenem externen Befehl ausgesetzt sein. Dann arbeiten die CPU 11 und die Speicher bei einer Frequenz von z.B. 1 MHz (oder 2 MHz), wobei die Frequenz erhalten wird, indem das Ausgangssignal von einer Haupttaktquelle 25 mit 4 MHz (oder 8 MHz) einer Frequenzteilung unterzogen wird.
Die Logik-LSI-Einheit 12 besteht in Fig. 3 aus einer Haupt- LSI 21 und einer Neben-LSI 22, die jeweils mit einem Speicher (ROM) 23 und einem Speicher (ROM) 24 versehen sind. Das ROM 23 speichert darin Systeminformationen, beispielsweise eine Telefonnummer, die dieser mobilen Station zugeordnet ist, und eine Gebietsnummer eines Gebiets, welches in einem Vertrag zwischen einem Benutzer und einem Händler bestimmt wird. Das ROM 24 speichert eine Seriennummer, beispielsweise eine laufende Herstellungsnummer dieser mobilen Telefonstation, wobei diese laufende Nummer von ihrem Hersteller bei der Bildung der Mobil-Telefonnummer bestimmt wird. Es sei darauf hingewiesen, daß die Logik-LSI-Einheit 12 in die Haupt-LSI 21 und die Neben-LSI 22 lediglich aufgrund eines Faktors bei dem tatsächlichen Entwurf aufgeteilt ist. Das heißt, obwohl es möglich ist, die Logik-LSI-Einheit 12 unter Verwendung einer einzelnen LSI aufzubauen, wird die Anzahl von Pins, die von dem einzelnen LSI-Chip bereitgestellt werden, extrem groß. Deswegen ist es zweckdienlich, die Logik-LSI-Einheit 12 mit zwei Allzweck-LSI-Chips 21 und 22 aufzubauen.
Die mobile Telefonstation weist ferner andere Elemente als die voranstehend erwähnten Elemente auf. Eine Bezugszahl 30 bezeichnet den voranstehend erwähnten Funkteil wie in Fig. 1, umfassend die Sende- und Empfangs-(T/R)-Einheit 13 und die Antenne 14. Eine Bezugszahl 40 stellt einen Basis-Band-Teil dar, der hauptsächlich aus einer Digital-Basis-Band-(D/BB)- Einheit 41 und einer Analog-Basis-Band-(A/BB)-Einheit 42 besteht. Die Analog-Basis-Band-Einheit 42 enthält darin beispielsweise analoge Filter und behandelt analoge Sprachsignale. Das Sprachsignal wird durch ein Mikrofon 44 und einen Lautsprecher 45 weitergeleitet. Ein Sprachsignalverstärker 43 befindet sich dazwischen.
Eine Bezugszahl 50 bezeichnet einen Mensch-Maschine- Schnittstellenteil, der hauptsächlich aus einer Neben-CPU 51 beispielsweise eines 4 Bit-Typs, eine Anzeige (DSP) 52 und einem Tastenschalter (TASTE) 53 besteht. Die Anzeige 52 dient als ein Indikator. Der Tastenschalter 53 enthält Funktionstasten, numerische Tasten ("0" bis "9"), Lautstärkeschalter, eine Sendebefehlstaste, eine Endanzeigetaste und so weiter. Alle Elemente werden von der Batterie 15 mit Energie versorgt. Zum Aufsparen der Energie der Batterie 15 sind die Hauptelemente, beispielsweise 11, 13, 18, 19, 21, 22, 23, 24, 41, 42 unter Verwendung von CMOS- Einrichtungen hergestellt. Die Anzeige 52, die beispielsweise eine 16-stellige Konstruktion aufweist, umfaßt beispielsweise eine Flüssigkristalleinrichtung, die bekanntlich eine Einrichtung mit einem niedrigen Energieverbrauch ist.
Die Neben-CPU 51 steuert die Anzeige 52 und den Tastenschalter 53 periodisch bei 5 ms Intervallen. Der Mensch-Maschine-Interface-Teil so ist ausschließlich wie im Stand der Technik aufgebaut. Der Teil 50 und auch die Teile 30 und 40 sind identisch zu denjenigen des Standes der Technik.
Wie voranstehend erwähnt, werden die Steuerfunktionen, die in dem Steuerteil ausgeführt werden, gemeinsam von der Logik- LSI-Einheit und der Prozessoreinheit verwendet. Dies wird nachstehend weiter erläutert.

Logik-LSI-Einheit 12

I. Datenempfangsverarbeitung

(a) Inhalte der Datenempfangsverarbeitung

1) Datenempfangsverarbeitung

Die Datenempfangsrate ist:
10 K Baud, wenn das VorwärtsBewegungsTelefonSystem, d.h. Advance Movable Phone System (AMPS) verwendet wird; und
8 K Baud, wenn das GesamtZugriffsKommunikationsSystem, d.h. Total Access Communication System (TACS) verwendet wird.

2) Entscheidung durch Mehrheit für Worte

Allgemein besteht der empfangene Datenwert aus Worten, die beispielsweise fünfmal wiederholt werden, um so die Zuverlässigkeit des Datenwerts zu verbessern. In dem Beispiel wird eine 3/5-Mehrheit verwendet. Das heißt, wenn 3 normale Bits von 5 Bits einer lokalisierten gleichen Position jedes Worts erhalten werden, kann das Bit korrigiert werden.

3) Fehlerkorrktur von empfangenen Daten

Allgemein wird ein Bose-Chaudhuri-Hocqueghem-(BCH)- Code für die Fehlerkorrektur der Daten verwendet.

4) Entscheidung durch Mehrheit für das B/I-Bit

Ein belegt/frei, d.h. busy/idle (B/I)-Bit wird periodisch in der mobilen Telefonstation überwacht, um so eine Duplex-Kommunikation auszuführen. In dem Beispiel wird eine 2/3-Mehrheit verwendet. Das heißt, wenn zwei normale B/I-Bits von den letzten drei B/I-Bits eines empfangenen Datenwerts erhalten werden, dann kann der B/I-Zustand mit dem Ergebnis eines Mehrheitsvergleichs bestimmt werden.

5) B/I-Bit-Verarbeitung

In der Verarbeitung wird überprüft, ob es möglich ist, Daten an die Landstation zu senden.

(b) Betriebszeitsteuerung

Die Logik-LSI-Einheit 12 arbeitet bei jedem Interrupt (Unterbrechung), der bei 100 µs Intervallen an die Prozessoreinheit 11 gesendet wird.

(II) Hochgeschwindigkeitszeitgeber-Verwaltung

(a) Inhalte der Verwaltung

Viele Funktionen werden bei jeweiligen vorbestimmten Zeitgaben ausgeführt, die von Zeitgebern gesteuert werden.
1) Wenn beispielsweise drei Arten von Zeitgebern verwaltet werden, weist jeder der Zeitgeber eine Auflösung von 1 ms auf.
2) Wenn als ein anderes Beispiel sieben Arten von Zeitgebern verwaltet werden, weist jeder der Zeitgeber eine Auflösung von 10 ms auf.

b) Betriebszeitsteuerung

Die Logik-LSI-Einheit 12 arbeitet bei 1 ms Intervallen.
Genauer gesagt arbeitet die Haupt-LSI 21 in Fig. 3 die voranstehend erwähnte Datenempfangsverarbeitung ab, während die Neben-LSI 22 die voranstehend angeführte Hochgeschwindigkeitszeitgeber-Verwaltung handhabt.

Haupt-CPU 11

(I) Stationssteuerung

Eine Anrufeinleitung, ein Anrufabschluß und eine Registrierung des Aufenthaltsorts der mobilen Telefonstation werden einer Stationssteuerung unterzogen.

(II) Datenübertragungsverarbeitung

(a) Inhalte der Verarbeitung

Die Daten, die von der mobilen Telefonstation übertragen werden sollen, werden von der Haupt-CPU 11 verarbeitet.

(b) Betriebszeitsteuerung

Der Betrieb wird zu irgendeiner Zeit gestartet, wenn die Datenübertragung benötigt wird.

(III) Niedriggeschwindigkeitszeitgeber-Verwaltung

(a) Inhalte der Verwaltung

Wie voranstehend erwähnt, werden viele Funktionen bei jeweiligen vorbestimmten Zeitgaben durchgeführt, die von Zeitgebern gesteuert werden.
1) Wenn beispielsweise sechs Arten von Zeitgebern verwaltet werden, weist jeder der Zeitgeber eine Auflösung von 50 ms auf.
2) Wenn, als ein anderes Beispiel, drei Arten von Zeitgebern verwaltet werden, weist jeder der Zeitgeber eine Auflösung von 2 Sekunden auf.

(b) Betriebszeitsteuerung

Die Haupt-CPU wird durch Empfang eines Interrupts, der zu jeden 50 ms gegeben wird, betrieben. Genauer gesagt wird die diesbezügliche Interrupt-Anforderung in der Neben-LSI 22 erzeugt.
Wiederum auf Fig. 3 bezugnehmend wird das empfangene Signal der mobilen Telefonstation über die Antenne 14 und die Sende- und Empfangseinheit (T/R) 13 eingegeben. Das empfangene Signal wird zuerst an die analoge Basisband (A-BB)-Einheit 42 geliefert, in der ein Filterbetrieb auf das empfangene Signal angewendet wird. Das so gefilterte Signal wird über den Bus 20 an die digitale Basisband (D-BB)-Einheit 41 geliefert. Die Daten von der Einheit 41 werden an die Haupt-LSI 21 angelegt. Wie voranstgehend erwähnt, arbeitet die Haupt-LSI 21 und die Neben-LSI 22 zusammen.
Die Haupt-CPU 11 wird bei Bedarf gemäß einer Aktivierung von der Logik-LSI-Einheit 12 betrieben. Wenn die Haupt-CPU 11 betrieben wird, beginnen auch das ROM 18 und das RAM 18 einen Betreib gemäß einem Zugriff darauf durch die CPU 11.
Der Datenwert, der von der CPU 11 übertragen werden soll, wird entlang eines Pfads übertragen, der entgegengesetzt zu dem voranstehend erwähnten ist. Das heißt, der Übertragungsdatenwert wird von der CPU 11 an die Antenne 14 über die Haupt-LSI 21, die digitale Basisband-Einheit 41, die analoge Basisband-Einheit 42 und die Sende- und Empfangseinheit 13 transferriert.
Die Logik-LSI-Einheit 12 überwacht einen Logikpegel auf einer Bus-Verfügbarkeits-(BA)-Signalleitung 16, die zwischen die Logik-LSI-Einheit 12 und die Prozessoreinheit (Haupt-CPU) 11 geschaltet ist, und wenn der Logikpegel auf der BA- Signalleitung 16 einen ersten Logikpegel, z.B. ein logisches "H" (hoch) annimmt, detektiert die Logik-LSI-Einheit 12, daß die Prozessoreinheit 11 sich in dem Halte-Zustand befindet. Das logische "H" auf der Leitung 16 wird durch Ausführen einer Anweisung "Warten auf einen Interrupt" ("Wait for Interrupt") erzeugt. In diesem Fall geht die Prozessoreinheit 11 selbst in den Halte-Zustand über, nämlich durch Ausführung der "Wait for Interrupt"-Anweisung darin, die für jeden Prozeß erzeugt wird, wenn die voranstehend erwähnten ersten Steuerfunktionen beendet sind.
Somit liefert die Haupt-LSI 21 den Haupttakt von der Haupttaktquelle 25 oder stoppt eine Zuführung davon gemäß einem logischen "L" (niedrig) oder "H" des Signals BA (Bus- Verfügbarkeits) auf der Leitung 16 (eine Leitung zum Transferrieren des Haupttakts ist in Fig. 3 nicht dargestellt). Der Haupttakt wird zusammen mit einer Ausgabe der Interrupt-Anforderung (IRQ) zugeführt. Die Logik-LSI- Einheit 12 gibt die Interrupt-Anforderung IRQ, die sich auf die voranstehend erwähnte "Wait for Interrupt" Anweisung bezieht, an die Prozessoreinheit 11 jedesmal dann aus, wenn eine Interrupt-Anforderung (IRQ-R) in der Logik-LSI-Einheit 12 auftritt, wobei jeder dieser Interrupts (Unterbrechungen) eine Aktivierung der Prozessoreinheit (Haupt-CPU) 11 erfordert.
Fig. 4 ist ein kurzes Schaltbild eines Beispiels einer Zeitsteuerungsschaltung. Die Zeitsteuerungsschaltung 60 ist in der Logik-LSI-Einheit 12 angebracht und erzeugt den voranstehend erwähnten Haupttakt M-CLK und die Interrupt- Anforderung IRQ, die an die Prozessoreinheit (Haupt-CPU) 11 gemäß der Eingangssignale, d.h. dem Signal BA und dem Interrupt IRQ-R, gesendet werden.
Fig. 5 zeigt ein Zeitgabendiagramm zum Erläutern der Schaltung aus Fig. 4. Der Betrieb der Zeitsteuerungsschaltung 60 wird nachstehend unter Bezugnahme auf Fig. 5 erläutert. Die Interrupt-Anforderung IRQ wird sofort nach dem Auftreten irgendeines Interrupts IRQ-R ausgegeben, wenn der zugehörige Interrupt während eines Zustands auftritt, wenn der Logikpegel auf der BA-Signalleitung 16 einen zweiten Logikpegel, z.B. "L", annimmt, was anzeigt, daß die Prozessoreinheit (Haupt-CPU) 11 sich nicht in dem Halte- Zustand, sondern in dem Betriebszustand befindet. Die Interrupt-Anforderung IRQ wird nach einer vorgegebenen Zeitverzögerung von dem Auftreten von irgendeinem der Interrupts IRQ-R ausgegeben, wenn der zugehörige Interrupt IRQ-R während des Halte-Zustands auftritt, wenn der Logikpegel auf der BA-Signalleitung 16 den ersten Logikpegel, z.B. "H", annimmt.
Die voranstehend erwähnte vorgegebene Verzögerungszeit ist eine Zeit, die zur Bereitstellung des Hochgeschwindigkeitstakts (1 MHz oder 2 MHz) benötigt wird, der normalerweise die Prozessoreinheit 11 ansteuern kann.
Der Hochgeschwindigkeitstakt wird erhalten, indem der Haupttakt M-CLK von der Logik-LSI-Einheit 12 an der Quelle 25 in der Frequenz geteilt wird.
Die Logik-LSI-Einheit 12 enthält darin eine Verzögerungseinrichtung 62, die eine Verzögerung bereitstellt, die der Bereitstellung des Hochgeschwindigkeitstakts angepaßt ist, der kleiner als die Geschwindigkeit des Haupttakts M-CLK (4 MHz oder 8 MHz) ist, der von der Haupttaktquelle 25 erzeugt wird, die von der Logik-LSI-Einheit 12 bereitgestellt wird.
Der Haupttakt M-CLK wird an die Prozessoreinheit 11 über die erste Logikeinrichtung 61 gegeben, die zwei Eingänge empfängt, wobei einer davon der Logikpegel auf der BA- Signalleitung 16 ist und der andere der Interrupt IRQ-R ist.
Die erste Logikeinrichtung 61 arbeitet zur Erzeugung des Haupttakts unabhängig von einer Existenz des Interrupts IRQ-R ("L"), wenn der Logikpegel auf der BA-Signalleitung 16 den zweiten Logikpegel, z.B. "L", annimmt, während die erste Logikeinrichtung 61 arbeitet, um eine Erzeugung des Haupttakts M-CLK beim Auftreten des Interrupts IRQ-R ("L") während eines Zustands, in dem der Logikpegel auf der BA- Signalleitung 16 den ersten Logikpegel ("H") annimmt, d.h. während des Halte-Zustands, zu starten.
Die Interrupt-Anforderung IRQ wird an die Prozessoreinheit 11 über eine zweite Logikeinrichtung (Verzögerungseinrichtung) 62 ausgegeben, die zwei Ausgänge empfängt, wobei einer davon der Logikpegel auf der BA-Signalleitung 16 ist und der andere der Interrupt IRQ-R ist.
Die zweite Logikeinrichtung 62 arbeitet zur Erzeugung der Interrupt-Anforderung IRQ unmittelbar nach dem Empfang des Interrupts IRQ-R, wenn der Logikpegel auf der BA- Signalleitung 16 den zweiten Logikpegel, z.B. "L" annimmt, und erzeugt die Interrupt-Anforderung IRQ nach der voranstehend erwähnten vorgegebenen Verzögerungszeit, wenn der Logikpegel auf der BA-Signalleitung 16 den ersten Logikpegel, z.B. "H" annimmt.
Wenn in der ersten Logikeinrichtung 61 das Signal BA einen Logikpegel "L" annimmt und gleichzeitig der Interrupt IRQ-R in der Logik-LSI-Einheit 12 erzeugt wird, erzeugt ein NAND- Gatter 63 einen Ausgang mit einem Logikpegel "H". Deshalb wird der Haupttakt M-CLK von der Taktquelle 25 an die Prozessoreinheit (Haupt-CPU) 11 über ein UND-Gatter geführt. Die Interrupt-Anforderung IRQ wird an die Prozessoreinheit 11 im Ansprechen auf den Interrupt IRQ-R über die zweite Logikeinrichtung, d.h. eine Verzögerungseinrichtung 62 und ein Puffergatter 65, gesendet. Die Prozessoreinheit 11 ist dann aktiviert und beginnt einen Betrieb bei der Geschwindigkeit von beispielsweise 1 MHz oder 2 MHz. Das heißt, die Haupt-CPU 11 teilt den empfangenen Haupttakt M-CLK (4 MHz oder 8 MHz) in der Frequenz.
Wenn das BA-Signal einen "H"-Pegel annimmt, dann wird der Haupttakt M-CLK gestoppt. Die Haupt-CPU 11 wird dann aus einem Betrieb gestoppt, genauso wie das ROM 18 und das RAM 19.
Wenn das BA-Signal einen "H"-Pegel annimmt und gleichzeitig der Interrupt IRQ-R in der Logik-LSI-Einheit 12 erzeugt wird, wird die Interrupt-Anforderung IRQ nach einem Ablauf einer vorgegebenen Zeit von der Erzeugung des Interrupt IRQ-R ausgegeben. Die Ursache, warum die IRQ nach einem gewissen Zeitablauf ausgegeben wird, besteht darin, daß, wenn das BA- Signal einen Logikpegel "L" annimmt, sich die Haupt-CPU 11 in einem Betrieb (in einem Betriebszustand) befindet und deshalb die Haupt-CPU 11 unmittelbar auf den IRQ ansprechen kann. Wenn jedoch das BA-Signal ein logisches "H" annimmt, dann befindet sich die Haupt-CPU 11 in dem Halte-Zustand und deshalb ist eine bestimmte Verzögerungszeit vor der tatsächlichen Erzeugung des Takts, der die Haupt-CPU 11 ansteuert, erforderlich. Die Verzögerungszeit wird von der Verzögerungseinrichtung 62 erzeugt. Gemäß Fig. 5 entspricht die Verzögerungszeit vier Impulsen des Haupttakts M-CLK, wobei der erste Impuls bei der zweiten Änderung der IRQ-R ansteigt. Wie voranstehend erwähnt, weist in dieser Ausführungsform der in der Haupt-CPU 11 verwendete Takt eine Frequenz von 1 MHz (oder 2 MHz) auf, der durch Teilen des M- CLKs von 4 MHz (oder 8 MHz) durch "4" erhalten wird. Somit entsprechen die voranstehend erwähnten vier Impulse des M- CLKs der Verzögerungszeit.
Fig. 6 ist ein Schaltbild eines ausführlichen Beispiels der in Fig. 4 gezeigten Zeitsteuerungsschaltung. Die Zeitsteuerungsschaltung 60 aus Fig. 4 weist eine Konstruktion wie in Fig. 6 gezeigt auf und ist in der Logik-LSI-Einheit 12, insbesondere in der Haupt-LSI 21, angebracht. Die Elemente, die identisch zu denjenigen aus Fig. 4 sind, werden mit den gleichen Bezugszahlen und Zeichen bezeichnet. Der Logikteil 71 bestimmt die Ausgabe der Interrupt-Anforderung IRQ über ein UND-Gatter 72. Das UND-Gatter 72 wird nach dem Ablauf der voranstehend erwähnten Verzögerungszeit geöffnet. Das UND-Gatter 72 empfängt den Ausgang von dem Logikteil 73 über einen Logikteil 74. Der Logikteil 74 hält den Ausgang von dem vorangehenden Logikteil 73 mittels eines Flip-Flops (FF). Der Logikteil 73 erzeugt die voranstehend erwähnte Verzögerungszeit mittels eines Zählers, der den Haupttakt von der Taktquelle 25 empfängt. Wenn die höheren vier Ausgangsbits in dem Zähler alle auf einen Logikpegel "H" gehen, ändert der Ausgang des Logikteils den Status des Flip- Flops (FF) in dem Logikteil 74, um das UND-Gatter 72 zu öffnen. Der voranstehend erwähnte Zähler wird durch einen IRQ-RÜCKSETZUNGS-Impuls zurückgesetzt, der in der Haupt-LSI 22 erzeugt wird, um so den Pegel der IRQ-Leitung 17 schnell zurückzusetzen. Wenn der Pegel für eine lange Zeit auf "L" gehalten wird, ist es unmöglich, auf den nächsten IRQ anzusprechen. Dementsprechend wird der Pegel der IRQ-Leitung 17 bald nach der Ausgabe der IRQ auf den gewöhnlichen Zustand zurückgeführt.
Die Fig. 7A und 7B zeigen ein Blockschaltbild, welches ein ausführliches Beispiel der Haupt-LSI in Fig. 3 zeigt. Der Datenbus 20 links oben in Fig. 7A ist über acht Datenleitungen D0 bis D7 mit der Prozessoreinheit (Haupt-CPU) 11 verbunden. Unter den Datenbus 20 ist ein Eingangsadressbus gezeigt. Ein interner Adressdecoder 82 bestimmt interne Register 83 bis 87 und bestimmt ferner über einen Adressdecoder 81 die externen Speicher, wie beispielsweise das ROM 18, das RAM 19 und so weiter (SUBLSI22, D-BB41). Das Register 83 arbeitet mit einer Aus/Ein-Einheit 91 für serielle Daten zusammen, die die Eingangsdaten oder Ausgangsdaten handhabt, die über die Neben-CPU 51 an die Anzeige 52 und den Tastenschalter 53 kommuniziert werden sollen. Die Haupt-LSI 21 arbeitet bei der niedrigen Taktgeschwindigkeit, beispielsweise 92 KHz. Der Takt von 96 KHz wird einerseits nach einer Frequenzteilung von dem Taktteiler 92 verwendet. Andererseits wird der Takt von 96 KHz zum Ansteuern eines internen Intervallzeitgebers 93 verwendet, der eine Zeitgeberverarbeitungseinheit 94 und einen IRQ-Steurer 95 steuert. Der IRQ-Steuerer 95 arbeitet auch mit dem IRQ-Verarbeitungsregister 84 zusammen, welches aufzeichnet, welcher Interrupt (IRQ-R) erzeugt wird. Die Einheit 94 behandelt die voranstehend erwähnte Hochgeschwindigkeits-Verwaltung. Das entsprechende Register 85 für den Zeitgeber zeichnet eine Vielzahl von Behandlungs-, d.h. Verwaltungs-Zeiten auf, die von der CPU 11 geschrieben werden. Der IRQ-Steuerer 95 empfängt eine Vielzahl von Interrupt IRQ-R. Ein wichtiger IRQ-R wird von einem BCH- Decoder 97 (Fig. 7B) gegeben, der die voranstehend erwähnte Fehlerkorrektur der empfangenen Daten mittels eines BCH-Codes behandelt. Wenn der Datenwert empfangen wird, sendet der Decoder 94 den IRQ-R an den Steuerer 95. Ein anderer IRQ-R wird erzeugt, wenn beispielsweise ein Batterieproblem auftritt.
In Fig. 7B empfängt der voranstehend erwähnte BCH-Decoder 97 Daten, die von Elementen 101 bis 105 verarbeitet werden, die gemeinsam mit einer Wort-Synchronisations-Detektionseinheit 106 verbunden sind. Der Einheit 106 werden die empfangenen Daten (RDAT) und ferner der entsprechende empfangene Takt (RCLK) zur Verfügung gestellt. Das Element 101 behandelt die voranstehend erwähnte Mehrheitsentscheidung für Bits. Das Element 102 behandelt die voranstehend erwähnte Mehrheitsentscheidung für das belegt/frei-(B/I)-Bit. Das Element 103 ist eine Wortsychronisations-Schutzeinheit, die bestimmt, daß eine Wortsynchronisation herstellt ist, wenn die Synchronisation aufeinander folgend zweimal erfaßt wird, oder andererseits bestimmt, daß die Wortsynchronisation aufrecht erhalten wird, bis die Synchronisation nacheinander fünfmal nicht detektiert wird. Die Elemente 104 und 105 sind Zeitsteuerungsgeneratoren zur Handhabung von Daten des Sprach-(V)-Kanals bzw. Daten des Steuer-(C)-Kanals, wobei beide Kanaldaten nachstehend erläutert werden.
Das Element 96 ist ein Haupttakt-Steuerer, der das voranstehend erwähnte BA-Signal empfängt und die voranstehend erwähnte Interrupt-Anforderung IRQ und den Haupttakt M-CLK sendet. Der Steuerer 96 erzeugt ferner einen Takt von 1 MHz, der für einen anderen Zweck verwendet wird und die vorliegende Erfindung nicht betrifft.
Fig. 8 zeigt ein bekanntes Datenformat der Steuerkanaldaten. Die mobile Telefonstation erhält immer den Datenwert aus Fig. 8 von einer Land-Station, wenn die mobile Telefonstation in einen Warte-Zustand zum Übertragen von Daten gebracht wird. Der Datenwert hat gewöhnlicherweise eine Geschwindigkeit von 10 Kpbs. Die mobile Telefonstation erfaßt eine Existenz von Daten durch Auffinden eines Punktierungs-Teils, der aus 10 Bits besteht, die ein Bitmuster von "1010...10" aufweisen. Der Anfangsteil (Heading) des Datenwerts wird durch einen Wortsynchronisationsteil erfaßt, der aus 11 Bits gebildet ist, die ein Bitmuster von "11100010010" aufweisen. Wie voranstehend erwähnt werden die Worte (40 Bits) wiederholt fünfmal übertragen. Tatsächlich besteht jeder Wortabschnitt aus einem Teil eines Worts A und einem Teil eines Worts B. Eines der Worte A und B wird einem jeweiligen Benutzer vorher mittels eines Vertrags zugeordnet. Nach der voranstehend erwähnten Mehrheitsentscheidung für das Wort A (oder das Wort B) wird die voranstehend erwähnte BCH (beispielsweise (40, 28; 5))-Fehlerkorrektur von dem BCH-Decoder (in Fig. 7B mit 97 angezeigt) ausgeführt, um 40 Bit Daten zu erhalten. Die Zahlen (40, 28; 5) bedeuten, daß jedes Wort eine Länge von 40 Bits aufweist, wobei 28 Bits davon für eine inhärente Information verwendet werden und die Fehlerkorrekturfähigkeit eine Güte 5 ist. Somit wird das korrekte Wort mit 40 Bits einschließlich 12 Bits als Paritybits in einem 40-stufigen Schieberegister (in Fig. 7B mit 99 gezeigt) gespeichert und in einem Register für empfangene Daten (in Fig. 7B mit 87 gezeigt) gespeichert. In Fig. 7B wird der von dem BCH-Decoder 97 erfaßte Fehler von dem Fehlerzähler 98 gezählt und das Ergebnis wird in dem Fehlerregister 86 gespeichert. Die Haupt-CPU 11 bestimmt durch Bezugnahme auf das Ergebnis in dem Register 86, ob der Datenwert in dem Register 87 verwendet werden soll oder nicht.
Fig. 9 zeigt ein bekanntes Datenformat der Sprachkanaldaten. Der Sprachkanaldatenwert wird als ein Burst von der Land- Station zugeführt. Die Datengeschwindigkeit ist 10 Kbps. In Fig. 9 ist "W.S." eine Abkürzung der Wortsynchronisation (WORT SYNC), "DOT." bezeichnet die Punktierung. Die Bitmuster der "PUNKTIERUNG" und der "WORT SYNS" sind identisch zu denjenigen, die unter Bezugnahme auf Fig. 8 erläutert wurden. Der Anfangsteil jedes Datenabschnitts wird der Verwendung einer 101 Bit Punktierung mittels der digitalen Basisbandeinheit (in Fig. 3 mit 41 gezeigt) erfaßt und die Einheit 41 erzeugt dann eine Präambel-Erfassung, die ein Signal "PDI" anzeigt, das an die Neben-LSI 22 gesendet wird. Die Neben-LSI 22 empfängt das PDI-Signal und erzeugt einen Schutzimpuls (XGRD), der an die Haupt-LSI 21 gesendet werden soll. Der Schutzimpuls ist 103,2 ms, was der Länge jedes Datenabschnitts entspricht. Während der Existenz des Schutzimpulses werden der empfangene Datenwert "RDAT" und der empfangene Takt "RDCLK" von der Neben-LSI 22 an die Haupt-LSI 21 angelegt.
Die Haupt-LSI 21 führt beim Empfang des "RDAT" und "RDCLK" die Mehrheitsentscheidung und die BCH-Fehlerkorrektur aus. Am Ende wird die Interrupt-Anforderung IRQ an die Haupt-CPU 11 wie voranstehend erwähnt verwendet, gesendet.
Die Fig. 10A und 10B zeigen ein Blockschaltbild, welches ein ausführliches Beispiel der Neben-LSI aus Fig. 3 zeigt. Die Neben-LSI 22 ist auch mit dem Datenbus 20 verbunden, genauso wie dies die Haupt-LSI 21 ist. Eine Addressdecoder 121 arbeitet wie der Adressdecoder (in Fig. 7A mit 82 angezeigt). A0 bis A3 sind unter Bits des voranstehend erwähnten Adressbuses. Die Zeichen "OE", "WE" und "XCE" bezeichnen ein Ausgabefreigabesignal, ein Schreibfreigabesignal bzw. ein Chipfreigabesignal. Der Adressdecoder 121 bestimmt eines der Register 122 bis 126. Das Register 122 speichert ein Übertragungs-OK-Signal und ein Übertragungszeitsteuerungssignal von der CPU 11. Das Register 123 speichert einen inhärenten Datenwert, der übertragen und von der CPU 11 empfangen werden soll. Das Register 124 speichert einen Steuerdatenwert für die digitalen und analogen Basisbandeinheiten 41 und 42. Andererseits speichert das Register 125 einen Datenwert, der tatsächlich von diesen Basisbandeinheiten 41 und 42 verarbeitet werden soll. Das Register 126 speichert einen Kanalwähldatenwert, der von der CPU 11 bestimmt wird. Der Kanalwähldatenwert, d.h. ein Abstimmdatenwert, wird an die Sende- und Empfangseinheit (T/R) (in Fig. 3 mit 13 gezeigt) über eine Übertragungseinheit 127 für T/R serielle Daten gesendet, die Signale "SYNSTB" (Synthesizer-Strobe), "SYNCLK" (Synthesizer- Takt) und "SYNDAT" (Synthesizer-Datenwert) erzeugt.
Eine Übertragungseinheit 128 für BB-(Basisband) serielle Daten arbeitet mit den Registern 124 und 125 zusammen, um Signale "ABBSTB" (Strobe für die analoge Basisbandeinheit), "DBBSTB" (Strobe für die digitale Basisbandeinheit), "BBCLK" (Basisbandeinheits-Takt) und "BBDTA" (Basisbandeinheit- Datenwert) zu erzeugen, die an die digitalen und analogen Basisbandeinheiten 41 und 42 gesendet werden.
Eine Übertragungseinheit 129 arbeitet mit den Registern 122 und 123 zusammen, zusammen mit einem Taktgenerator (CLK GEN) 130 für Daten, um die Übertragungsdaten an die digitale Basisbandeinheit 41 auszugeben. Die Einheit 129 gibt auch einen nicht-maskierbarten Interrupt (NMI) an die CPU 11 aus. Der NMI unterscheidet sich von der voranstehend erwähnten Interrupt-Anforderung IRQ. Der NMI weist die höchste Priorität zum Übertragen von Daten auf.
Ein geteilte-Phase/nicht-auf-Null-Zurückkehrungs Wandler (SPL/NRZ) 131 erhält das empfangene geteilte-Phase-Signal "RSPL" zusammen mit dem Haupttakt M-CLK und dem Takt von dem Generator 130. Gleichzeitig arbeitet der SPL/NRZ-Wandler 131 mit einer phasenstarren Schleifeneinheit (PLL) 132 für Daten zusammen, die den empfangenen Datentakt "RDCLK" erzeugt, der an die Haupt-LSI 21 gesendet werden soll.
Das voranstehend erwähnte "PDI"-Signal und das "XGRD"-Signal werden von dem Schutzzeitgeber 133 behandelt. Der voranstehend erwähnte Takt von 96 KHz zum Ansteuern der Haupt-LSI 21 wird über einen Stopf-Teiler 134 und einen Taktgenerator (CLK GEN) 135 ausgegeben. Der Teiler 134 setzt die Frequenz des Haupttakt M-CLK auf eine bestimmte Frequenz herab, die von dem Generator 135 weiter verringert wird, um ein 96 KHz Taktsignal zu erhalten.
Wie voranstehend ausführlich erläutert wurde, ist die mobile Telefonstation gemäß der vorliegenden Erfindung zum Einsparen der Batterieenergie in der mobilen Telefonstation und zum Verlängern der Lebensdauer der Batterie sehr nützlich. Gemäß einem Beispiel wird der Gesamtstromverbrauch der mobilen Telefonstation von 23 mA, was ein Wert des Standes der Technik ist, auf 15 mA verringert.

Claims

1. Mobile Telefonstation, die von einer Batterie (15) mit Energie versorgt wird und umfaßt:

a) eine Funkeinrichtung (13) zum Übertragen und Empfangen von Funkfrequenzsignalen mit einer Antenne (14);

b) eine Steuereinrichtung (10), die betriebsmäßig mit der Funkeinrichtung (13) verbunden ist, zum Ausführen von ersten und zweiten Steuerfunktionen, wobei die Steuereinrichtung (10) umfaßt:

b1) eine Prozessoreinrichtung (11) zum Verarbeiten der ersten Steuerfunktionen unter Zusammenarbeit mit Speichern, wobei die ersten Funktionen nicht häufig verwendet werden, sondern kompliziert sind und bei einer hohen Taktgeschwindigkeit arbeiten; und

b2) eine Logikeinrichtung (12) zum Verarbeiten von zweiten Steuerfunktionen, die konstant und häufig bei einer niedrigen Taktgeschwindigkeit verwendet werden;

dadurch gekennzeichnet, daß

b3) die Prozessoreinrichtung (11) die ersten Steuerfunktionen ansprechend auf ein Aktivierungssignal (17), welches von der Logikeinrichtung (12) bereitgestellt wird, verarbeitet und eine Einrichtung umfaßt, um die Prozessoreinrichtung (11) in einen Halte- Zustand (BA), der an die Logikeinrichtung zurück berichtet wird, zu bringen, wenn die Prozessoreinrichtung (11) eine Verarbeitung der ersten Steuerfunktionen beendet; und

b4) die Logikeinrichtung (12) das Aktivierungssignal (17) an der Prozessoreinrichtung (11) bereitstellt, wenn die ersten Steuerfunktionen verarbeitet werden müssen und umfaßt:

- eine Taktbereitstellungseinrichtung zum selektiven Bereitstellen eines Hochgeschwindigkeits-Taktsignals an der Prozessoreinrichtung (11) auf Grundlage des Halte-Zustands; und

- eine Blockiereinrichtung zum Abblocken des Hochgeschwindigkeits-Taktsignals von der Prozessoreinrichtung (11), wenn sich die Prozessoreinrichtung (11) in dem Halte-Zustand befindet.

2. Mobile Telefonstation nach Anspruch 1, dadurch gekennzeichnet, daß die Logikeinrichtung (12) einen Logikpegel auf einer Busverfügbarkeits-(BA)- Signalleitung (16), die zwischen die Logikeinrichtung (12) und die Prozessoreinrichtung (11) geschaltet ist, überwacht, und wenn der Logikpegel auf der BA- Signalleitung (16) einen ersten Logikpegel annimmt, die Logikeinrichtung (12) detektiert, daß die Prozessoreinrichtung (11) sich in dem Halte-Zustand befindet.

3. Mobile Telefonstation nach Anspruch 2, dadurch gekennzeichnet, daß die Prozessoreinrichtung (11) selbst in den Halte-Zustand (BA) durch Ausführung darin einer "Warten auf einen Interrupt"-Anweisung, die jedesmal erzeugt wird, wenn jeder Prozeß einer Behandlung der ersten Steuerfunktionen endet, übergeht.

4. Mobile Telefonstation nach Anspruch 3, dadurch gekennzeichnet, daß die Logikeinrichtung (12) eine Interrupt-Anforderung bezüglich der "Warten auf einen Interrupt"-Anweisung an die Prozessoreinrichtung (11) jedesmal dann ausgibt, wenn ein Interrupt in der Logikeinrichtung (12) auftritt, wobei jeder der Interrupts eine Aktivierung der Prozessoreinrichtung (11) erfordert.

5. Mobile Telefonstation nach Anspruch 4, dadurch gekennzeichnet, daß die Speicher zum Zusammenarbeiten mit der Prozessoreinrichtung (11) einen Nur-Lese- Speicher (ROM) zum Speichern eines Programms umfassen, um die Prozessoreinrichtung (11) zu betreiben, wobei das Programm nicht autonom ist, sondern externen Befehlen, die von der Logikeinrichtung (12) ausgegeben werden, ausgesetzt ist.

6. Mobile Telefonstation nach Anspruch 4, dadurch gekennzeichnet, daß die Interrupt-Anforderung unmittelbar nach dem Auftreten von irgendeinem der Interrupts ausgegeben wird, wenn ein zugehöriger Interrupt während eines Zustands auftritt, in dem der Logikpegel auf der BA-Signalleitung (16) einen zweiten Logikpegel annimmt, der anzeigt, daß die Prozessoreinrichtung (11) sich nicht in dem Halte- Zustand (BA) befindet, sondern sich in einem Betriebszustand befindet.

7. Mobile Telefonstation nach Anspruch 4, dadurch gekennzeichnet, daß die Interrupt-Anforderung nach einer vorgegebenen Verzögerungszeit von dem Auftreten irgendeiner der Interrupts ausgegeben wird, wenn ein zugehöriger Interrupt während des Halte-Zustands (BA) auftritt, wobei der Logikpegel auf der BA-Signalleitung (16) einen ersten Logikpegel annimmt.

8. Mobile Telefonstation nach Anspruch 7, dadurch gekennzeichnet, daß die vorgegebene Verzögerungszeit eine Zeit ist, die zur Bereitstellung des Hochgeschwindigkeitstakts benötigt wird, der normalerweise die Prozessoreinrichtung (11) ansteuern kann.

9. Mobile Telefonstation nach Anspruch 6, dadurch gekennzeichnet, daß der Hochgeschwindigkeitstakt erhalten wird, indem ein Haupttakt, der von der Logikeinrichtung (12) bereitgestellt wird, in der Frequenz geteilt wird; und

die Logikeinrichtung (12) darin eine Verzögerungseinrichtung enthält, die eine Verzögerung bereitstellt, die der Bereitstellung der Geschwindigkeit des hohen Haupttakts angepaßt ist, der von der Haupttaktquelle erzeugt wird, die von der Logikeinrichtung (23) bereitgestellt wird.

10. Mobile Telefonstation nach Anspruch 9, dadurch gekennzeichnet, daß der Haupttakt an die Prozessoreinrichtung (11) über eine erste Logikeinrichtung (61) gesendet wird, die zwei Eingänge empfängt, wobei einer der Logikpegel auf der BA- Signalleitung (16) und der andere der Interrupt ist;

die erste Logikeinrichtung (61) arbeitet, um den Haupttakt zu erzeugen, unabhängig von der Existenz des Interrupts, wenn der Logikpegel auf der BA-Signalleitung (16) den zweiten Logikpegel annimmt, während die erste Logikeinrichtung (61) arbeitet, um den Haupttakt bei dem Auftreten eines Interrupts während eines Zustands zu erzeugen, bei dem der Logikpegel auf der BA- Signalleitung (16) den ersten Logikpegel annimmt, d.h. während des Halte-Zustands (BA).

11. Mobile Telefonstation nach Anspruch 9, dadurch gekennzeichnet, daß die Interrupt-Anforderung an die Prozessoreinrichtung (11) über eine zweite Logikeinrichtung ausgegeben wird, die zwei Eingänge empfängt, wobei einer der Logikpegel auf der BA- Signalleitung (16) ist, und wobei der andere der Interrupt ist;

die zweite Logikeinrichtung arbeitet, um eine Interrupt- Anforderung unmittelbar nach dem Empfang einer Unterbrechung zu erzeugen, wenn der Logikpegel auf der BA-Signalleitung (16) den zweiten Logikpegel annimmt, und sie eine Interrupt-Anforderung nach der vorgegebenen Verzögerungszeit erzeugt, wenn der Logikpegel auf der BA-Signalleitung (16) den ersten Logikpegel annimmt.

12. Mobile Telefonstation nach Anspruch 1, dadurch gekennzeichnet, daß die Prozessoreinrichtung (11) die ersten Steuerfunktionen zum Durchführen einer Stationssteuerung, einer Datenübertragungsverarbeitung und einer Niedriggeschwindigkeitszeitgeber-Verwaltung verwendet; und

die Logikeinrichtung (12) die zweiten Steuerfunktionen zum Durchführen einer Datenempfangsverarbeitung und einer Hochgeschwindigkeitszeitgeber-Verwaltung verwendet.

13. Mobile Telefonstation nach Anspruch 12, dadurch gekennzeichnet, daß die Stationssteuerung wenigstens eine Anrufeinleitung, einen Anrufabschluß und eine Aufzeichnung des Standorts der mobilen Telefonstation behandelt.

14. Mobile Telefonstation nach Anspruch 12, dadurch gekennzeichnet, daß die Datenempfangsverarbeitung wenigstens eine Wortsynchronisation von empfangenen Daten, eine Mehrheitsentscheidung für Worte, die wiederholt als die empfangenen Daten übertragen werden, eine Mehrheitsentscheidugn für belegt/frei-Anzeigebits und eine Fehlerkorrektur der empfangenen Daten mit einem BCH-Code umfaßt.

15. Mobile Telefonstation nach Anspruch 1, dadurch gekennzeichnet, daß die Prozessoreinrichtung (11) und die Logikeinrichtung (12) durch CMOS-Einrichtungen gebildet sind.

16. Mobile Telefonstation nach Anspruch 1, dadurch gekennzeichnet, daß die Logikeinrichtung (12) durch eine Großintegrationslogik-(LSI)-Einheit gebildet ist.

17. Verfahren zum Steuern einer mobilen Telefonstation, die von einer Batterie (15) mit Energie versorgt wird und eine Steuereinrichtung (10) zum Durchführen von ersten und zweiten Steuerfunktionen in einer Prozessoreinrichtung (11) bzw. eine Logikeinrichtung (12) aufweist, umfassend die folgenden Schritte:

a) Übertragen und Empfangen von Funkfrequenzsignalen mit einer Antenne (14) von einer Funkeinrichtung (13);

b1) Verarbeiten der ersten Steuerfunktionen von der Prozessoreinrichtung (11) unter Zusammenarbeit mit Speichern, wobei die ersten Funktionen nicht häufig verwendet werden, sondern kompliziert sind und bei einer hohen Taktgeschwindigkeit arbeiten; und

b2) Verarbeiten der zweiten Steuerfunktionen, die konstant und häufig bei einer niedrigen Taktgeschwindigkeit verwendet werden von der Logikeinrichtung (12);

gekennzeichnet durch die folgenden Schritte:

b3) Verarbeiten der ersten Steuerfunktionen von der Prozessoreinrichtung (11) im Ansprechen auf ein Aktivierungssignal (17), welches von der Logikeinrichtung (12) bereitgestellt wird, und Bringen der Prozessoreinrichtung (11) in einen Halte-Zustand (BA), der an die Logikeinrichtung (12) berichtet wird, wenn die Prozessoreinrichtung (11) eine Verarbeitung der ersten Steuerfunktionen beendet; und

b4) Bereitstellen des Aktivierungssignals (17) an der Prozessoreinrichtung (11) von der Logikeinrichtung (12), wenn die ersten Steuerfunktionen ausgeführt werden müssen; und

- selektives Bereitstellen eines Hochgeschwindigkeits-Taktsignals an der Prozessoreinrichtung (11) auf Grundlage des Halte-Zustands von einer Taktbereitstellungseinrichtung; und

- Abblocken des Hochgeschwindigkeits-Taktsignals von der Prozessoreinrichtung (11) von einer Blockierungseinrichtung, wenn die Prozessoreinrichtung (11) sich in dem Halte- Zustand befindet.