DE68918822T2

DE68918822T2 - Integrierte Schaltung mit verminderter Versorgungsspannung.

Info

Publication number: DE68918822T2
Application number: DE68918822T
Authority: DE
Inventors: David B Scott
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1988-12-19
Filing date: 1989-12-05
Publication date: 1995-02-09
Anticipated expiration: 2009-12-06
Also published as: EP0375197A3; US5079441A; EP0375197A2; KR0152259B1; KR900010962A; EP0375197B1; DE68918822D1; JPH02260562A

Description

Technisches Gebiet der Erfindung

Diese Erfindung betrifft allgemein integrierte Schaltungen, insbesonderere eine integrierte MOS-Transistor-Schaltung mit reduzierten Spannungen.

Hintergrund der Erfindung

Heutige integrierte CMOS-Schaltungen verwenden eine 5- Volt-Energieversorgung. Mit der Reduzierung der Größe der CMOS- Vorrichtungen wird auch die Spannung reduziert, die die Vorrichtung aushalten kann. Folglich wird zur Aufnahme der kleineren CMOS-Vorrichtungen eine kleinere Energieversorgungsspannung benötigt.
Um die Kompatibilität mit integrierten CMOS-Schaltungen sowie anderen Technologien wie Bipolar und ECL zu erhalten, die eine 5-Volt-Energieversorgung verwenden, ist es wunschenswert, daß die neuen integrierten CMOS-Schaltungen an ihren externen Pins ebenfalls eine 5-Volt-Energieversorgung verwenden. Allerdings muß intern eine niedrigere Spannung wie 2,5 - 3,0 Volt für die CMOS-Vorrichtungen vorgesehen werden.
Eine Alternative ist die Verwendung eines chipinternen Spannungsreglers, der mit 5 Volt betrieben wird und eine niedrigere Spannung, wie 2,5 Volt, ausgibt. Eine solche Anordnung ist ineffizient, da die überschüssige Spannung als Wärme abgeleitet würde, und damit sowohl vom Standpunkt der Leistung als auch der Zuverlässigkeit nicht erwünscht.
Deshalb ergab sich in der Industrie die Notwendigkeit, eine integrierte Schaltung mit einem 5-Volt-Energieversorgungseingang, der die CMOS-Vorrichtungen mit der integrierten Schaltung mit reduzierter Spannung wirksam versorgt.

Zusammenfassung der Erfindung

Nach der vorliegenden Erfindung sind eine integrierte Schaltung und ein Verfahren zum Liefern von Spannungen an diese vorgesehen, die im wesentlichen die Probleme ausschalten, die mit integrierten Schaltungen verbunden sind, die Schaltungsblöcke mit niedriger Spannung umfassen.
Nach einem ersten Gesichtspunkt der vorliegenden Erfindung ist eine integrierte Schaltung mit einer Anzahl von Schaltungsblöcken vorgesehen, enthaltend:
eine erste Versorgungsschiene auf einer ersten vorbestimmten Spannung;
eine zweite Versorgungsschiene auf einer zweiten vorbestimmten Spannung, wobei die Schaltungsblöcke in Paaren von Schaltungsblöcken mittels einer Zwischenverbindungs-Verdrahtung in Serie zwischen der ersten und der zweiten Versorgungsschiene angeschlossen sind;
eine Zwischenversorgungsschiene auf einer Zwischenspannung zwischen der ersten und der zweiten vorbestimmten Spannung, die zwischen den Schaltungsblöcken jedes Paars angeordnet und mit der Zwischenverbindungs-Verdrahtung zwischen den Schaltungblökken jedes Paares verbunden ist; und
einen Verstärker, der zwischen der ersten und der zweiten Versorgungsschiene angeschlossen ist, um Strom zu der Zwischenversorgungsschiene zu liefern, damit deren Spannung auf der Zwischenspannung gehalten wird.
Nach einem zweiten Gesichtspunkt der vorliegenden Erfindung ist ein Verfahren zur Lieferung von Spannung zu einer Anzahl von Schaltungsblöcken in einer integrierten Schaltung vorgesehen, in welcher die Schaltungsblöcke in Paaren angeordnet sind, wobei die Blöcke in jedem Paar mittels einer Zwischenverbindungs-Verdrahtung in Serie zwischen ersten und zweiten Anschlüssen angeschlossen sind, wobei das Verfahren umfaßt:
Lieferung einer ersten und einer zweiten vorbestimmten Spannung,
Anlegen der ersten bzw. der zweiten Spannung an den ersten bzw. den zweiten Anschluß jedes Paars,
Lieferung einer dritten Spannung, die von der ersten und der zweiten Spannung durch Mittel abgeleitet wird, die einen Verstärker enthalten, und die zwischen der ersten und der zweiten Spannung liegt, und
Anlegen der dritten Spannung an die Zwischenverbindungs- Verdrahtung zwischen den Blöcken jedes Paars.
Ein Beispiel der integrierten Schaltung weist eine erste und eine zweite Spannungsversorgungsschiene auf, die typischerweise mit 0 bzw. 5 Volt vorgespannt sind. CMOS-Schaltungsblöcke sind in Serie zwischen der ersten und der zweiten Versorgungsschiene angeschlossen, wobei eine Zwischenversorgungsschiene zwischen die Schaltungsblöcke angeschlossen ist. Demnach empfängt jedes Paar von Schaltungsblöcken die 5 Volt über die erste und die zweite Versorgungsschiene, wobei ein Schaltungsblock eine Spannung empfängt, die gleich dem Potential zwischen der ersten Versorgungsschiene und der Zwischenversorgungsschiene ist, und der zweite Schaltungsblock eine Spannung empfängt, die gleich dem Potential zwischen der Zwischenversorgungsschiene und der zweiten Versorgungsschiene ist. Ein Verstärker ist zwischen der ersten und der zweiten Versorgungsschiene angeschlossen, um Strom zu der Zwischenversorgungsschiene zu liefern, damit die Spannung dort auf einer vorbestimmten Zwischenspannung gehalten wird.
Die vorliegende Erfindung sieht den technischen Vorteil vor, daß Einrichtungen, die eine reduzierte Spannung erfordern, auf einer integrierten Schaltung verwendet werden können, die herkömmliche Spannungsversorgungen empfängt, die zu anderen integrierten Schaltungen auf der Leiterplatte passen. Die vorliegende Erfindung ist wirksamer als ein chipinterner Spannungsregler, der beispielsweise Energie auf einem 5-Volt-Pegel ableiten würde, während er bei einem Pegel von 2,5 Volt (oder einem anderen Zwischenpegel) arbeitet.

Kurze Beschreibung der Zeichnungen

Zum vollständigeren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen; darin zeigen
Fig. 1 veranschaulichend ein Blockdiagramm einer Schaltung, die die vorliegende Erfindung verwendet; und
Fig. 2 veranschaulichend ein Schaltungsdiagramm von zwei CMOS-Schaltungsblöcken, die zwischen den Spannungsversorgungsschienen und der Zwischenversorgungsschiene angeschlossen sind.

Detaillierte Beschreibung der Erfindung

Die bevorzugte Ausführungsform der vorliegenden Erfindung ist am besten unter Bezug auf Fig. 1-2 der Zeichnungen zu verstehen, wobei für gleiche und entsprechende Teile der verschiedenen Zeichnungen gleiche Bezugsziffern verwendet sind.
Fig. 1 veranschaulicht ein Blockdiagramm einer integrierten Schaltung, die Niederspannungs-CMOS-Einrichtungen verwendet. Die integrierte Schaltung 10 empfängt ihre Spannung von einer Spannungsversorgungsschiene 12 mit 5 Volt (zu Masse) und einer Massespannungs-Versorgungsschiene 14. Der Verstärker 16 ist zwischen den Spannungsversorgungsschienen 12 und 14 und an eine 2,5-Volt-Versorgungsschiene 18 angeschlossen. Die Niederspannungs-CMOS-Blöcke 20 sind in Paaren 22 aus in Serie geschalteten Schaltungsblöcken 20 so gruppiert, daß jedes CMOS- Paar 22 über die Spannungsversorgungsschienen 12 und 14 angeschlossen ist. Demnach empfängt jedes CMOS-Paar 22 5 Volt. Die 2,5-Volt-Versorgungsschiene 18 ist zwischen die CMOS-Schaltungsblöcke 20 geschaltet, die jeweils ein Schaltungspaar 22 aufweisen. Die bipolaren Schaltungen 24 sind über die Spannungsversorgungsschiene 12 und 14 geschaltet.
Jedes CMOS-Schaltungspaar 22 empfängt im Betrieb eine Spannung von 5 Volt. Die 2,5-Volt-Versorgungsschiene 18 wird durch den Verstärker 16 auf 2,5 Volt gehalten, der den nicht abgeglichenen Strom zu der 2,5-Volt-Versorgungsschiene 18 liefert. Demnach empfängt jeder der CMOS-Schaltungsblöcke 20 einzeln 2,5 Volt.
Fig. 2 veranschaulicht ein Schaltungsdiagramm zweier Niederspannungs-CMOS-Schaltungen 20a und 20b, die in der integrierten Schaltung 10 der vorliegenden Erfindung verwendet werden. Die erste CMOS-Schaltung 20a, ein Inverter, weist einen PMOS-Transistor 26 und einen NMOS-Transistor 28 auf. Der PMOS- Transistor 26 weist einen ersten Source-/Drain-Anschluß, der an die 5-Volt-Versorgungschiene 12 angeschlossen ist, sowie einen zweiten Source-/Drain-Anschluß auf, der mit einem Source-/Drain-Anschluß des NMOS-Transistors 28 verbunden ist. Der andere Source-/Drain-Anschluß des NMOS-Transistors 28 ist an der 2,5-Volt-Versorgungsschiene 18 angeschlossen. Die zweite CMOS- Schaltung 20b weist auch einen PMOS-Transistor 30 und einen NMOS-Transistor 32 auf. Der PMOS-Transistor 30 weist einen ersten Source-/Drain-Anschluß, der an der 2,5-Volt-Versorgungsschiene 18 angeschlossen ist, sowie einen zweiten Source- /Drain-Anschluß auf, der an einen Source-/Drain-Anschluß des NMOS-Transistors 32 angeschlossen ist. Der andere Source- /Drain-Anschluß des NMOS-Transistors 32 ist an der Masseversorgungsschiene 14 angeschlossen.
Die CMOS-Schaltungen 20a-b sind zur Veranschaulichungszwecken als Inverter gezeigt. Diese Schaltungen sind beispielshalber gezeigt; der Fachmann wird verstehen, daß kompliziertere Schaltungen ähnlich implementiert sein könnten.
Bei jedem CMOS-Schaltungspaar 22 weist einer der CMOS- Blöcke 20 einen NMOS-Transistor mit einer 2,5-Volt-Substratvorspannung auf. Folglich müssen die N-Kanal-Einrichtungen an entgegengesetzten Seiten der 2,5-Volt-Versorgungsschiene 18 möglicherweise auf unterschiedliche Weise hergestellt werden. Zwei alternative Schemata können verwendet werden, um die 2,5-Volt- Substratvorspannung zu kompensieren. Die einfachste Kompensationstechnik liegt darin, die Schwellenspannung eines NMOS-Transistors anders einzustellen als beim anderen. Die zweite Kornpensationstechnik besteht darin, jeden NMOS-Transistor durch Verwendung einer vergrabenen N+-Diffundierung in einer P-Wanne zu isolieren, so daß jeder NMOS-Transistor in seiner eigenen P- Wanne sitzt. P-Kanal-Transistoren unterliegen nicht dem gleichen Problem, da jede P-Kanal-Einrichtung typischerweise in ihrer eigenen N-Wanne sitzt.
Es sei bemerkt, daß die bevorzugte Ausführungsform zwar eine 2,5-Volt-Versorgungsschiene 18 zeigt, diese Zwischenversorgungsschiene aber nach Wunsch auf jeder Spannung zwischen 0 und 5 Volt gehalten werden könnte. Die Versorgungsschiene 18 könnte beispielsweise auf 3 Volt gehalten werden, wobei vorgesehen ist, daß 2-Volt-CMOS-Schaltungen zwischen der Zwischenversorgungsschiene 18 und der 5-Volt-Versorgungsschiene 12 und 3-Volt-CMOS-Schaltungen zwischen der Masseversorgungsschiene 14 und der Zwischenversorgungsschiene 18 implementiert sind.
Die vorliegende Erfindung sieht den technischen Vorteil vor, daß CMOS-Schaltungen bei reduzierten Spannungen betrieben werden können, wodurch die Effekte heißer Elektronen vermieden werden und ein chipinterner Regler nicht benötigt wird. Chipinterne Regler sind unerwünscht, da sie Energie auf einem 5-Volt- Pegel ableiten, während sie die Leistung einer reduzierten Versorgung liefern.
Es sei bemerkt, daß die vorliegende Erfindung zwar in Verbindung mit externen Spannungsversorgungen von 0 und 5 Volt diskutiert wurde, die in dieser Erfindung verkörperten Konzepte aber unabhängig von den tatsächlich verwendeten externen Spannungen nützlich sein können. Es sei weiter bemerkt, daß eine Anzahl von Zwischenversorgungsschienen 18 verwendet werden könnte, um die Spannung von den äußeren Versorgungsschienen 12 und 14 auf mehr als zwei Inkremente aufzuteilen.

Claims

1. Integrierte Schaltung mit einer Anzahl von Schaltungsblöcken (20), enthaltend:

eine erste Versorgungsschiene (14) auf einer ersten vorbestimmten Spannung;

eine zweite Versorgungsschiene (12) auf einer zweiten vorbestimmten Spannung, wobei die Schaltungsblöcke in Paaren (22) von Schaltungsblöcken mittels einer Zwischenverbindungs-Verdrahtung in Serie zwischen der ersten und der zweiten Versorgungsschiene angeschlossen sind;

eine Zwischenversorgungsschiene auf einer Zwischenspannung zwischen der ersten und der zweiten vorbestimmten Spannung, die zwischen den Schaltungsblöcken jedes Paars angeordnet und mit der Zwischenverbindungs-Verdrahtung zwischen den Schaltungsblöcken jedes Paares verbunden ist; und

einen Verstärker (16), der zwischen der ersten und der zweiten Versorgungsschiene angeschlossen ist, um Strom zu der Zwischenversorgungsschiene zu liefern, damit deren Spannung auf der Zwischenspannung gehalten wird.

2. Integrierte Schaltung nach Anspruch 1, bei welcher die erste Versorgungsschiene (14) mit Masse verbunden ist und die zweite Versorgungsschiene (12) eine Spannung über Masse liefert, die doppelt so groß wie die Spannung ist, die die Zwischenversorgungsschiene (18) über Masse liefert.

3. Integrierte Schaltung nach Anspruch 2, bei welcher die zweite Versorgungsschiene (12) eine Spannung von 5 Volt über Masse liefert und die Zwischenversorgungsschiene (18) 2,5 Volt über Masse liefert.

4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, bei welcher die Schaltungsblöcke (20) CMOS-Schaltungen (20a, 20b) enthalten, von denen jede einen NMOS-Transistor (28, 32) und einen PMOS-Transistor (26, 30) hat, wobei jeder NMOS-Transistor (z. B. 28) einer Schaltung in dem Paar eine P-Wanne hat, die von dem NMOS-Transistor (z. B. 32) der anderen Schaltung des Paars getrennt ist, und jeder PMOS- Transistor (26, 30) eine getrennte N-Wanne zur Aufnahme der ersten und zweiten Versorgungsspannungen hat.

5. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, bei welcher die Schaltungsblöcke (20) CMOS-Schaltungen (20a, 20b) enthalten, wobei jede CMOS-Schaltung einen NMOS-Transistor (28, 32) und einen PMOS-Transistor (26, 30) enthält, wobei der NMOS-Transistor (z. B. 28) in einer Schaltung jedes Paars eine eingestellte Schwellenspannung zur Kompensation einer Substratvorspannung hat.

6. Integrierte Schaltung nach Anspruch 4 oder Anspruch 5, die ferner bipolare Schaltungen (24) enthält, die zwischen der ersten und der zweiten Versorgungsschiene angeschlossen sind.

7. Verfahren zur Lieferung von Spannung zu einer Anzahl von Schaltungsblöcken (20) in einer integrierten Schaltung, in welcher die Schaltungsblöcken in Paaren (22) angeordnet sind, wobei die Blöcke in jedem Paar mittels einer Zwischenverbindungs-Verdrahtung in Serie zwischen ersten und zweiten Anschlüssen angeschlossen sind, wobei das Verfahren umfaßt:

Lieferung einer ersten und einer zweiten vorbestimmten Spannung,

Anlegen der ersten bzw. der zweiten Spannung an den ersten bzw. den zweiten Anschluß jedes Paars,

Lieferung einer dritten Spannung, die von der ersten und der zweiten Spannung durch Mittel abgeleitet wird, die einen Verstärker (16) enthalten, und die zwischen der ersten und der zweiten Spannung liegt, und

Anlegen der dritten Spannung an die Zwischenverbindungs-Verdrahtung zwischen den Blöcken jedes Paars.

8. Verfahren nach Anspruch 7, bei welchem die dritte Spannung in der Mitte zwischen der ersten Spannung und der zweiten Spannung liegt.

9. Verfahren nach Anspruch 7 oder Anspruch 8, bei welchem die Schaltungsblöcke (20) CMOS-Schaltungen (20a, 20b) enthalten, die einen NMOS-Transistor (28, 32) und einen PMOS- Transistor (26, 30) enthalten, wobei das Verfahren ferner den Schritt der Lieferung von verschiedenen Schwellenspannungen für die NMOS-Transistoren in jedem Schaltungsblock des Paars zur Kompensation einer Substratvorspannung umfaßt.

10. Verfahren nach Anspruch 7 oder Anspruch 8, bei welchem die Schaltungsblöcke (20) CMOS-Schaltungen (20a, 20b) enthalten, die einen NMOS-Transistor (28, 32) und einen PMOS- Transistor (26, 30) enthalten, wobei das Verfahren ferner den Schritt der Isolierung der NMOS-Transistoren in jedem Schaltungsblock der Paare in einer getrennten P-Wanne umfaßt.