JPH02268521A - Ａ／ｄ変換方法及びａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換方法及びａ／ｄ変換装置Info
- Publication number
- JPH02268521A JPH02268521A JP1091344A JP9134489A JPH02268521A JP H02268521 A JPH02268521 A JP H02268521A JP 1091344 A JP1091344 A JP 1091344A JP 9134489 A JP9134489 A JP 9134489A JP H02268521 A JPH02268521 A JP H02268521A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- boundary value
- pair
- conversion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 135
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000010586 diagram Methods 0.000 description 12
- 238000003491 array Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 210000003127 knee Anatomy 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 101100176188 Onchocerca volvulus gmr-1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/165—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages in which two or more residues with respect to different reference levels in a stage are used as input signals for the next stage, i.e. multi-residue type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ値デジタル値に変換するＡ／Ｄ変換方
法及びＡ／Ｄ変換装置に関するものである。
法及びＡ／Ｄ変換装置に関するものである。
従来の技術
従来のＡ／Ｄ変換装置の構成概略図を第２図に示す。ア
ナログ入力信号１は第１の比較器列２の共通入力端に入
力される第１の比較器列２の他方の入力端は第１の参照
電圧発生手段３により発生されたそれぞれの参照電圧が
印加されている。このため第１の比較器の比較出力を第
１の論理回路４により論理変換することにより上位ビッ
トの変換値を得る。さらに第１の比較器の比較出力はＤ
／Ａ変換部５の入力データとなり、Ｄ／Ａ変換部５に於
てアナログ信号に変換され、減算器８によりアナログ入
力信号１との電位差が第２の比較器列８の共通入力端に
入力される。第２の比較器列８の他方の入力端は第２の
参照電圧発生手段７により発生されたそれぞれの参照電
圧が印加されている。このため第２の比較器の比較出力
を第２の論理回路９により論理変換することにより下位
ビットの菱換値を得る。
ナログ入力信号１は第１の比較器列２の共通入力端に入
力される第１の比較器列２の他方の入力端は第１の参照
電圧発生手段３により発生されたそれぞれの参照電圧が
印加されている。このため第１の比較器の比較出力を第
１の論理回路４により論理変換することにより上位ビッ
トの変換値を得る。さらに第１の比較器の比較出力はＤ
／Ａ変換部５の入力データとなり、Ｄ／Ａ変換部５に於
てアナログ信号に変換され、減算器８によりアナログ入
力信号１との電位差が第２の比較器列８の共通入力端に
入力される。第２の比較器列８の他方の入力端は第２の
参照電圧発生手段７により発生されたそれぞれの参照電
圧が印加されている。このため第２の比較器の比較出力
を第２の論理回路９により論理変換することにより下位
ビットの菱換値を得る。
発明が解決しようとする課題
しかしながらこのような従来のＡ／Ｄ変換装置に於ては
、減算器６の利得や第２の参照電圧発生手段７により発
生されたそれぞれの参照電圧の精度、第１の比較器のオ
フセット電圧精度などにより大きな変換誤差を発生し易
いという課題があり高精度変換を困難にしていた。本発
明はかかる問題点に鑑みてなされたもので、高精度なＡ
／Ｄ変換を可能にするＡ／Ｄ変換方法及びＡ／Ｄ変換装
置、このＡ／Ｄ変換装置実現するための比較器回路を提
供することを目的としている。
、減算器６の利得や第２の参照電圧発生手段７により発
生されたそれぞれの参照電圧の精度、第１の比較器のオ
フセット電圧精度などにより大きな変換誤差を発生し易
いという課題があり高精度変換を困難にしていた。本発
明はかかる問題点に鑑みてなされたもので、高精度なＡ
／Ｄ変換を可能にするＡ／Ｄ変換方法及びＡ／Ｄ変換装
置、このＡ／Ｄ変換装置実現するための比較器回路を提
供することを目的としている。
課題を解決するための手段
本発明は（１）第１の境界値と第２の境界値に挟まれた
領域を参照範囲とし、前記第１の境界値と被変換量との
差を第１の係数倍した物理量と前記第２の境界値と被変
換量との差を第２の係数倍した物理量とを比較して変換
デジタル値を得るＡ／Ｄ変換方法であり、さらに（２）
第１の境界値と第２の境界値に挟まれた領域を参照範囲
とし、前記第１の境界値と被変換量との差を第１の係数
列倍した複数の物理量と前記第２の境界値と被変換量と
の差を第２の係数列倍した複数の物理量とを比較して変
換デジタル値を得るＡ／Ｄ変換方法である、また、 （
３）第１の参照電圧と入力アナログ電圧との電位差を第
１の係数列倍した一つ以上の個数の出力電圧を発生する
第１の差動変換回路と、第２の参照電圧と前記入力アナ
ログ電圧との電位差を第２の係数列倍した一つ以上の個
数の出力電圧を発生する第２の差動変換回路と、これら
第１の差動変換回路の出力電圧と第２の差動変換回路の
出力電圧を比較する比較器回路を有し、この比較器回路
の比較出力を論理変換して変換デジタル値を得るＡ／Ｄ
変換装置である。また、（４）第１の参照電圧と入力ア
ナログ電圧との電位差を第１０差動電流に変換する第１
の差動変換回路と、この差動電流の負荷となる一つ以上
の抵抗が直列接続された第１の一対の負荷抵抗と、第２
の参照電圧と前記入力アナログ電圧との電位差を第２の
差動電流に変換する第２の差動変換回路と、この差動電
流の負荷となる一つ以上の抵抗が直列接続された第２の
一対の負荷抵抗と、前記第１の一対の負荷抵抗の一つ以
上のタップ電位差と前記第２の一対の負荷抵抗の一つ以
上のタップ電位差とを比較する比較器回路を存し、この
比較器回路の比較出力を論理変換して変換デジタル値を
得るＡ／Ｄ変換装置である。 （５）複数の参照電圧を
発生する参照電圧発生手段と、この参照電圧に順次一方
の入力端を接続し、他方の入力端を共通にアナログ入力
信号に接続した入力間の電位差を差動電流に変換する参
照電圧の大きさ順に番号を付けられた複数の差動変換回
路と、この差動電流の負荷となる第１及び第２の一つ以
上の抵抗が直列接続された一対の負荷抵抗と、前記アナ
ログ入力信号と前記複数の参照電圧とを比較する第１の
比較器回路と、この第１の比較器回路の比較出力により
特定の偶数番の差動変換回路の出力電流及び相隣り合う
奇数番の差動変換回路の出力電流をそれぞれ前記第１の
一対の負荷抵抗及び第２の一対の負荷抵抗に選択的に供
給するスイッチ手段と、前記第１の一対の負荷抵抗の一
つ以上のタップ電位差と第２の一対の負荷抵抗の一つ以
上のタップ電位差とを比較する第２の比較器回路を有し
、これら第１及び第２の比較器回路の比較出力を論理変
換して変換デジタル値を得るＡ／Ｄ変換装置である。さ
らに（６）第１の入力電位差を第１０差動電流に変換す
る第１の差動変換回路と、第２の入力電位差を第２の差
動電流に変換する第２の差動変換回路と、前記第１の差
動電流と第２の差動電流を合流して一対の負荷に供給し
、前記第１の入力電位差と第２の入力電位差間の大きさ
に対応した比較出力を発生する比較器回路である。
領域を参照範囲とし、前記第１の境界値と被変換量との
差を第１の係数倍した物理量と前記第２の境界値と被変
換量との差を第２の係数倍した物理量とを比較して変換
デジタル値を得るＡ／Ｄ変換方法であり、さらに（２）
第１の境界値と第２の境界値に挟まれた領域を参照範囲
とし、前記第１の境界値と被変換量との差を第１の係数
列倍した複数の物理量と前記第２の境界値と被変換量と
の差を第２の係数列倍した複数の物理量とを比較して変
換デジタル値を得るＡ／Ｄ変換方法である、また、 （
３）第１の参照電圧と入力アナログ電圧との電位差を第
１の係数列倍した一つ以上の個数の出力電圧を発生する
第１の差動変換回路と、第２の参照電圧と前記入力アナ
ログ電圧との電位差を第２の係数列倍した一つ以上の個
数の出力電圧を発生する第２の差動変換回路と、これら
第１の差動変換回路の出力電圧と第２の差動変換回路の
出力電圧を比較する比較器回路を有し、この比較器回路
の比較出力を論理変換して変換デジタル値を得るＡ／Ｄ
変換装置である。また、（４）第１の参照電圧と入力ア
ナログ電圧との電位差を第１０差動電流に変換する第１
の差動変換回路と、この差動電流の負荷となる一つ以上
の抵抗が直列接続された第１の一対の負荷抵抗と、第２
の参照電圧と前記入力アナログ電圧との電位差を第２の
差動電流に変換する第２の差動変換回路と、この差動電
流の負荷となる一つ以上の抵抗が直列接続された第２の
一対の負荷抵抗と、前記第１の一対の負荷抵抗の一つ以
上のタップ電位差と前記第２の一対の負荷抵抗の一つ以
上のタップ電位差とを比較する比較器回路を存し、この
比較器回路の比較出力を論理変換して変換デジタル値を
得るＡ／Ｄ変換装置である。 （５）複数の参照電圧を
発生する参照電圧発生手段と、この参照電圧に順次一方
の入力端を接続し、他方の入力端を共通にアナログ入力
信号に接続した入力間の電位差を差動電流に変換する参
照電圧の大きさ順に番号を付けられた複数の差動変換回
路と、この差動電流の負荷となる第１及び第２の一つ以
上の抵抗が直列接続された一対の負荷抵抗と、前記アナ
ログ入力信号と前記複数の参照電圧とを比較する第１の
比較器回路と、この第１の比較器回路の比較出力により
特定の偶数番の差動変換回路の出力電流及び相隣り合う
奇数番の差動変換回路の出力電流をそれぞれ前記第１の
一対の負荷抵抗及び第２の一対の負荷抵抗に選択的に供
給するスイッチ手段と、前記第１の一対の負荷抵抗の一
つ以上のタップ電位差と第２の一対の負荷抵抗の一つ以
上のタップ電位差とを比較する第２の比較器回路を有し
、これら第１及び第２の比較器回路の比較出力を論理変
換して変換デジタル値を得るＡ／Ｄ変換装置である。さ
らに（６）第１の入力電位差を第１０差動電流に変換す
る第１の差動変換回路と、第２の入力電位差を第２の差
動電流に変換する第２の差動変換回路と、前記第１の差
動電流と第２の差動電流を合流して一対の負荷に供給し
、前記第１の入力電位差と第２の入力電位差間の大きさ
に対応した比較出力を発生する比較器回路である。
作用
（１）本発明は、第１の境界値と第２の境界値に挟まれ
た領域を参照範囲とし、第１の境界値と被変換量との差
を第１の係数倍した物理量と第２の境界値と被変換量と
の差を第２の係数倍した物理量とを比較して変換デジタ
ル値を得るＡ／Ｄ変換方法なので、従来のＡ／Ｄ変換方
法と異なり第１の境界値と第２の境界値に挟まれた領域
をあらかじめ分割して参照電圧を形成しなくとも第１の
境界値と第２の境界値に挟まれた領域の中間値を参照値
としたＡ、／Ｄ変換が可能である。（２）さらに本発明
は第１の境界値と第２の境界値に挟まれた領域を参照範
囲とし、第１の境界値と被変換量との差を第１の係数列
倍した複数の物理量と第２の境界値と被変換量との差を
第２の係数列倍した複数の物理量とを比較して変換デジ
タル値を得るＡ／Ｄ変換方法なので、従来のＡ／Ｄ変換
方法と異なり第１の境界値と第２の境界値に挟まれた領
域をあらかじめ分割して参照電圧を形成しなくとも第１
の境界値と第２の境界値に挟まれた領域の複数の中間値
を参照値としたより高分解能なＡ／Ｄ変換が可能である
。（３）更に本発明は差動変換回路、もしくは増幅度の
異なる複数の差動変換回路を用いることにより、本発明
の第１項もしくは第２項記載のＡ／Ｄ変換方法を具体化
したＡ／Ｄ変換装置を得ることができる。 （４）前記
差動変換回路は、参照電圧と入力アナログ電圧との電位
差を差動電流に変換する差動変換回路とこの差動電流の
負荷となる一つ以上の抵抗が直列接続された一対の負荷
抵抗とを用いれば、一つ以上の抵抗が直列接続された一
対の負荷抵抗を流れる電流値は同一であり、このため負
荷抵抗の抵抗値に比例した増幅度の出力電圧を得ること
ができるので簡単な構成で本発明の第１項もしくは第２
項記載のＡ／Ｄ変換方法を具体化したＡ／Ｄ変換装置を
得ることができる。 （５）また、複数の差動変換回路
とこの出力電流をそれぞれ第１の一対の負荷抵抗及び第
２の一対の負荷抵抗に選択的に供給するスイッチ手段と
を設けることにより所謂直並列型Ａ／Ｄ、変換器を構成
することができ、並列型Ａ／Ｄ変換器に比べ回路規模及
び消費電力を大幅に低減することができる。さらに負荷
抵抗を大きくすることにより回路系は利得を持つので第
２の比較器回路の精度が緩和されて高精度になる。加え
て本発明は差動変換回路のオフセット電圧誤差などによ
り下位ビットの参照電圧範囲が変動しても従来の直並列
型Ａ／Ｄ変換器のような固定した参照電圧を持たず下位
ビットの参照電圧範囲をある比率で分割して下位ビット
の比較器のそれぞれの参照電圧を形成しているので、微
分直線性が良く高精度なＡ／Ｄ変換装置を構成できる。
た領域を参照範囲とし、第１の境界値と被変換量との差
を第１の係数倍した物理量と第２の境界値と被変換量と
の差を第２の係数倍した物理量とを比較して変換デジタ
ル値を得るＡ／Ｄ変換方法なので、従来のＡ／Ｄ変換方
法と異なり第１の境界値と第２の境界値に挟まれた領域
をあらかじめ分割して参照電圧を形成しなくとも第１の
境界値と第２の境界値に挟まれた領域の中間値を参照値
としたＡ、／Ｄ変換が可能である。（２）さらに本発明
は第１の境界値と第２の境界値に挟まれた領域を参照範
囲とし、第１の境界値と被変換量との差を第１の係数列
倍した複数の物理量と第２の境界値と被変換量との差を
第２の係数列倍した複数の物理量とを比較して変換デジ
タル値を得るＡ／Ｄ変換方法なので、従来のＡ／Ｄ変換
方法と異なり第１の境界値と第２の境界値に挟まれた領
域をあらかじめ分割して参照電圧を形成しなくとも第１
の境界値と第２の境界値に挟まれた領域の複数の中間値
を参照値としたより高分解能なＡ／Ｄ変換が可能である
。（３）更に本発明は差動変換回路、もしくは増幅度の
異なる複数の差動変換回路を用いることにより、本発明
の第１項もしくは第２項記載のＡ／Ｄ変換方法を具体化
したＡ／Ｄ変換装置を得ることができる。 （４）前記
差動変換回路は、参照電圧と入力アナログ電圧との電位
差を差動電流に変換する差動変換回路とこの差動電流の
負荷となる一つ以上の抵抗が直列接続された一対の負荷
抵抗とを用いれば、一つ以上の抵抗が直列接続された一
対の負荷抵抗を流れる電流値は同一であり、このため負
荷抵抗の抵抗値に比例した増幅度の出力電圧を得ること
ができるので簡単な構成で本発明の第１項もしくは第２
項記載のＡ／Ｄ変換方法を具体化したＡ／Ｄ変換装置を
得ることができる。 （５）また、複数の差動変換回路
とこの出力電流をそれぞれ第１の一対の負荷抵抗及び第
２の一対の負荷抵抗に選択的に供給するスイッチ手段と
を設けることにより所謂直並列型Ａ／Ｄ、変換器を構成
することができ、並列型Ａ／Ｄ変換器に比べ回路規模及
び消費電力を大幅に低減することができる。さらに負荷
抵抗を大きくすることにより回路系は利得を持つので第
２の比較器回路の精度が緩和されて高精度になる。加え
て本発明は差動変換回路のオフセット電圧誤差などによ
り下位ビットの参照電圧範囲が変動しても従来の直並列
型Ａ／Ｄ変換器のような固定した参照電圧を持たず下位
ビットの参照電圧範囲をある比率で分割して下位ビット
の比較器のそれぞれの参照電圧を形成しているので、微
分直線性が良く高精度なＡ／Ｄ変換装置を構成できる。
（６）前記Ａ／Ｄ変換装置に用いられる下位ビットの
比較器は第１、及び第２の差動変換回路の差動電流はそ
れぞれ第１、及び第２の入力電位差の単調関数で記述さ
れ、第１の差動電流と第２の差動電流を合流して一対の
負荷に供給しているので差動電流は線形加算されるので
、比較出力は第１の入力電位差と第２の入力電位差間が
ある比率にあるときにその極性が反転する比較器となる
。
比較器は第１、及び第２の差動変換回路の差動電流はそ
れぞれ第１、及び第２の入力電位差の単調関数で記述さ
れ、第１の差動電流と第２の差動電流を合流して一対の
負荷に供給しているので差動電流は線形加算されるので
、比較出力は第１の入力電位差と第２の入力電位差間が
ある比率にあるときにその極性が反転する比較器となる
。
実施例
（実施例１）
本発明の第１の実施例では、従来のＡ／Ｄ変換方式のよ
うな予め用意された参照値を有さすとも、任意区間を分
割した参照値をしきい値とした量子化、つまりＡ／Ｄ変
換が可能なＡ／Ｄ変換方式を示す。第１図は本発明の第
１の実施例におけるＡ／Ｄ変換方式の説明図である。第
１図に示すように第１の物理量ｙ１（１３）は第１の境
界値１１と被変換量Ｘとの差を第１の係数に１倍したも
のであり、第２の物理量ｙ２（１４）は第２の境界値１
２と被変換量Ｘとの差を第２の係数−に２倍したもので
ある。参照範囲を簡単のため規格化して１とし第１の境
界値１１を０、第２の境界値１２を１とすれば、第１の
物理量ｙ１（１３）及び第２の物理量ｙ２は（！４）は
次式で表される。
うな予め用意された参照値を有さすとも、任意区間を分
割した参照値をしきい値とした量子化、つまりＡ／Ｄ変
換が可能なＡ／Ｄ変換方式を示す。第１図は本発明の第
１の実施例におけるＡ／Ｄ変換方式の説明図である。第
１図に示すように第１の物理量ｙ１（１３）は第１の境
界値１１と被変換量Ｘとの差を第１の係数に１倍したも
のであり、第２の物理量ｙ２（１４）は第２の境界値１
２と被変換量Ｘとの差を第２の係数−に２倍したもので
ある。参照範囲を簡単のため規格化して１とし第１の境
界値１１を０、第２の境界値１２を１とすれば、第１の
物理量ｙ１（１３）及び第２の物理量ｙ２は（！４）は
次式で表される。
ｙｌ＝ｋｌｘ （ｆａ）
ｙ２＝−に２（ｘ−１）（ｌｂ）
ｂ：に２／（ｋｌ＋に２）（ｌｃ）
（１ｃ）より二つの係数ｋｌとに２を選ぶことにより参
照範囲に在る任意の値で、第１の物理量ｙｔ（ｔ３）と
第２の物理量ｙ２（１４）は値が一致し、この値の（し
きい値） １Ｇの前後で大きさが反転することにより、
この二つの量を比較すれば比較出力１５は第１図のよう
になることからＡ／Ｄ変換が可能となる。特殊な場合と
して二つの係数ｋｌとに２が一致した場合は２進数の１
ビツトの変換となる。
照範囲に在る任意の値で、第１の物理量ｙｔ（ｔ３）と
第２の物理量ｙ２（１４）は値が一致し、この値の（し
きい値） １Ｇの前後で大きさが反転することにより、
この二つの量を比較すれば比較出力１５は第１図のよう
になることからＡ／Ｄ変換が可能となる。特殊な場合と
して二つの係数ｋｌとに２が一致した場合は２進数の１
ビツトの変換となる。
（実施例２）
次に本発明の第２あ実施例について説明する。
第３図は本発明の第２の実施例におけるＡ／Ｄ変換方式
の説明図である。第１の物理量Ｚｌ（１７）は第１の境
界値１１と被変換量Ｘとの差を第１の係数ｋｌ倍したも
のであり、第２の物理量Ｚ２（１８）は第１の境界値１
１と被変換量Ｘとの差を第２の係数に２倍したものであ
る。第３の物理量２３（１９）は第２の境界値！２と被
変換量Ｘとの差を第３の係数−ｋｌ倍したものである。
の説明図である。第１の物理量Ｚｌ（１７）は第１の境
界値１１と被変換量Ｘとの差を第１の係数ｋｌ倍したも
のであり、第２の物理量Ｚ２（１８）は第１の境界値１
１と被変換量Ｘとの差を第２の係数に２倍したものであ
る。第３の物理量２３（１９）は第２の境界値！２と被
変換量Ｘとの差を第３の係数−ｋｌ倍したものである。
第４の物理量Ｚ４（２０）は第２の境界値１２と被変換
量Ｘとの差を第４の係数−に２倍したものである。
量Ｘとの差を第４の係数−に２倍したものである。
参照範囲を簡単のため規格化して１とし第１の境界値１
１を０１ 第２の境界値１２を１とすれば、それぞれ
の物理量は次式で表される。
１を０１ 第２の境界値１２を１とすれば、それぞれ
の物理量は次式で表される。
Ｚ１＝ｋｌｘ （２ａ）
Ｚ２＝に２ｘ （２ｂ）
Ｚ３ニーｋｌ（ｘ−１）（２ｃ）
Ｚ４ニーに２（Ｘ−１）（２ｄ ）
以上の式を用いテＺ２−Ｚ３．２１−Ｚ３ 、Ｚｌ−Ｚ
４、及びこれらの関数の根ｘｉ、ｘ２．ｘ３を求めると
、Ｚ２−２３＝（ｋｌ＋に２）ｘ−ｋｌ、ｘｉ：ｋｌ／
（ｋｌ＋に２） （３ａ）Ｚｌ−２３＝２ｋｌｘ−ｋｌ
、ｘ２＝０．５ （３ｂ）Ｚｌ−Ｚ４：（ｋｌ＋に２）
Ｘ−に２．Ｘ３：に２／（ｋｌ＋に２） （３８）とな
る。つぎにアナログ値をデジタル値に変換する比較器の
作用の表現としてＳＧＮ関数を次式のように定義する。
４、及びこれらの関数の根ｘｉ、ｘ２．ｘ３を求めると
、Ｚ２−２３＝（ｋｌ＋に２）ｘ−ｋｌ、ｘｉ：ｋｌ／
（ｋｌ＋に２） （３ａ）Ｚｌ−２３＝２ｋｌｘ−ｋｌ
、ｘ２＝０．５ （３ｂ）Ｚｌ−Ｚ４：（ｋｌ＋に２）
Ｘ−に２．Ｘ３：に２／（ｋｌ＋に２） （３８）とな
る。つぎにアナログ値をデジタル値に変換する比較器の
作用の表現としてＳＧＮ関数を次式のように定義する。
５ＧＮ（ｘ）＝１ ：ｘ≧０ （４ａ）ＳＧＮ（ｘ）：
０：ｘ＜ ０ （４ｂ）この関数を用いると比較出力ｄ
ｌ 、ｄ２ 、ｄ３は次式のようになる。
０：ｘ＜ ０ （４ｂ）この関数を用いると比較出力ｄ
ｌ 、ｄ２ 、ｄ３は次式のようになる。
ｄｌ：５ＧＮ（ｚ２−ｚ３）＝１ ：ｘ≧ｘｉ＝０
：ｘ＜ｘｌ （５ａ） ｄ２＝ＳＧＮ（ｚｌ−ｚ３）＝Ｉ ：ｘ≧ｘ２：０ ：
ｘ＜ｘ２ （５ｂ） ｄ３：５ＧＮ（ｚｌ−ｚ４）＝１ ：ｘ≧ｘ３：０
：ｘ＜ｘ３ （５ｃ） ここで係数ｋｌ 、に２をに２：３ｋｌと設定すれば、
ｘｌ＝１／４ｔｘ２＝２／４ 、ｘ３：３／４となるの
で比較出力ｄｉ 、ｄ２．ｄ３は２ビツトのＡ／Ｄ変換
器の比較出力となる。そこで変換出力ＤＩ、Ｄ２は ＤＩ＝ｄ２ 、Ｄ２＝ｄｌ−ｄ２＋ｄ３のように論理形
成すれば２進の２ビツトのＡ／Ｄ変換器が構成できる。
：ｘ＜ｘｌ （５ａ） ｄ２＝ＳＧＮ（ｚｌ−ｚ３）＝Ｉ ：ｘ≧ｘ２：０ ：
ｘ＜ｘ２ （５ｂ） ｄ３：５ＧＮ（ｚｌ−ｚ４）＝１ ：ｘ≧ｘ３：０
：ｘ＜ｘ３ （５ｃ） ここで係数ｋｌ 、に２をに２：３ｋｌと設定すれば、
ｘｌ＝１／４ｔｘ２＝２／４ 、ｘ３：３／４となるの
で比較出力ｄｉ 、ｄ２．ｄ３は２ビツトのＡ／Ｄ変換
器の比較出力となる。そこで変換出力ＤＩ、Ｄ２は ＤＩ＝ｄ２ 、Ｄ２＝ｄｌ−ｄ２＋ｄ３のように論理形
成すれば２進の２ビツトのＡ／Ｄ変換器が構成できる。
さらに分解能の高いＡ／Ｄ変換器を構成するためには係
数の数を増やせばよいことは言うまでもない。このよう
に本発明においては従来のＡ／Ｄ変換方式のように幾つ
かの比較器が、参照範囲を分割して形成したいくつかの
参照値と被変換量を比較する変換方式とは異なり第１の
境界値と被変換量との差を係数倍した幾つかの物理量と
第２の境界値と被変換量との差を係数倍した幾つかの物
理量とを比較して変換デジタル値を得るＡ／Ｄ変換方法
なので、比較器に対してはすでに利得を得た信号を比較
することができるので比較器に要求される精度が最終的
なＡ／Ｄ変換の変換精度よりも利得倍だけ悪くても構わ
ないので、結果的にはより高精度のＡ／Ｄ変換が可能で
ある。さらに第５の実施例で詳しく述べるが、直並列型
Ａ／Ｄ変換器のようにアナログ値と第１の参照値との差
分を更に第２のＡ／Ｄ変換するようなシステムでは、差
動回路を用いて本発明のＡ／Ｄ変換方法を実現すること
で第１の変換の誤差を緩和できることからより高精度な
変換が実現できる。
数の数を増やせばよいことは言うまでもない。このよう
に本発明においては従来のＡ／Ｄ変換方式のように幾つ
かの比較器が、参照範囲を分割して形成したいくつかの
参照値と被変換量を比較する変換方式とは異なり第１の
境界値と被変換量との差を係数倍した幾つかの物理量と
第２の境界値と被変換量との差を係数倍した幾つかの物
理量とを比較して変換デジタル値を得るＡ／Ｄ変換方法
なので、比較器に対してはすでに利得を得た信号を比較
することができるので比較器に要求される精度が最終的
なＡ／Ｄ変換の変換精度よりも利得倍だけ悪くても構わ
ないので、結果的にはより高精度のＡ／Ｄ変換が可能で
ある。さらに第５の実施例で詳しく述べるが、直並列型
Ａ／Ｄ変換器のようにアナログ値と第１の参照値との差
分を更に第２のＡ／Ｄ変換するようなシステムでは、差
動回路を用いて本発明のＡ／Ｄ変換方法を実現すること
で第１の変換の誤差を緩和できることからより高精度な
変換が実現できる。
（実施例３）
次に本発明の第３の実施例を第４図に示す。この第３の
実施例は本発明の第１及び第２実施例のＡ／Ｄ変換方式
を具体化したＡ／Ｄ変換装置である。アナログ入力信号
１は第１の差動増幅回路２１及び第２の差動増幅回路２
２の一方の入力端に共通入力される。第１の差動増幅回
路２１の他方の入力端には第１の参照電圧２３が印加さ
れ、出方端Ａ、Ｈにはアナログ入力信号１から第１の参
照電圧２３を引いた電圧を第１の係数倍及び第２の係数
倍した出力電圧が発生する。同様に第２の差動増幅回路
２２の他方の入力端には第２の参照電圧２４が印加され
、相補出力端Ａ、Ｈにはアナログ入力信号１から第２の
参照電圧２４を引いた電圧を第１の係数倍及び第２の係
数倍した相補出力が発生する。つぎに比較器回路２５に
てこれら出力電圧の比較を行ない、この結果を論理回路
２Ｂに入力するとＡ／Ｄ変換出力が出力端２７に現われ
る。この時、第１の係数に対する第２の係数を１＝３と
すれば正確な２進の２ビツト変換が行なわれる。これは
差動回路の入出力特性が次式で表されるからである。
実施例は本発明の第１及び第２実施例のＡ／Ｄ変換方式
を具体化したＡ／Ｄ変換装置である。アナログ入力信号
１は第１の差動増幅回路２１及び第２の差動増幅回路２
２の一方の入力端に共通入力される。第１の差動増幅回
路２１の他方の入力端には第１の参照電圧２３が印加さ
れ、出方端Ａ、Ｈにはアナログ入力信号１から第１の参
照電圧２３を引いた電圧を第１の係数倍及び第２の係数
倍した出力電圧が発生する。同様に第２の差動増幅回路
２２の他方の入力端には第２の参照電圧２４が印加され
、相補出力端Ａ、Ｈにはアナログ入力信号１から第２の
参照電圧２４を引いた電圧を第１の係数倍及び第２の係
数倍した相補出力が発生する。つぎに比較器回路２５に
てこれら出力電圧の比較を行ない、この結果を論理回路
２Ｂに入力するとＡ／Ｄ変換出力が出力端２７に現われ
る。この時、第１の係数に対する第２の係数を１＝３と
すれば正確な２進の２ビツト変換が行なわれる。これは
差動回路の入出力特性が次式で表されるからである。
Ｖｏ４ｏｂ＝ｋ（Ｉｎ−Ｖｒｅｆ） （６ａ）Ｖｏ４ｏ
ｂニーｋ（Ｖｉｎ−Ｖｒｅｆ）（Ｇｂ）Ｖｏ、Ｖｏ ：
出力電圧及び相補出力電圧Ｖｏｂ ：出力バイアス電
圧、ｋ ：増幅度Ｖ１ｎ、Ｖｒｅｆ ：入力電圧、参照
電圧このような差動回路は演算増幅器などを用いて簡単
に形成できることは言うまでもない。
ｂニーｋ（Ｖｉｎ−Ｖｒｅｆ）（Ｇｂ）Ｖｏ、Ｖｏ ：
出力電圧及び相補出力電圧Ｖｏｂ ：出力バイアス電
圧、ｋ ：増幅度Ｖ１ｎ、Ｖｒｅｆ ：入力電圧、参照
電圧このような差動回路は演算増幅器などを用いて簡単
に形成できることは言うまでもない。
（実施例４）
次に本発明の第４の実施例を第５図に示す。本実施例は
本発明の第３の実施例に於ける差動増幅回路を、差動電
圧を差動電流に変換する差動変換回路と一つ以上の抵抗
が直列接続された一対の負荷抵抗で構成することにより
、演算増幅器などを用いるよりもより簡潔な構成を可能
にしたものである。本実施例において、アナログ入力信
号１はトランジスタ対と電流源で構成された第１の差動
変換回路２８及び第２の差動変換回路２９の一方の入力
端に共通入力され、第１の差動変換回路２８の他方の入
力端には第１の参照電圧２３が印加され、第１の差動変
換回路２８の出力電流は一つ以上の抵抗が直列接続され
た一対の負荷抵抗で構成された第１の負荷３０に供給さ
れる。このため差動出力端Ａ。
本発明の第３の実施例に於ける差動増幅回路を、差動電
圧を差動電流に変換する差動変換回路と一つ以上の抵抗
が直列接続された一対の負荷抵抗で構成することにより
、演算増幅器などを用いるよりもより簡潔な構成を可能
にしたものである。本実施例において、アナログ入力信
号１はトランジスタ対と電流源で構成された第１の差動
変換回路２８及び第２の差動変換回路２９の一方の入力
端に共通入力され、第１の差動変換回路２８の他方の入
力端には第１の参照電圧２３が印加され、第１の差動変
換回路２８の出力電流は一つ以上の抵抗が直列接続され
た一対の負荷抵抗で構成された第１の負荷３０に供給さ
れる。このため差動出力端Ａ。
Ｂにはアナログ入力信号１から第１の参照電圧２３を引
いた電圧を第１の係数倍及び第２の係数倍した出力電圧
が発生する。同様に第２の差動変換回路２９の他方の入
力端には第２の参照電圧２４が印加され、第２の差動変
換回路２Ｂの出力電流は一つ以上の抵抗が直列接続され
た一対の負荷抵抗で構成された第２の負荷３１に供給さ
れる。このため差動出力端Ａ、Ｈにはアナログ入力信号
１から第２の参照電圧２９を引いた電圧を第１の係数倍
及び第２の係数倍した相補出力が発生する。つぎに差動
構成の比較器回路３２にてこれら出力電圧の比較を行な
いこの結果を論理回路２６に入力するとＡ／Ｄ変換出力
が出力端２７に現われる。この時、直列に接続された抵
抗のうち電源端側の抵抗の抵抗値と差動変換回路側の抵
抗の抵抗値の抵抗比をｌ：２とすれば正確な２進の２ビ
ツト変換が行なわれる。この理由について以下に述べる
。差動変換回路は入出力特性が次式で表される。
いた電圧を第１の係数倍及び第２の係数倍した出力電圧
が発生する。同様に第２の差動変換回路２９の他方の入
力端には第２の参照電圧２４が印加され、第２の差動変
換回路２Ｂの出力電流は一つ以上の抵抗が直列接続され
た一対の負荷抵抗で構成された第２の負荷３１に供給さ
れる。このため差動出力端Ａ、Ｈにはアナログ入力信号
１から第２の参照電圧２９を引いた電圧を第１の係数倍
及び第２の係数倍した相補出力が発生する。つぎに差動
構成の比較器回路３２にてこれら出力電圧の比較を行な
いこの結果を論理回路２６に入力するとＡ／Ｄ変換出力
が出力端２７に現われる。この時、直列に接続された抵
抗のうち電源端側の抵抗の抵抗値と差動変換回路側の抵
抗の抵抗値の抵抗比をｌ：２とすれば正確な２進の２ビ
ツト変換が行なわれる。この理由について以下に述べる
。差動変換回路は入出力特性が次式で表される。
ΔＶａ＝Ｒ１Δｒｏ：ｇｍＲ１（Ｖｌｎ−Ｖｒｅｆ）
（７ａ）ΔＶｂ：（ＲＩ＋Ｒ２）ΔＩｏ＝ｇｍ（Ｒ１＋
Ｒ２）（Ｖｌｎ−Ｖｒｅｆ） （７ｂ）ΔＶａ、Δｖｂ
：差動出力端Ａ、Ｂの差動出力電圧Ｒ１：電源端側の抵
抗の抵抗値 Ｒ２：差動変換回路側の抵抗の抵抗値 ΔＩｏ：差動出力電流 ｇｍ Ｆ差動変換回路の相互コンダクタンスＶＩｎ４ｒ
ｅｆ ：入力電圧、参照電圧そこで、Ｒ１：Ｒ２＝１：
２とすれば、ΔＶａ：ΔＶｂ：Ｉ：３となり二つの出力
間の比例係数は３倍になるので、本発明の第２の実施例
で説明した論理により正確な２進の２ビツト変換が行な
われる。この時の比較器回路は通常の比較器と異なり一
方の差動電圧の大きさに対する他方の差動電圧の大きさ
を比較しなければならないが、この比較器の具体的な構
成については本発明の第６の実施例で説明する。ところ
で本実施例によれば多数の差動利得の異なる出力が必要
な場合、多くの差動増幅器を備えることなく差動変換回
路を共通にして、一対の負荷抵抗の数を増やすだけなの
で非常に簡潔に回路が構成できる。
（７ａ）ΔＶｂ：（ＲＩ＋Ｒ２）ΔＩｏ＝ｇｍ（Ｒ１＋
Ｒ２）（Ｖｌｎ−Ｖｒｅｆ） （７ｂ）ΔＶａ、Δｖｂ
：差動出力端Ａ、Ｂの差動出力電圧Ｒ１：電源端側の抵
抗の抵抗値 Ｒ２：差動変換回路側の抵抗の抵抗値 ΔＩｏ：差動出力電流 ｇｍ Ｆ差動変換回路の相互コンダクタンスＶＩｎ４ｒ
ｅｆ ：入力電圧、参照電圧そこで、Ｒ１：Ｒ２＝１：
２とすれば、ΔＶａ：ΔＶｂ：Ｉ：３となり二つの出力
間の比例係数は３倍になるので、本発明の第２の実施例
で説明した論理により正確な２進の２ビツト変換が行な
われる。この時の比較器回路は通常の比較器と異なり一
方の差動電圧の大きさに対する他方の差動電圧の大きさ
を比較しなければならないが、この比較器の具体的な構
成については本発明の第６の実施例で説明する。ところ
で本実施例によれば多数の差動利得の異なる出力が必要
な場合、多くの差動増幅器を備えることなく差動変換回
路を共通にして、一対の負荷抵抗の数を増やすだけなの
で非常に簡潔に回路が構成できる。
（実施例５）
次に本発明の第５の実施例を第６図に示す。本実施例は
本発明のＡ／Ｄ変換方法を直並列型Ａ／Ｄ変換器に適用
したものである。本実施例において、第１の比較器列３
５の一方の入力端にはアナログ入力信号１が共通入力さ
れ、他方の入力端には第１の参照電圧発生手段３により
発生された各々の参照電圧が入力され、第１の比較出力
を発生する。この比較出力は第１の論理回路４により特
定のデジタルコードに変換され、出力端ｌＯに上位の変
換出力として出力される。同様に差動変換回路列３Ｂの
一方の入力端にはアナログ入力信号１が共通入力され、
各々の差動変換回路の他方の入力端には第１の参照電圧
発生手段３により発生された各々の参照電圧が入力され
、アナログ入力信号１と各々の参照電圧の電位差を差動
電流に変換する。
本発明のＡ／Ｄ変換方法を直並列型Ａ／Ｄ変換器に適用
したものである。本実施例において、第１の比較器列３
５の一方の入力端にはアナログ入力信号１が共通入力さ
れ、他方の入力端には第１の参照電圧発生手段３により
発生された各々の参照電圧が入力され、第１の比較出力
を発生する。この比較出力は第１の論理回路４により特
定のデジタルコードに変換され、出力端ｌＯに上位の変
換出力として出力される。同様に差動変換回路列３Ｂの
一方の入力端にはアナログ入力信号１が共通入力され、
各々の差動変換回路の他方の入力端には第１の参照電圧
発生手段３により発生された各々の参照電圧が入力され
、アナログ入力信号１と各々の参照電圧の電位差を差動
電流に変換する。
この差動電流は第１の比較器列３５の比較出力によって
制御されるスイッチ手段３７により選択的に一対の負荷
抵抗列３８に流れ電圧に変換される。第２の比較器３９
は一対の負荷抵抗列３８の差動出力電圧を比較し、比較
出力を発生し、第２の論理回路９により特定のデジタル
コードに変換され、出力端ｌＯに下位の変換出力として
出力される。第７図はアナログ入力と一対の負荷抵抗列
３８の差動出力、および本実施例の主要部分の論理状態
を示している。図中のＶｒｌからＶｒ５は差動変換回路
列の各々の参照電圧を示している。本実施例による直並
列型Ａ／Ｄ変換器では第２図に示した従来の直並列型Ａ
／Ｄ変換器が第１の比較出力に対応したアナログ信号を
発生し、減算器によりアナログ入力信号１との電位差を
発生させ第２の比較器列によりこの電位差をＡ／Ｄ変換
して下位の変換値を得るのとは全く異なり、第１の比較
器例３５と差動変換回路列３Ｂを有し、この第１の比較
器例３５の比較出力によりスイッチ手段を制御して差動
変換回路列３６の出力電流を選択的に一対の負荷抵抗列
３８に流すことにより利得係数の異なった差動電圧を発
生させ、差動出力間でその大きさを比較することにより
下位の変換値を得ている。このため本実施例では微分直
線性が特に良好で、高精度なＡ／Ｄ変換を可能になる。
制御されるスイッチ手段３７により選択的に一対の負荷
抵抗列３８に流れ電圧に変換される。第２の比較器３９
は一対の負荷抵抗列３８の差動出力電圧を比較し、比較
出力を発生し、第２の論理回路９により特定のデジタル
コードに変換され、出力端ｌＯに下位の変換出力として
出力される。第７図はアナログ入力と一対の負荷抵抗列
３８の差動出力、および本実施例の主要部分の論理状態
を示している。図中のＶｒｌからＶｒ５は差動変換回路
列の各々の参照電圧を示している。本実施例による直並
列型Ａ／Ｄ変換器では第２図に示した従来の直並列型Ａ
／Ｄ変換器が第１の比較出力に対応したアナログ信号を
発生し、減算器によりアナログ入力信号１との電位差を
発生させ第２の比較器列によりこの電位差をＡ／Ｄ変換
して下位の変換値を得るのとは全く異なり、第１の比較
器例３５と差動変換回路列３Ｂを有し、この第１の比較
器例３５の比較出力によりスイッチ手段を制御して差動
変換回路列３６の出力電流を選択的に一対の負荷抵抗列
３８に流すことにより利得係数の異なった差動電圧を発
生させ、差動出力間でその大きさを比較することにより
下位の変換値を得ている。このため本実施例では微分直
線性が特に良好で、高精度なＡ／Ｄ変換を可能になる。
このことを第８図、第９図を用いて説明する。第８図は
第１の参照電圧の精度が劣化して理想の参照電圧からず
れた場合の下位ビットの変換値及び微分非直線性を示し
ている。この場合参照電圧Ｖｒ２が＋ＩＬＳＢ１ 参
照電圧Ｖｒ３が−ＩＬＳＢずれたと仮定しているこのと
きの微分非直線性は±ｌ ＬＳＢになる。第９図は従来
例と同様の仮定をしたときの負荷抵抗の差動出力の様子
及び微分非直性を示しているが、本実施例の微分非直線
性は±０゜２５ＬＳＢに留まっている。この直線性の改
善の理由は、従来の直並列型Ａ／Ｄ変換器の下位ビット
の参照電圧が固定された単一の電圧であるため上位ビッ
トの参照電圧の変化に対応できないのに対し、本発明で
は固定された単一の下位ビットの参照電圧を有さす上位
ビットの参照電圧範囲を均等に分割する機能になってい
るためである。また本実施例では差動変換回路列３Ｂと
一対の負荷抵抗列３８によりこの回路系が利得を有する
ので、第２の比較回路列９の精度が緩和されて高精度化
が図れる。以上の理由により本実施例による直並列型Ａ
／Ｄ変換器では従来の直並列型Ａ／Ｄ変換器よりも容易
に高精度化を図ることができる。
第１の参照電圧の精度が劣化して理想の参照電圧からず
れた場合の下位ビットの変換値及び微分非直線性を示し
ている。この場合参照電圧Ｖｒ２が＋ＩＬＳＢ１ 参
照電圧Ｖｒ３が−ＩＬＳＢずれたと仮定しているこのと
きの微分非直線性は±ｌ ＬＳＢになる。第９図は従来
例と同様の仮定をしたときの負荷抵抗の差動出力の様子
及び微分非直性を示しているが、本実施例の微分非直線
性は±０゜２５ＬＳＢに留まっている。この直線性の改
善の理由は、従来の直並列型Ａ／Ｄ変換器の下位ビット
の参照電圧が固定された単一の電圧であるため上位ビッ
トの参照電圧の変化に対応できないのに対し、本発明で
は固定された単一の下位ビットの参照電圧を有さす上位
ビットの参照電圧範囲を均等に分割する機能になってい
るためである。また本実施例では差動変換回路列３Ｂと
一対の負荷抵抗列３８によりこの回路系が利得を有する
ので、第２の比較回路列９の精度が緩和されて高精度化
が図れる。以上の理由により本実施例による直並列型Ａ
／Ｄ変換器では従来の直並列型Ａ／Ｄ変換器よりも容易
に高精度化を図ることができる。
（実施例８）
第１Ｏ図は本発明の第６の実施例の比較器回路であり、
第６図における第２の比較器回路列を構成するものであ
る、第１０図において、 ４０．４１はそれぞれ第１
の差動変換回路及び第２の差動変換回路、４４．４５は
それぞれ第１の差動出力端対及び第２の差動出力端対、
４２．４３はそれぞれ第１の入力電位差及び第２の入力
電位差、４６．４７はそれぞれ１対の負荷、４８．４９
は１対の比較出力端、５０はこれらの回路動作に必要な
電源である。第１θ図において第１の入力電位差４２を
Ｖｌ、第２の入力電位差４３をｖ２とし第１の差動出力
端対４４を流れる１対の電流をそれぞれｈ＋＋Ｉ＋ｓ、
第２の差動出力端対４５を流れる１対の電流をそれぞれ
＋２１＋Ｉ２□とすると、これらは次式で表される。
第６図における第２の比較器回路列を構成するものであ
る、第１０図において、 ４０．４１はそれぞれ第１
の差動変換回路及び第２の差動変換回路、４４．４５は
それぞれ第１の差動出力端対及び第２の差動出力端対、
４２．４３はそれぞれ第１の入力電位差及び第２の入力
電位差、４６．４７はそれぞれ１対の負荷、４８．４９
は１対の比較出力端、５０はこれらの回路動作に必要な
電源である。第１θ図において第１の入力電位差４２を
Ｖｌ、第２の入力電位差４３をｖ２とし第１の差動出力
端対４４を流れる１対の電流をそれぞれｈ＋＋Ｉ＋ｓ、
第２の差動出力端対４５を流れる１対の電流をそれぞれ
＋２１＋Ｉ２□とすると、これらは次式で表される。
Ｉｕ：Ｉｏ（１＋ｆ（Ｖｌ ））
（８−Ａ）１＋２：１０（１−ｆ（Ｖｌ ））
（８−Ｂ）１２＋：Ｉｏ（１＋ｆ（
Ｖｓ）） （ｓ−ｃ）Ｉｏ２：Ｉ
ｏ（１−ｆ（Ｖｓ）） （８−Ｄ）
上式において、ｉｏは第１の差動回路４０及び第２の差
動回路４Ｉの電流定数、ｆ（ｖ＋）、ｆ（Ｙ２）はそれ
ぞれ第１の入力電位差４２、および第２の入力電位差４
３を電流値に変換する無次元の単調関数で、差動回路の
性質から次の性質を有する。
（８−Ａ）１＋２：１０（１−ｆ（Ｖｌ ））
（８−Ｂ）１２＋：Ｉｏ（１＋ｆ（
Ｖｓ）） （ｓ−ｃ）Ｉｏ２：Ｉ
ｏ（１−ｆ（Ｖｓ）） （８−Ｄ）
上式において、ｉｏは第１の差動回路４０及び第２の差
動回路４Ｉの電流定数、ｆ（ｖ＋）、ｆ（Ｙ２）はそれ
ぞれ第１の入力電位差４２、および第２の入力電位差４
３を電流値に変換する無次元の単調関数で、差動回路の
性質から次の性質を有する。
１１ｍｆ（ｘ）＝Ｉ
（９−Ａ）Ｘ→０口 １１ｍｆ（ｘ）ニーＩ Ｘ→＋０口 （９−Ｒ） ｆ（ｏ）：Ｏ（９−Ｃ） ｆ（ｘ）＝−ｆ（−ｘ）
（９−Ｄ）第１の負荷４Ｂを流れる電流を１４１Ｎ
第２の負荷４７を流れる電流を１４２とすると、これ
は次式で表される。
（９−Ａ）Ｘ→０口 １１ｍｆ（ｘ）ニーＩ Ｘ→＋０口 （９−Ｒ） ｆ（ｏ）：Ｏ（９−Ｃ） ｆ（ｘ）＝−ｆ（−ｘ）
（９−Ｄ）第１の負荷４Ｂを流れる電流を１４１Ｎ
第２の負荷４７を流れる電流を１４２とすると、これ
は次式で表される。
Ｉｔ＋：［＋＋＋Ｉ２ｔ：Ｉｏ（２＋ｆ（Ｖｌ ）ゴ（
Ｖｓ ））（１０−Ａ）＋ａ２：Ｉ＋ｔ＋＋２＋：１０
（２＋ｆ（Ｖｓ）−ｆ（ｖ＋ ））（１０−Ｂ）そこで
第１及び第２の負荷の抵抗値をＲとして１対の比較出力
端４８．４９に現われる比較出力電圧ｖＯはＶｏ：Ｒ（
１４＋−１ａｚ）＝２Ｒ［ｏ（ｆ（Ｖｌ）−ｆ（ｖ２）
） （１１）である。このため出力電圧の極性により
第１の入力電位差ｖＩと第２の入力電位差ｖ２は比較が
可能でＶｏ ＞ＯＶｌ ＞’ｈ
（１２−Ａ）ＶＯ” ＯＶｌ ＝ Ｖｓ
（１２−Ｂ）Ｖｏ ＜ ＯＶｌ＜ Ｖｓ（１２
−Ｃ）の関係が得られる。このため２つの電位差間の大
きさの比較が可能である。
Ｖｓ ））（１０−Ａ）＋ａ２：Ｉ＋ｔ＋＋２＋：１０
（２＋ｆ（Ｖｓ）−ｆ（ｖ＋ ））（１０−Ｂ）そこで
第１及び第２の負荷の抵抗値をＲとして１対の比較出力
端４８．４９に現われる比較出力電圧ｖＯはＶｏ：Ｒ（
１４＋−１ａｚ）＝２Ｒ［ｏ（ｆ（Ｖｌ）−ｆ（ｖ２）
） （１１）である。このため出力電圧の極性により
第１の入力電位差ｖＩと第２の入力電位差ｖ２は比較が
可能でＶｏ ＞ＯＶｌ ＞’ｈ
（１２−Ａ）ＶＯ” ＯＶｌ ＝ Ｖｓ
（１２−Ｂ）Ｖｏ ＜ ＯＶｌ＜ Ｖｓ（１２
−Ｃ）の関係が得られる。このため２つの電位差間の大
きさの比較が可能である。
発明の詳細
な説明したように本発明は（１）第１の境界値と第２の
境界値に挟まれた領域を参照範囲とし、第１の境界値と
被変換量との差を第１の係数倍した物理量と第２の境界
値と被変換量との差を第２の係数倍した物理量とを比較
して変換デジタル値を得るＡ／Ｄ変換方法なので、従来
のＡ／Ｄ変換方法と異なり第１の境界値と第２の境界値
に挟まれた領域をあらかじめ分割して参照電圧を形成し
な（とも第１の境界値と第２の境界値に挟まれた領域の
中間値を参照値としたＡ／Ｄ変換が可能である。 （２
）さらに本発明は第１の境界値と第２の境界値に挟まれ
た領域を参照範囲とし、第１の境界値と被変換量との差
を第１の係数列倍した複数の物理量と第２の境界値と被
変換量との差を第２の係数列倍した複数の物理量とを比
較して変換デジタル値を得るＡ／Ｄ変換方法なので、従
来のＡ／Ｄ変換方法と異なり第１の境界値と第２の境界
値に挟まれた領域をあらかじめ分割して参・焦電圧を形
成しなくとも第１の境界値と第２の境界値に挟まれた領
域の複数の中間値を参照値としたより高分解能なＡ／Ｄ
変換が可能である。 （３）更に本発明は差動変換回路
、もしくは増幅度の異なる複数の差動変換回路を用いる
ことにより、本発明の第１項もしくは第２項記載のＡ／
Ｄ変換方法を具体化したＡ／Ｄ変換装置を得ることがで
きる。
境界値に挟まれた領域を参照範囲とし、第１の境界値と
被変換量との差を第１の係数倍した物理量と第２の境界
値と被変換量との差を第２の係数倍した物理量とを比較
して変換デジタル値を得るＡ／Ｄ変換方法なので、従来
のＡ／Ｄ変換方法と異なり第１の境界値と第２の境界値
に挟まれた領域をあらかじめ分割して参照電圧を形成し
な（とも第１の境界値と第２の境界値に挟まれた領域の
中間値を参照値としたＡ／Ｄ変換が可能である。 （２
）さらに本発明は第１の境界値と第２の境界値に挟まれ
た領域を参照範囲とし、第１の境界値と被変換量との差
を第１の係数列倍した複数の物理量と第２の境界値と被
変換量との差を第２の係数列倍した複数の物理量とを比
較して変換デジタル値を得るＡ／Ｄ変換方法なので、従
来のＡ／Ｄ変換方法と異なり第１の境界値と第２の境界
値に挟まれた領域をあらかじめ分割して参・焦電圧を形
成しなくとも第１の境界値と第２の境界値に挟まれた領
域の複数の中間値を参照値としたより高分解能なＡ／Ｄ
変換が可能である。 （３）更に本発明は差動変換回路
、もしくは増幅度の異なる複数の差動変換回路を用いる
ことにより、本発明の第１項もしくは第２項記載のＡ／
Ｄ変換方法を具体化したＡ／Ｄ変換装置を得ることがで
きる。
（４）前記差動変換回路は、参照電圧と入力アナログ電
圧との電位差を差動電流に変換する差動変換回路とこの
差動電流の負荷となる一つ以上の抵抗が直列接続された
一対の負荷抵抗とを用いれば、一つ以上の抵抗が直列接
続された一対の負荷抵抗を流れる電流値は同一であり、
このため負荷抵抗の抵抗値に比例した増幅度の出力電圧
を得ることができるので簡単な構成で本発明の第１項も
しくは第２項記載のＡ／Ｄ変換方法を具体化したＡ／Ｄ
変換装置を得ることができる。 （５）また、複数の差
動変換回路とこの出力電流をそれぞれ第１の一対の負荷
抵抗及び第２の一対の負荷抵抗に選択的に供給するスイ
ッチ手段とを設けることにより所謂直並列型Ａ／Ｄ変換
器を構成することができ、並列型Ａ／Ｄ変換器に比べ回
路規模及び消質電力を大幅に低減することができる。さ
らに負荷抵抗を大きくすることにより回路系は利得を持
つので第２の比較器回路の精度が緩和されて高精度にな
る。加えて本発明は差動変換回路のオフセット電圧誤差
などにより下位ビットの参照電圧範囲が変動しても従来
の直並列型Ａ／Ｄ変換器のような固定した参照電圧を持
たず下位ビットの参照電圧範囲をある比率で分割して下
位ビットの比較器のそれぞれの参照電圧を形成している
ので、微分直線性が良く高精度なＡ／Ｄ変換装置を構成
できる。（６）前記Ａ／Ｄ変換装置に用いられる下位ビ
ットの比較器は第１、及び第２の差動変換回路の差動電
流はそれぞれ第１、及び第２の入力電位差の単調関数で
記述され、第１の差動電流と第２の差動電流を合流して
一対の負荷に供給しているので差動電流は線形加算され
るので、比較出力は第１の入力電位差と第２の入力電位
差間がある比率にあるときにその極性が反転する比較器
となり、本Ａ／Ｄ変換方式の実現に寄与する。このこと
がら本Ａ／Ｄ変換方式およびＡ／Ｄ変換装置はＡ／Ｄ変
換器の精度等の性能向上に大いに寄与する。
圧との電位差を差動電流に変換する差動変換回路とこの
差動電流の負荷となる一つ以上の抵抗が直列接続された
一対の負荷抵抗とを用いれば、一つ以上の抵抗が直列接
続された一対の負荷抵抗を流れる電流値は同一であり、
このため負荷抵抗の抵抗値に比例した増幅度の出力電圧
を得ることができるので簡単な構成で本発明の第１項も
しくは第２項記載のＡ／Ｄ変換方法を具体化したＡ／Ｄ
変換装置を得ることができる。 （５）また、複数の差
動変換回路とこの出力電流をそれぞれ第１の一対の負荷
抵抗及び第２の一対の負荷抵抗に選択的に供給するスイ
ッチ手段とを設けることにより所謂直並列型Ａ／Ｄ変換
器を構成することができ、並列型Ａ／Ｄ変換器に比べ回
路規模及び消質電力を大幅に低減することができる。さ
らに負荷抵抗を大きくすることにより回路系は利得を持
つので第２の比較器回路の精度が緩和されて高精度にな
る。加えて本発明は差動変換回路のオフセット電圧誤差
などにより下位ビットの参照電圧範囲が変動しても従来
の直並列型Ａ／Ｄ変換器のような固定した参照電圧を持
たず下位ビットの参照電圧範囲をある比率で分割して下
位ビットの比較器のそれぞれの参照電圧を形成している
ので、微分直線性が良く高精度なＡ／Ｄ変換装置を構成
できる。（６）前記Ａ／Ｄ変換装置に用いられる下位ビ
ットの比較器は第１、及び第２の差動変換回路の差動電
流はそれぞれ第１、及び第２の入力電位差の単調関数で
記述され、第１の差動電流と第２の差動電流を合流して
一対の負荷に供給しているので差動電流は線形加算され
るので、比較出力は第１の入力電位差と第２の入力電位
差間がある比率にあるときにその極性が反転する比較器
となり、本Ａ／Ｄ変換方式の実現に寄与する。このこと
がら本Ａ／Ｄ変換方式およびＡ／Ｄ変換装置はＡ／Ｄ変
換器の精度等の性能向上に大いに寄与する。
第１図は本発明の第１の実施例であるＡ／Ｄ変換方式の
説明図、第２図は従来のＡ／Ｄ変換装置の構成概略図、
第３図は本発明の第２の実施例であるＡ／Ｄ変換方式の
説明図、第４図は本発明の第３の実施例であるＡ／Ｄ変
換装置の構成概略図、第５図は本発明の第４の実施例で
あるＡ／Ｄ変換装置の構成概略図、第６図は本発明の第
５の実施例であるＡ／Ｄ変換装置の構成概略図、第７図
は本発明の第５の実施例であるＡ／Ｄ変換装置の動作説
明図、第８図、第９図は本発明の第５の実施例であるＡ
／Ｄ変換装置の動作説明図、第１θ図は本発明の第６の
実施例である比較器回路の構成概略図である。 ２１・・・・第１の差動増幅回路、２２・・・・第２の
差動増幅回路、２５・・・・比較器回路、２６・・・・
論理回路、３２・・・・比較器回路、３５・・・・第１
の比較器回路列、３Ｂ・・・・差動変換回路列、３７・
・・・スイッチ手段、３８・・・・一対の負荷抵抗列、
３３・・・・第２の比較器回路列、４０・・・・第１の
差動回路、４２・・・・第２の差動回路。 第 図 ／ｌ ｔ、さψ億 礪 図 第ｔの北東ｕ４戸Ｉ 第 図 １２１−ｄｔｄｔ”ｄ３ 第 ２４ ＊ｚ／＋４＝、ｙｚ 第 図 ３０項３イのヌ１存り 第 図 第１０図 イ幹牛り珠性−（ＬＳＢ） 即畔爪抗ｄＪ閃出力 斬フトテＩ−降庄（ＬＳＢ） 下位ヒツトの友ギ赴光Ｌ
説明図、第２図は従来のＡ／Ｄ変換装置の構成概略図、
第３図は本発明の第２の実施例であるＡ／Ｄ変換方式の
説明図、第４図は本発明の第３の実施例であるＡ／Ｄ変
換装置の構成概略図、第５図は本発明の第４の実施例で
あるＡ／Ｄ変換装置の構成概略図、第６図は本発明の第
５の実施例であるＡ／Ｄ変換装置の構成概略図、第７図
は本発明の第５の実施例であるＡ／Ｄ変換装置の動作説
明図、第８図、第９図は本発明の第５の実施例であるＡ
／Ｄ変換装置の動作説明図、第１θ図は本発明の第６の
実施例である比較器回路の構成概略図である。 ２１・・・・第１の差動増幅回路、２２・・・・第２の
差動増幅回路、２５・・・・比較器回路、２６・・・・
論理回路、３２・・・・比較器回路、３５・・・・第１
の比較器回路列、３Ｂ・・・・差動変換回路列、３７・
・・・スイッチ手段、３８・・・・一対の負荷抵抗列、
３３・・・・第２の比較器回路列、４０・・・・第１の
差動回路、４２・・・・第２の差動回路。 第 図 ／ｌ ｔ、さψ億 礪 図 第ｔの北東ｕ４戸Ｉ 第 図 １２１−ｄｔｄｔ”ｄ３ 第 ２４ ＊ｚ／＋４＝、ｙｚ 第 図 ３０項３イのヌ１存り 第 図 第１０図 イ幹牛り珠性−（ＬＳＢ） 即畔爪抗ｄＪ閃出力 斬フトテＩ−降庄（ＬＳＢ） 下位ヒツトの友ギ赴光Ｌ
Claims (6)
- （１）第１の境界値と第２の境界値に挟まれた領域を参
照範囲とし、前記第１の境界値と被変換量との差を第１
の係数倍した物理量と前記第２の境界値と被変換量との
差を第２の係数倍した物理量とを比較して変換デジタル
値を得るＡ／Ｄ変換方法。 - （２）第１の境界値と第２の境界値に挟まれた領域を参
照範囲とし、前記第１の境界値と被変換量との差を第１
の係数列倍した複数の物理量と前記第２の境界値と被変
換量との差を第２の係数列倍した複数の物理量とを比較
して変換デジタル値を得るＡ／Ｄ変換方法。 - （３）第１の参照電圧と入力アナログ電圧との電位差を
第１の係数列倍した一つ以上の個数の出力電圧を発生す
る第１の差動変換回路と、第２の参照電圧と前記入力ア
ナログ電圧との電位差を第２の係数列倍した一つ以上の
個数の出力電圧を発生する第２の差動変換回路と、これ
ら第１の差動変換回路の出力電圧と第２の差動変換回路
の出力電圧を比較する比較器回路を有し、この比較器回
路の比較出力を論理変換して変換デジタル値を得るＡ／
Ｄ変換装置。 - （４）第１の参照電圧と入力アナログ電圧との電位差を
第１の差動電流に変換する第１の差動変換回路と、この
差動電流の負荷となる一つ以上の抵抗が直列接続された
第１の一対の負荷抵抗と、第２の参照電圧と前記入力ア
ナログ電圧との電位差を第２の差動電流に変換する第２
の差動変換回路と、この差動電流の負荷となる一つ以上
の抵抗が直列接続された第２の一対の負荷抵抗と、前記
第１の一対の負荷抵抗の一つ以上のタップ電位差と前記
第２の一対の負荷抵抗の一つ以上のタップ電位差とを比
較する比較器回路を有し、この比較器回路の比較出力を
論理変換して変換デジタル値を得るＡ／Ｄ変換装置。 - （５）複数の参照電圧を発生する参照電圧発生手段と、
この参照電圧に順次一方の入力端を接続し、他方の入力
端を共通にアナログ入力信号に接続した入力間の電位差
を差動電流に変換する参照電圧の大きさ順に番号を付け
られた複数の差動変換回路と、この差動電流の負荷とな
る第１及び第２の一つ以上の抵抗が直列接続された一対
の負荷抵抗と、前記アナログ入力信号と前記複数の参照
電圧とを比較する第１の比較器回路と、この第１の比較
器回路の比較出力により特定の偶数番の差動変換回路の
出力電流及び相隣り合う奇数番の差動変換回路の出力電
流をそれぞれ前記第１の一対の負荷抵抗及び第２の一対
の負荷抵抗に選択的に供給するスイッチ手段と、前記第
１の一対の負荷抵抗の一つ以上のタップ電位差と第２の
一対の負荷抵抗の一つ以上のタップ電位差とを比較する
第２の比較器回路を有し、これら第１及び第２の比較器
回路の比較出力を論理変換して変換デジタル値を得るＡ
／Ｄ変換装置。 - （６）第１の入力電位差を第１の差動電流に変換する第
１の差動変換回路と、第２の入力電位差を第２の差動電
流に変換する第２の差動変換回路と、前記第１の差動電
流と第２の差動電流を合流して一対の負荷に供給し、前
記第１の入力電位差と第２の入力電位差間の大きさに対
応した比較出力を発生する比較器回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091344A JPH02268521A (ja) | 1989-04-11 | 1989-04-11 | Ａ／ｄ変換方法及びａ／ｄ変換装置 |
| US07/983,255 US5321402A (en) | 1989-04-11 | 1992-11-30 | Analog-to-digital conversion method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091344A JPH02268521A (ja) | 1989-04-11 | 1989-04-11 | Ａ／ｄ変換方法及びａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268521A true JPH02268521A (ja) | 1990-11-02 |
Family
ID=14023806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1091344A Pending JPH02268521A (ja) | 1989-04-11 | 1989-04-11 | Ａ／ｄ変換方法及びａ／ｄ変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5321402A (ja) |
| JP (1) | JPH02268521A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396131A (en) * | 1992-03-05 | 1995-03-07 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier, comparator and high-speed A/D converter using the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700084B1 (fr) * | 1992-12-30 | 1995-02-10 | Thomson Csf Semiconducteurs | Convertisseur analogique numérique avec échantillonneur bloqueur distribué. |
| US5572212A (en) * | 1995-03-31 | 1996-11-05 | Exar Corporation | Pipelined analog to digital converter |
| US5748132A (en) * | 1995-07-17 | 1998-05-05 | Matsushita Electric Industrial Co., Ltd. | Interpolation type A/D converter |
| KR100235465B1 (ko) * | 1996-05-29 | 1999-12-15 | 유기범 | 플래시형 아날로그-디지탈 변환기 |
| US5877718A (en) * | 1997-03-24 | 1999-03-02 | International Business Machines Corporation | Differential analog-to-digital converter with low power consumption |
| DK1273100T3 (da) * | 2000-02-11 | 2004-12-20 | Neumann Gmbh Georg | Balanceringskredslöbsindretning |
| US8421663B1 (en) * | 2011-02-15 | 2013-04-16 | Western Digital Technologies, Inc. | Analog-to-digital converter comprising dual oscillators for linearity compensation |
| CN112913144B (zh) * | 2021-01-12 | 2023-12-29 | 北京苹芯科技有限公司 | 用于差分输出电压的模数转换器以及模数转换方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120530A (ja) * | 1984-11-15 | 1986-06-07 | Toshiba Corp | アナログ・デジタル変換器 |
| JPS6451827A (en) * | 1987-08-03 | 1989-02-28 | Philips Nv | Electric circuit for analog-digital converter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599602A (en) * | 1983-08-03 | 1986-07-08 | Matsushita Electric Industrial Co., Ltd. | Serial-type A/D converter utilizing folding circuit cells |
| JPS63115424A (ja) * | 1986-10-31 | 1988-05-20 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2585578B2 (ja) * | 1987-03-20 | 1997-02-26 | 株式会社日立製作所 | Ａｄ変換器 |
| US4910518A (en) * | 1987-07-16 | 1990-03-20 | Samsun Semiconductor and Telecommunications Co., Ltd. | Comparator unit for a flash analog-to-digital converter |
| JPS6478029A (en) * | 1987-09-18 | 1989-03-23 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPH0773213B2 (ja) * | 1987-11-20 | 1995-08-02 | 三菱電機株式会社 | Ａ／ｄコンバータ |
| US4924227A (en) * | 1988-12-13 | 1990-05-08 | Analog Devices, Inc. | Parallel analog-to-digital converter |
-
1989
- 1989-04-11 JP JP1091344A patent/JPH02268521A/ja active Pending
-
1992
- 1992-11-30 US US07/983,255 patent/US5321402A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120530A (ja) * | 1984-11-15 | 1986-06-07 | Toshiba Corp | アナログ・デジタル変換器 |
| JPS6451827A (en) * | 1987-08-03 | 1989-02-28 | Philips Nv | Electric circuit for analog-digital converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396131A (en) * | 1992-03-05 | 1995-03-07 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier, comparator and high-speed A/D converter using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5321402A (en) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1276307C (en) | Complementary voltage interpolation circuit | |
| US5940020A (en) | Digital to analog converter with a reduced resistor count | |
| US5184130A (en) | Multi-stage A/D converter | |
| EP0077470B1 (en) | Cascade-comparator a/d converter | |
| JP3920443B2 (ja) | Ａ／ｄ変換回路 | |
| KR20070076429A (ko) | 아날로그/디지털 변환회로 | |
| US5210537A (en) | Multi-stage A/D converter | |
| JP2007324834A (ja) | パイプライン型ａ／ｄコンバータ | |
| US6229472B1 (en) | A/D converter | |
| KR100799683B1 (ko) | 종속형 폴딩 인터폴레이팅 방식의 아날로그 디지털 변환기 | |
| EP0319097B1 (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| US5194867A (en) | Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage | |
| JPH10336031A (ja) | アナログ／デジタル変換装置 | |
| CA2036204C (en) | Analog/digital converter operating by the expanded parallel method | |
| JPH01136421A (ja) | 誤り補正を改良したサブレンジングａ／ｄコンバータ | |
| JP3555956B2 (ja) | 折返し段及び折返し式アナログ−ディジタル変換器 | |
| JPH02268521A (ja) | Ａ／ｄ変換方法及びａ／ｄ変換装置 | |
| US5138318A (en) | Differential voltage buffer amplifier circuit and serial-parallel A-D converter | |
| JPS6387022A (ja) | アナログ・デジタル変換器 | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| EP1370001B1 (en) | Interpolation circuit having a conversion error correction range for higher-order bits and A/D conversion circuit utilizing the same | |
| US20120092202A1 (en) | Analog to digital converter | |
| JP3113031B2 (ja) | 並列型ａ／ｄ変換装置 | |
| US5805096A (en) | A/D converter with interpolation | |
| JP2705585B2 (ja) | 直並列型アナログ／ディジタル変換器 |