JP3847214B2 - 上位ビットの変換誤差補正用レンジを有する補間回路及びそれを利用したａ／ｄ変換回路 - Google Patents
上位ビットの変換誤差補正用レンジを有する補間回路及びそれを利用したａ／ｄ変換回路 Download PDFInfo
- Publication number
- JP3847214B2 JP3847214B2 JP2002164829A JP2002164829A JP3847214B2 JP 3847214 B2 JP3847214 B2 JP 3847214B2 JP 2002164829 A JP2002164829 A JP 2002164829A JP 2002164829 A JP2002164829 A JP 2002164829A JP 3847214 B2 JP3847214 B2 JP 3847214B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- voltage
- voltage divider
- inverting output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/165—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages in which two or more residues with respect to different reference levels in a stage are used as input signals for the next stage, i.e. multi-residue type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、上位ビットの変換誤差補正用レンジを有する補間回路とそれを利用したＡ／Ｄ変換回路に関し、特に、少ない回路規模で実現でき、また多段構成が可能で、また補間回路出力のコモンレベルを同等にできる補間回路及びそれを利用したＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】
近年のデジタル信号処理技術の普及に伴い、アナログ信号をデジタル信号に変換するＡ／Ｄ変換回路には、低電力化と高精度化が求められている。これらの要求を満たすＡ／Ｄ変換回路として、補間回路を利用した直並列型のＡ／Ｄ変換回路が提案されている。
【０００３】
図１は、従来の補間型Ａ／Ｄ変換回路を示す図である。このＡ／Ｄ変換回路は、基準電源ＶＲＢとＶＲＴとの間に電圧分割素子を直列に接続して細分化された基準電圧Ｖ０〜Ｖ８を生成する基準電圧生成回路１と、各基準電圧Ｖ０〜Ｖ８とアナログ入力電圧ＶＩＮとの差動電圧をそれぞれ増幅する差動増幅器列２と、スイッチ群３と、各差動増幅器の差動出力を比較して正、負を出力する上位比較器列４と、その上位比較器列４の出力をエンコードして３ビットのデジタル出力を生成する上位エンコーダ７とを有する。
【０００４】
今仮に、入力電圧ＶＩＮが基準電圧Ｖ３とＶ４との間に位置する場合は、VIN−Ｖ３＞０、VIN−Ｖ４＜０であるので、それに対応する比較器がそれぞれ正、負を出力し、上位３ビットのデジタル値が検出される。即ち、上位比較器列４により入力電圧VINが基準電圧群Ｖ０〜Ｖ８のどこに位置するかが検出され、エンコーダ７により３ビットデジタル値に変換される。この上位デジタル値に応じてスイッチ群３のスイッチが制御され、基準電圧Ｖ３とＶ４に接続される差動増幅器の出力が、それぞれ次段の１対の差動増幅器５、６にそれぞれスイッチ群３を介して供給される。
【０００５】
差動増幅器５，６の差動出力は、更に、その反転出力ＡＮ，ＢＮ間の電圧分割素子列８と非反転出力ＡＰ，ＢＰ間の電圧分割素子列９とで形成される補間回路により、差動増幅器５，６の差動出力間の離散的な複数の差動電圧が生成され、それらは下位の比較器列１０，１１，１２にそれぞれ供給される。つまり、補間された差動電圧が下位比較器列に入力される。そして、比較器列１０，１１，１２の出力から下位エンコーダ１３は、下位の２ビットデジタル値を出力する。加算回路１４は、上位３ビットデジタル値と下位２ビットデジタル値とを加算して出力する。
【０００６】
図２は、図１のＡ／Ｄ変換器の動作原理を説明する図である。入力電圧VINが示された横軸は、入力電圧VINと基準電圧群Ｖ０〜Ｖ８との関係を示す。上位３ビットにおける入力電圧VINの位置は、増幅率を１とした場合の差動増幅器列２の各出力（VIN−V1）〜（VIN−V7）の符号が正か負かにより検出される。上記の例では、アナログ入力電圧VINが基準電圧Ｖ３，Ｖ４の間にあるので、VIN−Ｖ３＞０（上向き矢印）、VIN−Ｖ４＜０（下向き矢印）により入力電圧VINの位置を検出することができる。そして、増幅率をｍとした場合の下位の差動増幅器５，６には、それぞれVIN−Ｖ３とVIN−Ｖ４とが供給され、それらがｍ倍に増幅される。
【０００７】
そして、それらの増幅された差動電圧（VIN−V3）×ｍと（VIN−V4）×ｍとの間の離散的な差動電圧V26−V16、V25−V15、V24−V14を電圧分割素子列８，９によって生成し、それらを下位比較器列１０に供給する。ここでも、比較器列１０の正と負の出力の境界点が入力電圧VINのレベルであるので、比較器列１０の出力から下位２ビットを検出することができる。
【０００８】
上記の説明から明らかなとおり、電圧分割素子列８，９の回路網により、１対の差動増幅器５，６の差動出力間を分圧した補間電圧が生成できるので、これらの回路網を補間回路とみなすことができる。そして、それらの補間電圧を比較器列１０，１１，１２で比較し、その結果を用いて下位２ビットのデジタル値が検出できるので、補間回路に比較器列を加えた回路をＡ／Ｄ変換回路とみなすことができる。
【０００９】
【発明が解決しようとする課題】
入力電圧VINが基準電圧Ｖ３，Ｖ４の間にあるにもかかわらず、図１の下位比較器列１０，１１，１２の全ての出力が正、または負の場合は、上位の３ビット検出において何らかの変換誤差が発生したことを意味する。そこで、補間型Ａ／Ｄ変換回路では、上位のＡ／Ｄ変換に誤差が発生した場合に下位のＡ／Ｄ変換回路でその誤差を補正することができるようにするために、補間回路に基準電圧Ｖ３，Ｖ４の間の補間レンジに加えて基準電圧Ｖ２とＶ３の間とＶ４とＶ５の間の補外レンジを補正用の変換レンジとして設けることが行われる。
【００１０】
そのような提案は、例えば、特開平４−２５９３７２号公報（１９９２年９月２９日発行）及び特開平４−３０３５３７号公報（１９９２年１１月１３日発行）に記載されている。前者が提案するＡ／Ｄ変換回路では、１対の差動増幅器に加えて４つの差動増幅器を追加し、その出力群と回路網からなる補間回路及び補外回路を接続して、補間回路によって生成される補間差動電圧と補外回路によって生成される補外差動電圧を下位の比較器に入力する。それにより、上位の３ＬＳＢの補正が可能になる。つまり、図２における下位２ビットにて、差動電圧（VIN−V3）×ｍと（VIN−V4）×ｍとの間の補間差動電圧に加えて、差動電圧（VIN−V3）×ｍと（VIN−V4）×ｍの外側の補外差動電圧を生成することによって、上位ビットの補正を可能にしている。しかし、このＡ／Ｄ変換回路では差動増幅器を追加する必要があり、回路規模が大きくなるという課題を有する。
【００１１】
一方、後者が提案するＡ／Ｄ変換回路では、差動増幅器の追加は必要ないが、１対の差動増幅器のうち一方の差動増幅器の非反転出力ＡＰと反転出力ＡＮとの間や、他方の差動増幅器の非反転出力ＢＰと反転出力ＢＮとの間に回路網を設けて、補間差動電圧と補外差動電圧とを生成している。従って、それら差動電圧のコモンレベルのバラツキが大きく、これらの補間差動電圧や補外差動電圧を入力とする比較器は、保証すべき入力コモンレベルの範囲を広く設計することが必要になるという課題を有する。
【００１２】
また、上記の従来例では、下位２ビットの検出後に更に下位のビットの検出を行う多段構成の補間回路やＡ／Ｄ変換回路については、提案されていない。
【００１３】
そこで、本発明の別の目的は、回路規模を小さくした補間回路及びそれを利用したＡ／Ｄ変換回路を提供することにある。
【００１４】
更に、本発明の目的は、多段構成が可能な補間回路及びそれを利用したＡ／Ｄ変換回路を提供することにある。
【００１５】
更に、本発明の別の目的は、補間回路出力のコモンレベルの変動を小さくできる補間回路及びそれを利用したＡ／Ｄ変換回路を提供することにある。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面は、第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、第１及び第２の差動入力電圧をそれぞれ入力し、反転出力端子と非反転出力端子との間に差動出力電圧をそれぞれ生成する第１及び第２の差動増幅器を有する。そして、補間回路は、第１及び第２の差動増幅器の非反転出力端子間に設けられた第１の電圧分割素子列と、第１及び第２の差動増幅器の反転出力端子間に設けられた第２の電圧分割素子列とを有し、その第１の電圧分割素子列内のノードと第２の電圧分割素子列内のノードとから補間差動電圧群をそれぞれ生成する。
【００１７】
更に、補間回路は、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列を有し、その第３の電圧分割素子列内のノードから少なくとも１対の補外差動電圧をそれぞれ生成する。第３の電圧分割素子列を設けることで、補外差動電圧を生成することができ、少ない回路規模で補正用レンジを有する補間回路を実現できる。また、この補間回路の差動出力電圧を入力する比較器列を設けることにより、Ａ／Ｄ変換回路にすることができる。
【００１８】
上記の目的を達成するために、本発明の第２の側面は、上記の第１、第２の電圧分割素子列に加えて、第１の差動増幅器の非反転出力端子と第２の差動増幅器の反転出力端子との間と、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間とにそれぞれ電圧分割素子列を有し、それら１対の電圧分割素子列のノード間で少なくとも１対の補外差動電圧を生成する。
【００１９】
更に、上記の目的を達成するために、本発明の第３の側面は、上記の第１、第２の電圧分割素子列に加えて、第１及び第２の電圧分割素子列内のノード間に設けられる１対の電圧分割素子列を設け、それらの電圧分割素子列内のノードと上記第１または第２の電圧分割素子列内のノードとで、少なくとも１対の補外差動電圧を生成する。
【００２０】
更に、上記の目的を達成するために、本発明の第４の側面は、上記の第１、第２の電圧分割素子列に加えて、第１及び第２の電圧分割素子列内のノード間に設けられる１対の電圧分割素子列と、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、その第３の電圧分割素子列内のノードと第１、第２の差動増幅器の出力から少なくとも１対の補外差動電圧を生成する。
【００２１】
更に、上記の目的を達成するために、本発明の第５の側面は、上記の第１、第２の電圧分割素子列に加えて、第１及び第２の電圧分割素子列内のノード間に設けられる１対の電圧分割素子列を有する。そして、更に、第１の差動増幅器の非反転出力端子と第２の差動増幅器の反転出力端子との間と、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間とにそれぞれ電圧分割素子列を有し、それら電圧分割素子列のノード間で少なくとも１対の補外差動電圧を生成する。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００２３】
［第１の実施の形態］
図３は、第１の実施の形態における補間回路の原理図であり、図４は、その補間回路の回路図である。図３、４には、図１のＡ／Ｄ変換回路で示した下位ビット検出のための１対の差動増幅器５，６に対応する１対の差動増幅器Ａ，Ｂと、電圧分割素子列群とが示されている。補間回路は、差動増幅器Ａ，Ｂと、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ３と、両差動増幅器Ａ、Ｂの非反転出力ＡＰとＢＰ間の電圧分割素子列ＮＴ１と、両差動増幅器Ａ、Ｂの反転出力ＡＮとＢＮ間の電圧分割素子列ＮＴ２とで構成される。
【００２４】
図４の回路図において、電圧分割素子列ＮＴ３は、同じ抵抗値Ｒを有する３個の抵抗素子で構成され、電圧分割素子列ＮＴ１，ＮＴ２は、同じ抵抗値Ｒを有する４個の抵抗素子で構成されている。電圧分割素子列ＮＴ１，ＮＴ２は、図１の補間回路の電圧分割素子列８，９と同じであり、それらの素子列の各ノードに生成される補間電圧群ｎ１〜ｎ６，ＡＰ，ＡＮ，ＢＰ，ＢＮの組合せから補間差動電圧群Ｖｄ１〜Ｖｄ５が生成される。
【００２５】
なお、ここで電圧分割素子は、抵抗、トランジスタ、ダイオードなど電圧を分割可能な全ての素子、回路を含む。以下、他の実施の形態例も同じである。
【００２６】
図３，４の例では、増幅率１の１対の差動増幅器Ａ，Ｂには、入力電圧Ｖinと基準電圧Ｖref、２Ｖrefとが入力され、第１の差動増幅器Ａの差動出力Ｖａ（＝ＶＡＰ−ＶＡＮ）は、Ｖａ＝Ｖin−２Ｖref、第２の差動増幅器Ｂの差動出力Ｖｂ（＝ＶＢＰ−ＶＢＮ）は、Ｖｂ＝Ｖin−Ｖrefとなっている。そして、電圧分割素子列ＮＴ２とＮＴ３の各ノード間の補間差動電圧群Ｖｄ１〜Ｖｄ５は、以下の通りである。
【００２７】
Ｖｄ５＝Ｖａ＝Ｖｂ＋４Ｖｃ＝Ｖin−２Ｖref：ＶＡＰ−ＶＡＮ
Ｖｄ４＝Ｖｂ＋３Ｖｃ＝Ｖin−Ｖref−３Ｖref／４：Ｖｎ３−Ｖｎ６
Ｖｄ３＝Ｖｂ＋２Ｖｃ＝Ｖin−Ｖref−２Ｖref／４：Ｖｎ２−Ｖｎ５
Ｖｄ２＝Ｖｂ＋Ｖｃ＝Ｖin−Ｖref− Ｖref／４：Ｖｎ１−Ｖｎ４
Ｖｄ１＝Ｖｂ ＝Ｖin−Ｖref ：ＶＢＰ−ＶＢＮ
但し、Ｖｃ＝（Ｖａ−Ｖｂ）／４＝−Ｖrefである。
【００２８】
更に、第１の実施の形態では、電圧分割素子列ＮＴ３が出力ＡＮとＢＰとの間に直列接続された３つの抵抗素子を有し、その接続ノードｎ１０，ｎ１２が差動増幅器の出力ＢＮとＡＰとでそれぞれ補外差動電圧
Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３：Ｖn10−ＶＢＮ
Ｖｄ６＝２（Ｖｂ＋５Ｖｃ）／３：ＶＡＰ−Ｖn12
を生成する。この補外差動電圧Ｖｄ０，Ｖｄ６は、電圧分割素子列ＮＴ１，２，３の回路網に対して、節点方程式を立てて、その連立方程式を解くことで求めることができる。
【００２９】
図５は、第１の実施の形態の補間回路の入出力特性図である。図５の横軸は入力電圧Ｖinを、縦軸は補間回路の出力をそれぞれ示す。補間回路の各ノードＡＰ，ＡＮ，ＢＰ，ＢＮ，ｎ１〜ｎ６、ｎ１０，ｎ１２の電圧変化がそれぞれ直線ｌＡＰ、ｌＡＮ、ｌＢＰ、ｌＢＮ、ｌｎ１〜ｌｎ６、ｌn10、ｌn12で示されている。この特性図は、図４に示した回路網の特性図であり、例えば、補間差動電圧Ｖｄ１＝Ｖｂは、ノードＢＰの電圧ＶＢＰとノードＢＮの電圧ＶＢＮの電圧差であり、入力電圧Ｖin＝Ｖrefの時にその補間差動電圧Ｖｄ１＝Ｖｂ＝０になり、そのゼロクロス点の上下で補間差動電圧Ｖｄ１＝Ｖｂの符号が反転する。同様に、補間差動電圧Ｖｄ５＝Ｖａは、電圧ＶＡＰとＶＡＮの電圧差であり、入力電圧Ｖin＝２Ｖrefの時にその補間差動電圧Ｖｄ５＝Ｖａ＝０になり、そのゼロクロス点の上下で補間差動電圧Ｖｄ５＝Ｖａの符号が反転する。同様にして、ノードｎ１の電圧Ｖn1とノードｎ４の電圧Ｖn4間の補間差動電圧Ｖｄ２＝Ｖｂ＋Ｖｃは、Ｖin＝５Ｖref／４でゼロになり、ノードｎ２の電圧Ｖn2とノードｎ５の電圧Ｖn5間の補間差動電圧Ｖｄ３＝Ｖｂ＋２Ｖｃは、Ｖin＝６Ｖref／４でゼロになり、ノードｎ３の電圧Ｖn3とノードｎ６の電圧Ｖn6間の補間差動電圧Ｖｄ４＝Ｖｂ＋３Ｖｃは、Ｖin＝７Ｖref／４でゼロになる。つまり、図５中のＶinの横軸に沿った５つの丸印の点が、補間差動電圧のゼロクロス点になる。
【００３０】
更に、第１の実施の形態では、電圧分割素子列ＮＴ３を追加して、補外差動電圧Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３とＶｄ６＝２（Ｖｂ＋５Ｖｃ）／３とを生成する。補外差動電圧Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３は、Ｖin＝３Ｖref／４でゼロになり、その上下で符号が反転し、もう１つの補外差動電圧Ｖｄ６＝２（Ｖｂ＋５Ｖｃ）／３は、Ｖin＝９Ｖref／４でゼロになり、その上下で符号が反転する。これら補外差動電圧を生成する素子列ＮＴ３のノードｎ１０とｎ１２の電圧変化は、図５に直線ｌn10とｌn12で示されている。素子列ＮＴ３は、ＶＡＮ、ＶＢＰ間の電圧を３等分するため、直線ｌn10とｌn12とは、直線ｌANとｌBP間の交差角を３等分した直線になり、上述した補外差動電圧のゼロクロス点は、図５中の左右の両端の丸印で示される。
【００３１】
図５中のゼロクロスする入力電圧Ｖinは、全てＶｃ＝Ｖref／４の間隔になっており、入力電圧Ｖinに対する補間及び補外のゼロクロス点の位置は等間隔になる。そして、Ｖin＝ＶrefとＶin＝２Ｖrefとの間に３つの補間点が追加され、更に、Ｖin＝Ｖrefより低い補外点とＶin＝２Ｖrefより高い補外点とが追加され、補正領域を形成している。
【００３２】
以上の通り、図４の補間回路では、従来の電圧分割素子列ＮＴ１，ＮＴ２に、素子列ＮＴ３をノードＡＮ，ＢＮ間に設けるだけで、両側の補外差動電圧を生成することができ、その補外差動電圧を利用して上位ビットの補正を行うことが可能になる。尚、図４，５から明らかな通り、補外差動電圧を生成する素子列ＮＴ３は、ノードＡＰ，ＢＮ間に設けても良い。その場合は、ノードｎ１０，ｎ１２の直線ｌn10、ｌn12は、横軸Ｖinに対称の下側に位置することになり、補外差動電圧のゼロクロス点も横軸Ｖinに対称の下側に位置する。
【００３３】
図６は、図４の補間回路を利用したＡ／Ｄ変換回路図である。このＡ／Ｄ変換回路は、図４の補間回路に、７対の差動出力電圧がそれぞれ供給される比較器列２０が追加されている。補正用レンジを有するこの比較器列２０を用いることにより、上位ビットの変換誤差を補正することができる。尚、図６中の比較器列２０の出力側には、それぞれの比較器の差動入力電圧が示されている。
【００３４】
図５の補間回路の入出力特性図に示されるとおり、補間差動電圧については、そのコモン電圧Ｖcomのレベル（ゼロクロス点の縦軸方向のレベル）が同じになっている。従って、補間差動電圧を入力する比較器は、保証すべき入力コモンレベルの範囲を狭くすることができる。但し、補外差動電圧（Ｖn10−ＶＢＮ、ＶＡＰ−Ｖn12）のコモン電圧Ｖcomは、補間差動電圧のそれよりＶｄｃだけずれている。従って、補外差動電圧が入力される比較器は、保証すべき入力コモンレベルの範囲をその差分Ｖｄｃ分だけ拡げる必要がある。
【００３５】
［第２の実施の形態］
図７は、第２の実施の形態における補間回路の原理図であり、図８は、その補間回路の回路図である。図７、８においても、図１のＡ／Ｄ変換回路で示した下位ビット検出のための１対の差動増幅器５，６に対応する１対の差動増幅器Ａ，Ｂと、電圧分割素子列群が示されている。補間回路は、差動増幅器Ａ，Ｂと、第１の実施の形態の電圧分割素子列ＮＴ１，２に加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの反転出力ＢＮとの間の電圧分割素子列ＮＴ５と、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ６とを有する。
【００３６】
図８に示されるように、第２の実施の形態では、補間差動電圧を生成する電圧分割素子列ＮＴ１，２は、第１の実施の形態と同じ等しい抵抗値Ｒを有する一方で、補外差動電圧を生成するための電圧分割素子列ＮＴ５、ＮＴ６内の電圧分割素子の抵抗値は、共に、Ｒ、４Ｒ、Ｒに設定されている。そして、ノードｎ２０とｎ２２の電位差で一方の補外差動電圧Ｖｄ０を生成し、ノードｎ２１とｎ２３の電位差で他方の補外差動電圧Ｖｄ６を生成する。このような抵抗値に設定することで、２つの補外差動電圧Ｖｄ０，Ｖｄ６は、第１の実施の形態と同様にそれぞれ２（Ｖｂ−Ｖｃ）／３と２（Ｖｂ＋５Ｖｃ）／３になり、それに伴い、これら補外差動電圧のゼロクロス点も、Ｖin＝３Ｖref／４と、Ｖin＝９Ｖref／４に等しくなる。この補外差動電圧も、回路網の節点方程式をたてて解くことにより求めることができる。
【００３７】
図９は、図８の補間回路の入出力特性図である。各素子列ＮＴ５，ＮＴ６の抵抗値をＲ、４Ｒ、Ｒとしたことで、ノードｎ２０とｎ２２の直線ｌn20、ｌn22は横軸Ｖin上で交差し、同様に、ノードｎ２１とｎ２３の直線ｌn21、ｌn23も横軸Ｖin上で交差する。その結果、補外差動電圧のゼロクロス点（Ｖin＝３Ｖref／４、９Ｖref／４）は、補間差動電圧のゼロクロス点と同じレベル（縦軸のレベル）に並ぶ。従って、これらの差動電圧のコモンレベルはすべて一致する。
【００３８】
図１０は、図８の補間回路を利用したＡ／Ｄ変換回路図である。図６と同様に、補間差動電圧と補外差動電圧とがそれぞれ供給される比較器列２０が補間回路に追加されている。従って、補正レンジを有する比較器列２０を用いることにより、下位ビットの変換だけでなく、上位ビットの変換誤差を補正することができる。更に、各比較器列の差動入力電圧のコモンレベルは、図９に示されるとおり全て等しく、比較器が保証すべき入力コモンレベルの範囲を狭くできるので、比較器の設計をより容易にすることができる。
【００３９】
以上、第２の実施の形態では、図１の補間回路の電圧分割素子列に加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの反転出力ＢＮとの間と、反転出力ＡＮと非反転出力ＢＰとの間とにそれぞれ電圧分割素子列ＮＴ５，６を設けるのみで、補外差動出力電圧を生成することができる。従って、少ない回路規模で補間回路に補正用の予備のレンジを設けることができる。しかも、第２の実施の形態では、補間差動電圧と補外差動電圧のコモンレベルを同じにすることができ、それらが入力される比較器の回路設計をより容易にさせることができる。
【００４０】
［第３の実施の形態］
図１１は、第３の実施の形態例における補間回路の原理図であり、図１２は、その補間回路図である。第３実施の形態の補間回路は、差動増幅器Ａ，Ｂに加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ７と、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＮとの間の電圧分割素子列ＮＴ８と、両素子列ＮＴ７，ＮＴ８の中間ノード間を接続する電圧分割素子列ＮＴ９，１０とを有する。
【００４１】
そして、Ｎ等分に補間する場合であれば、補間差動電圧を生成する電圧分割素子列ＮＴ７，ＮＴ８に抵抗値Ｒ，ＮＲ，Ｒの電圧分割素子を、電圧分割素子列ＮＴ９，ＮＴ１０に抵抗値ＮＲの電圧分割素子を、それぞ直列に接続する。Ｎ＝４としたときの図１２の補間回路において、素子列ＮＴ７内のノードｎ３０〜ｎ３４と素子列ＮＴ８内のノードｎ３５〜ｎ３９それぞれの電位差から、補間差動電圧Ｖｄ１〜Ｖｄ５を生成する。更に、電圧分割素子列ＮＴ９，１０の抵抗値も４Ｒとして、それらの中間ノードｎ４０、ｎ４１とノードｎ３８，ｎ３６それぞれの電位差から、補外差動電圧Ｖｄ０，Ｖｄ６を生成する。
【００４２】
上記の補間差動電圧Ｖｄ１〜Ｖｄ５は、図１２に示されるとおり
２（Ｖｂ＋４Ｖｃ）／３＝２（Ｖin−２Ｖref）／３：Ｖn34−Ｖn39
２（Ｖｂ＋３Ｖｃ）／３＝２（Ｖin−Ｖref−３Ｖref／４）／３：Ｖn33−Ｖn38
２（Ｖｂ＋２Ｖｃ）／３＝２（Ｖin−Ｖref−２Ｖref／４）／３：Ｖn32−Ｖn37
２（Ｖｂ＋ Ｖｃ）／３＝２（Ｖin−Ｖref− Ｖref／４）／３：Ｖn31−Ｖn36
２Ｖｂ／３ ＝２（Ｖin−Ｖref）／３：Ｖn30−Ｖn35
となる。抵抗列の抵抗値をＲ，４Ｒ（又はＮＲ），Ｒとすることで、補間差動電圧Ｖｄ１〜Ｖｄ５は、第１、第２の実施の形態における補間差動電圧の２／３（又はＮ／（Ｎ＋２））倍になっている。
【００４３】
また、補外差動電圧Ｖｄ０，Ｖｄ６は、図１２に示されるとおり
Ｖｄ６＝（Ｖｂ＋５Ｖｃ）／３＝（Ｖin−５Ｖref／４）／３：Ｖn40−Ｖn38
Ｖｄ０＝（Ｖｂ−Ｖｃ）／３＝（Ｖin−３Ｖref／４）／３：Ｖn41−Ｖn36
となる。
【００４４】
図１３は、第３の実施の形態例における補間回路の入出力特性図であり、各ノードｎ３０〜ｎ３９とｎ４０，ｎ４１の電圧変化が対応する直線で示されている。ノードｎ４０は、ノードｎ３４とｎ３５とを結ぶ電圧分割素子列ＮＴ９の中点であるので、ノードｎ４０の入出力特性ｌn40は、ノードｎ３４，ｎ３５の直線ｌn34とｌn35の交差角の中央に延びる直線になる。一方、ノードｎ４１は、同様の理由から、ノードｎ３０、ｎ３９の直線ｌn30とｌn39との交差角の中央に延びる直線になる。従って、両端の補外差動電圧Ｖｄ０，Ｖｄ６のゼロクロス点は、図１３に示される両側の丸印になる。一方、補間差動電圧の５つのゼロクロス点は、前述の実施の形態と同様に横軸Ｖin上に等間隔に並ぶ。
【００４５】
図１２，１３から明らかな通り、補外差動出力電圧Ｖｄ０は、ノードｎｎ４０とノードｎ３１の電圧Ｖn40とＶn31から、また、補外差動出力電圧Ｖｄ６は、電圧Ｖn41とＶn33からそれぞれ生成させることもできる。
【００４６】
このように、第３の実施の形態例における補間回路は、電圧分割素子列ＮＴ７〜１０を設けるだけで実現される。
【００４７】
図１４は、図１２の補間回路を利用したＡ／Ｄ変換回路の図である。図１２の補間回路に、その各差動出力電圧を入力する比較器列２０が追加されている。図１３の特性図から明らかなとおり、補間差動電圧のコモンレベルは等しいが、補外差動電圧のコモンレベルは、第１の実施例と同様に電位差Ｖｄｃを有する。従って、その分、比較器が保証すべき補外差動電圧のコモンレベルの範囲を広くする必要がある。
【００４８】
［第４の実施の形態］
図１５は、第４の実施の形態例における補間回路の原理図であり、図１６は、その補間回路図である。第４実施の形態の補間回路は、差動増幅器Ａ，Ｂに加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ７と、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの反転出力ＢＮとの間の電圧分割素子列ＮＴ８と、両素子列ＮＴ７，８の中間ノード間を接続する電圧分割素子列ＮＴ９，１０とを有する。ここまでは、第３の実施の形態例と同じである。
【００４９】
更に、第４の実施の形態の補間回路では、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ３を有する。この電圧分割素子列ＮＴ３は、図４に示した素子列ＮＴ３と同様の原理、目的で構成されているため、素子列ＮＴ３の代わりに、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの反転出力ＢＮとの間にも設けることができる。
【００５０】
そして、Ｎ等分に補間する場合であれば、補間差動電圧を生成する電圧分割素子列ＮＴ７，ＮＴ８に、抵抗値Ｒ，ＮＲ，Ｒの電圧分割素子を、更に、電圧分割素子列ＮＴ９，１０に、抵抗値ＮＲの電圧分割素子をそれぞれ直列に接続する。Ｎ＝４としたときの図１６の補間回路において、素子列ＮＴ７内のノードｎ３０〜ｎ３４と素子列ＮＴ５内のノードｎ３５〜ｎ３９それぞれの電位差から、補間差動電圧Ｖｄ１〜Ｖｄ５を生成する。この補間差動電圧を生成する構成は、第３の実施の形態例と等しいため、それらの補間差動電圧は、図１６に示すとおり、第３の実施の形態例と等しくなる。
【００５１】
更に、第１の実施の形態と同様に、第４の実施の形態の補間回路でも、電圧分割素子列ＮＴ３が同じ抵抗値Ｒを有する３つの抵抗素子で構成され、その素子列ＮＴ３内のノードｎ５０と反転出力ＢＮとの電位差で、一方の補外差動電圧Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３が生成され、ノードｎ５１と非反転出力ＡＰとの電位差で、他方の補外差動電圧Ｖｄ６＝２（Ｖｂ＋５Ｖｃ）／３が生成される。
【００５２】
図１７は、第４の実施の形態における補間回路の入出力特性図である。ノードｎ３０〜ｎ３９の直線ｌn30〜ｌn39は、図１３と同じである。従って、補間差動電圧の５つのゼロクロス点の位置も図１３と同じである。電圧分割素子列ＮＴ３は、図６の電圧分割素子列ＮＴ３と同じであり、その素子列のノードｎ５０とｎ５１と、出力ＡＮと出力ＢＰとの電位差で生成される補外差動電圧Ｖｄ０，Ｖｄ６も図６と同じである。従って、図５と同様に、直線ｌn50とｌn51は、直線ｌＢＰとｌＡＮの交差角を３等分する直線になる。
【００５３】
第４の実施の形態における補間回路では、素子列ＮＴ７，８により、補間差動電圧Ｖｄ１〜Ｖｄ５が、第１の実施の形態（図６）や第２の実施の形態（図１０）の電圧の２／３倍になっている。更に、補外差動電圧Ｖｄ０，Ｖｄ６は、第１の実施の形態（図６）や第２の実施の形態（図１０）と等しくになっている。その結果、差動電圧Ｖｄ０〜Ｖｄ６は、２Ｖref／３刻みで順に増加するようになる。差動出力電圧が等間隔に構成できるこのような補間回路を、Ａ／Ｄ変換回路だけでなく、多段に接続したＡ／Ｄ変換回路に利用することによって、より下位ビットまで検出可能なＡ／Ｄ変換回路に応用させることができる。第１〜第３の実施の形態では、補外差動電圧と補間差動電圧との電位差の間隔が異なるので、そのような多段構成には適していなかった。
【００５４】
図２を参照することで、多段構成を理解することができる。図２には、上位３ビットのＡ／Ｄ変換回路と下位２ビットのＡ／Ｄ変換回路の原理を示す。図２中の電圧Ｖ０〜Ｖ８は全て等間隔であり、上位３ビットのVIN−Ｖ１〜VIN−Ｖ７の電位差も全て等間隔である。図２には、補間差動電圧群しか示していないが、補外差動電圧群の電位差も補間差動電圧群の電位差と等間隔になるように構成できれば、この補間回路と比較器からなるＡ／Ｄ変換回路を多段構成にすることが可能になる。
【００５５】
図１８は、図１６の補間回路を利用したＡ／Ｄ変換回路図である。図１６の回路に、補間差動電圧群と補外差動電圧群とをそれぞれ入力する比較器列２０が追加されている。図１７の特性図から明らかなとおり、補間差動電圧のコモンレベルは等しいが、補外差動電圧のコモンレベルは第１の実施の形態と同様に電位差Ｖｄｃを有する。しかし、このＡ／Ｄ変換回路は、差動出力電圧群の隣接する電位差が、全て２Vref／３に統一されているので、図１８のＡ／Ｄ変換回路を多段構成にして、より下位ビットまで検出可能なＡ／Ｄ変換回路に応用させることができる。
【００５６】
図１９は、図１８のＡ／Ｄ変換回路を２段構成にしたＡ／Ｄ変換回路図である。初段のＡ／Ｄ変換回路１００は、図１８と同じである。従って、補間差動電圧Ｖｄ１〜Ｖｄ５と補外差動電圧Ｖｄ０，Ｖｄ６とが、比較器列２０−１に入力されている。次段のＡ／Ｄ変換回路１０２も、図１８と同じ構成であり、差動電圧群が比較器列２０−２に供給される。そして、次段のＡ／Ｄ変換回路１０２の差動増幅器Ａ，Ｂには、初段のＡ／Ｄ変換回路の比較器列２０−１の出力または比較器列２０−１の出力に接続される図示しないエンコーダの出力に応じて選択される隣接する補間差動電圧または補外差動電圧（Ｖｄ０〜Ｖｄ６のうちの隣接する２つの差動電圧）が、スイッチ列２２を介して供給される。図中のスイッチ列２２内の接続例は一例である。次段のＡ／Ｄ変換回路の後段に更にＡ／Ｄ変換回路を接続することも可能である。
【００５７】
図２０は、図１９の多段Ａ／Ｄ変換回路の動作原理を説明するための図である。図２０には、図２と同様に、上位３ビットの変換例も示される。図２０の下位２ビットの変換例（１００）が図１９の初段Ａ／Ｄ変換回路１００の動作に対応し、図２０の更に下位２ビットの変換例（１０２）が図１９の次段Ａ／Ｄ変換回路１０２の動作に対応している。
【００５８】
図２０において、上位３ビットの変換により入力電圧Ｖinが基準電圧Ｖ３，Ｖ４の間にあることが検出されると、VIN−Ｖ３及びVIN−Ｖ４の２つの差動出力電圧が下位２ビットのＡ／Ｄ変換回路に入力され、下位２ビットのデジタル値が検出される。その時、図１９の初段Ａ／Ｄ変換回路１００では、補間差動電圧Ｖｄ１〜Ｖｄ５に加えて、補外差動電圧Ｖｄ０とＶｄ６とが生成されているので、入力電圧Ｖinに対応するゼロクロス点が補間差動電圧Ｖｄ１〜Ｖｄ５のいずれの位置にあるかの検出に加えて、補外差動電圧Ｖｄ０、Ｖｄ６側に位置するかの検出も可能になる。
【００５９】
図２０の例では、下位２ビット（１００）において、補間差動電圧Ｖｄ２とＶｄ３の間にゼロクロス点があることが判明すると、その差動電圧Ｖｄ２とＶｄ３とが、次段の差動増幅器Ａ’，Ｂ’に入力され、ｍ’倍に増幅された後、次段のＡ／Ｄ変換回路１０２にて、新たな補間差動電圧Ｖ’ｄ１〜Ｖ’ｄ５と補外差動電圧Ｖ’ｄ０、Ｖ’ｄ６とが生成される。それらを次段の比較器２０−２で比較することによって、更に下位２ビットのデジタル値が検出される。
【００６０】
［第５の実施の形態］
図２１は、第５の実施の形態例における補間回路の原理図であり、図２２は、その補間回路図である。第５実施の形態の補間回路は、差動増幅器Ａ，Ｂに加え、第３及び第４の実施の形態（図１１，１２，１５，１６）における電圧分割素子列ＮＴ７〜１０を有する。更に、第５の実施の形態の補間回路では、第２の実施の形態（図７，８）の電圧分割素子列ＮＴ５、ＮＴ６とを有する。つまり、電圧分割素子列ＮＴ７〜１０の各ノード（図１２，１６のｎ３０〜ｎ３９と同じ）の電位差から補間差動電圧Ｖｄ１〜Ｖｄ５を生成し、電圧分割素子列ＮＴ５、ＮＴ６の各ノードｎ２０〜ｎ２３の電位差から補外差動電圧Ｖｄ０、Ｖｄ６を生成する。
【００６１】
図２２において、差動電圧Ｖｄ０〜Ｖｄ６は、２Vref／３刻みで順に増加している。従って、第４の実施の形態例と同様に、この補間回路を利用すればＡ／Ｄ変換器を多段構成にすることができる。
【００６２】
図２３は、第５の実施の形態の補間回路の入出力特性図である。各ノードｎ３０〜ｎ３９、ｎ２０〜ｎ２３の入力電圧に対する変化が直線で示され、各対のノード間のゼロクロス点が丸印で示されている。この特性図から明らかな通り、ゼロクロス点の位置が横軸Ｖinに沿って等間隔に一列に並んでいる。これはつまり、補外差動電圧を含めた角差動電圧のコモンレベルが全て一致していることを意味する。また、ゼロクロス点の間隔が２Vref／３に統一されているので、この補間回路を利用すれば多段のＡ／Ｄ変換回路を構成することができることを意味する。
【００６３】
図２４は、図２２の補間回路を利用したＡ／Ｄ変換回路の図である。図２２の回路に、補間回路の各差動出力電圧が入力される比較器列２０が設けられている。
【００６４】
図２３で説明したとおり、図２４のＡ／Ｄ変換回路では、比較器列２０の各差動入力電圧のコモンレベルＶcomが一致するので、比較器が保証すべき入力コモンレベルの範囲を狭くでき、比較器の回路設計を容易にすることができる。また、各差動電圧群の電位差が等間隔であるので、多段構成のＡ／Ｄ変換回路にすることも可能である。
【００６５】
図２５は、図２４のＡ／Ｄ変換回路を２段構成にしたＡ／Ｄ変換回路である。初段のＡ／Ｄ変換回路１００と次段のＡ／Ｄ変換回路１０２とは、図２４の回路と同じであり、両回路の間に、スイッチ列２２が設けられている。このスイッチ列は、図１９のスイッチ列２２と同様に、初段の比較器列２０−１の出力に応じて決定される隣接する差動電圧を、次段の１対の差動増幅器Ａ，Ｂの入力に接続する。図２５の多段Ａ／Ｄ変換回路の動作は、図２０に示したものと同じである。
【００６６】
以上のとおり、本実施の形態例の補間回路は、従来例に比較して少ない回路規模で実現できる。更に、Ａ／Ｄ変換回路では、補間回路の差動出力群のコモンレベルのばらつきが少ないので、比較器が保証すべき入力コモンレベルの範囲を狭くすることができ、回路設計の点で有利である。また、補間回路の差動出力群の電位差を等間隔にすることができ、多段構成のＡ／Ｄ変換回路を実現することができる。
【００６７】
以上、実施の形態例をまとめると以下の付記の通りである。
【００６８】
（付記１）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第１の電圧分割素子列（ＮＴ１）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第２の電圧分割素子列（ＮＴ２）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、
前記第１の電圧分割素子列内のノードと前記第２の電圧分割素子列内のノードとから前記補間差動電圧を、前記第３の電圧分割素子列内のノードから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００６９】
（付記２）付記１において、
前記第１及び第２の電圧分割素子列は、直列に接続されたＮ個の電圧分割素子を有し、当該電圧分割素子のそれぞれ対応する接続ノードがＮ−１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第３の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間の第１及び第２の接続ノードと前記第１及び第２の差動増幅器の非反転出力端子及び反転出力とがそれぞれ第１及び第２の補外出力端子対に接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７０】
（付記３）付記１または２のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００７１】
（付記４）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第１の電圧分割素子列（ＮＴ１）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第２の電圧分割素子列（ＮＴ２）と、
前記第１の差動増幅器の非反転出力端子と前記第２の差動増幅器の反転出力端子との間に設けられた第５の電圧分割素子列（ＮＴ５）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第６の電圧分割素子列（ＮＴ６）とを有し、
前記第１の電圧分割素子列内のノードと前記第２の電圧分割素子列内のノードとから前記補間差動電圧を、前記第５及び６の電圧分割素子列内のノード間から前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００７２】
（付記５）付記４において、
前記第１及び第２の電圧分割素子列は、直列に接続されたＮ個の電圧分割素子を有し、当該電圧分割素子のそれぞれ対応する接続ノードがＮ−１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第５及び６の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間のそれぞれ対応する接続ノードが第１及び第２の補外出力端子対にそれぞれ接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７３】
（付記６）付記４または５のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００７４】
（付記７）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第７または第８の電圧分割素子列内のノードと第９または第１０の電圧分割素子列内のノードとから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００７５】
（付記８）付記７において、
前記第７及び第８の電圧分割素子列は、直列に接続されたＮ＋２個の電圧分割素子を有し、当該Ｎ＋２個の電圧分割素子のそれぞれ対応する接続ノードがＮ＋１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第９及び１０の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該第９または第１０の電圧分割素子内の電圧分割素子間の接続ノードと、前記第７または第８の電圧分割素子列内の電圧分割素子間の接続ノードとが第１及び第２の補外出力端子対にそれぞれ接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７６】
（付記９）付記７または８のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００７７】
（付記１０）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第３の電圧分割素子列内のノードから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００７８】
（付記１１）付記１０において、
前記第７及び第８の電圧分割素子列は、直列に接続されたＮ＋２個の電圧分割素子を有し、当該Ｎ＋２個の電圧分割素子のそれぞれ対応する接続ノードがＮ＋１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第３の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間の第１及び第２の接続ノードと前記第１及び第２の差動増幅器の非反転出力端子及び反転出力とがそれぞれ第１及び第２の補外出力端子対に接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７９】
（付記１２）付記１０または１１のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００８０】
（付記１３）付記１２に記載されたＡ／Ｄ変換回路を複数段接続したことを特徴とする多段Ａ／Ｄ変換回路。
【００８１】
（付記１４）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）と、
前記第１の差動増幅器の非反転出力端子と前記第２の差動増幅器の反転出力端子との間に設けられた第５の電圧分割素子列（ＮＴ５）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第６の電圧分割素子列（ＮＴ６）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第５及び６の電圧分割素子列内のノード間から前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００８２】
（付記１５）付記１４において、
前記第７及び第８の電圧分割素子列は、直列に接続されたＮ＋２個の電圧分割素子を有し、当該Ｎ＋２個の電圧分割素子のそれぞれ対応する接続ノードがＮ＋１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第５及び６の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間のそれぞれ対応する接続ノードが第１及び第２の補外出力端子対にそれぞれ接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００８３】
（付記１６）付記１４または１５のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００８４】
（付記１７）付記１６に記載されたＡ／Ｄ変換回路を複数段接続したことを特徴とする多段Ａ／Ｄ変換回路。
【００８５】
（付記１８）付記１３または１７において、
更に、前記複数段接続されたＡ／Ｄ変換回路間に、前段のＡ／Ｄ変換回路の出力に応じて、隣接する差動電圧を後段のＡ／Ｄ変換回路の第１及び第２の差動電圧回路の入力に供給するスイッチ群を有することを特徴とする多段Ａ／Ｄ変換回路。
【００８６】
【発明の効果】
以上、本発明によれば、少ない回路規模で上位ビットの変換誤差補正用のレンジを有する補間回路及びそれを利用したＡ／Ｄ変換回路を提供することができる。
【図面の簡単な説明】
【図１】従来の補間型Ａ／Ｄ変換回路を示す図である。
【図２】図１のＡ／Ｄ変換器の動作原理を説明する図である。
【図３】第１の実施の形態における補間回路の原理図である。
【図４】第１の実施の形態における補間回路の回路図である。
【図５】第１の実施の形態における補間回路の入出力特性図である。
【図６】図４の補間回路を利用したＡ／Ｄ変換回路図である。
【図７】第２の実施の形態における補間回路の原理図である。
【図８】第２の実施の形態における補間回路の回路図である。
【図９】第２の実施の形態における補間回路の入出力特性図である。
【図１０】図８の補間回路を利用したＡ／Ｄ変換回路図である。
【図１１】第３の実施の形態例における補間回路の原理図である。
【図１２】第３の実施の形態例における補間回路の回路図である。
【図１３】第３の実施の形態例における補間回路の入出力特性図である。
【図１４】図１２の補間回路を利用したＡ／Ｄ変換回路図である。
【図１５】第４の実施の形態例における補間回路の原理図である。
【図１６】第４の実施の形態例における補間回路の回路図である。
【図１７】第４の実施の形態例における補間回路の入出力特性図である。
【図１８】図１６の補間回路を利用したＡ／Ｄ変換回路図である。
【図１９】図１８のＡ／Ｄ変換回路を２段構成にした図である。
【図２０】図１９のＡ／Ｄ変換回路の動作を説明する図である。
【図２１】第５の実施の形態例における補間回路の原理図である。
【図２２】第５の実施の形態例における補間回路の回路図である。
【図２３】第５の実施の形態例における補間回路の入出力特性図である。
【図２４】図２１の補間回路を利用したＡ／Ｄ変換回路図である。
【図２５】図２３のＡ／Ｄ変換回路を２段構成にした図である。
【符号の説明】
Ａ，Ｂ 第１、第２の差動増幅器
ＮＴ１〜１０ 第１〜第１０の電圧分割素子列
２０ 比較器列
Ｖｄ０，Ｖｄ６ 補外差動電圧
Ｖｄ１〜Ｖｄ５ 補間差動電圧
【発明の属する技術分野】
本発明は、上位ビットの変換誤差補正用レンジを有する補間回路とそれを利用したＡ／Ｄ変換回路に関し、特に、少ない回路規模で実現でき、また多段構成が可能で、また補間回路出力のコモンレベルを同等にできる補間回路及びそれを利用したＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】
近年のデジタル信号処理技術の普及に伴い、アナログ信号をデジタル信号に変換するＡ／Ｄ変換回路には、低電力化と高精度化が求められている。これらの要求を満たすＡ／Ｄ変換回路として、補間回路を利用した直並列型のＡ／Ｄ変換回路が提案されている。
【０００３】
図１は、従来の補間型Ａ／Ｄ変換回路を示す図である。このＡ／Ｄ変換回路は、基準電源ＶＲＢとＶＲＴとの間に電圧分割素子を直列に接続して細分化された基準電圧Ｖ０〜Ｖ８を生成する基準電圧生成回路１と、各基準電圧Ｖ０〜Ｖ８とアナログ入力電圧ＶＩＮとの差動電圧をそれぞれ増幅する差動増幅器列２と、スイッチ群３と、各差動増幅器の差動出力を比較して正、負を出力する上位比較器列４と、その上位比較器列４の出力をエンコードして３ビットのデジタル出力を生成する上位エンコーダ７とを有する。
【０００４】
今仮に、入力電圧ＶＩＮが基準電圧Ｖ３とＶ４との間に位置する場合は、VIN−Ｖ３＞０、VIN−Ｖ４＜０であるので、それに対応する比較器がそれぞれ正、負を出力し、上位３ビットのデジタル値が検出される。即ち、上位比較器列４により入力電圧VINが基準電圧群Ｖ０〜Ｖ８のどこに位置するかが検出され、エンコーダ７により３ビットデジタル値に変換される。この上位デジタル値に応じてスイッチ群３のスイッチが制御され、基準電圧Ｖ３とＶ４に接続される差動増幅器の出力が、それぞれ次段の１対の差動増幅器５、６にそれぞれスイッチ群３を介して供給される。
【０００５】
差動増幅器５，６の差動出力は、更に、その反転出力ＡＮ，ＢＮ間の電圧分割素子列８と非反転出力ＡＰ，ＢＰ間の電圧分割素子列９とで形成される補間回路により、差動増幅器５，６の差動出力間の離散的な複数の差動電圧が生成され、それらは下位の比較器列１０，１１，１２にそれぞれ供給される。つまり、補間された差動電圧が下位比較器列に入力される。そして、比較器列１０，１１，１２の出力から下位エンコーダ１３は、下位の２ビットデジタル値を出力する。加算回路１４は、上位３ビットデジタル値と下位２ビットデジタル値とを加算して出力する。
【０００６】
図２は、図１のＡ／Ｄ変換器の動作原理を説明する図である。入力電圧VINが示された横軸は、入力電圧VINと基準電圧群Ｖ０〜Ｖ８との関係を示す。上位３ビットにおける入力電圧VINの位置は、増幅率を１とした場合の差動増幅器列２の各出力（VIN−V1）〜（VIN−V7）の符号が正か負かにより検出される。上記の例では、アナログ入力電圧VINが基準電圧Ｖ３，Ｖ４の間にあるので、VIN−Ｖ３＞０（上向き矢印）、VIN−Ｖ４＜０（下向き矢印）により入力電圧VINの位置を検出することができる。そして、増幅率をｍとした場合の下位の差動増幅器５，６には、それぞれVIN−Ｖ３とVIN−Ｖ４とが供給され、それらがｍ倍に増幅される。
【０００７】
そして、それらの増幅された差動電圧（VIN−V3）×ｍと（VIN−V4）×ｍとの間の離散的な差動電圧V26−V16、V25−V15、V24−V14を電圧分割素子列８，９によって生成し、それらを下位比較器列１０に供給する。ここでも、比較器列１０の正と負の出力の境界点が入力電圧VINのレベルであるので、比較器列１０の出力から下位２ビットを検出することができる。
【０００８】
上記の説明から明らかなとおり、電圧分割素子列８，９の回路網により、１対の差動増幅器５，６の差動出力間を分圧した補間電圧が生成できるので、これらの回路網を補間回路とみなすことができる。そして、それらの補間電圧を比較器列１０，１１，１２で比較し、その結果を用いて下位２ビットのデジタル値が検出できるので、補間回路に比較器列を加えた回路をＡ／Ｄ変換回路とみなすことができる。
【０００９】
【発明が解決しようとする課題】
入力電圧VINが基準電圧Ｖ３，Ｖ４の間にあるにもかかわらず、図１の下位比較器列１０，１１，１２の全ての出力が正、または負の場合は、上位の３ビット検出において何らかの変換誤差が発生したことを意味する。そこで、補間型Ａ／Ｄ変換回路では、上位のＡ／Ｄ変換に誤差が発生した場合に下位のＡ／Ｄ変換回路でその誤差を補正することができるようにするために、補間回路に基準電圧Ｖ３，Ｖ４の間の補間レンジに加えて基準電圧Ｖ２とＶ３の間とＶ４とＶ５の間の補外レンジを補正用の変換レンジとして設けることが行われる。
【００１０】
そのような提案は、例えば、特開平４−２５９３７２号公報（１９９２年９月２９日発行）及び特開平４−３０３５３７号公報（１９９２年１１月１３日発行）に記載されている。前者が提案するＡ／Ｄ変換回路では、１対の差動増幅器に加えて４つの差動増幅器を追加し、その出力群と回路網からなる補間回路及び補外回路を接続して、補間回路によって生成される補間差動電圧と補外回路によって生成される補外差動電圧を下位の比較器に入力する。それにより、上位の３ＬＳＢの補正が可能になる。つまり、図２における下位２ビットにて、差動電圧（VIN−V3）×ｍと（VIN−V4）×ｍとの間の補間差動電圧に加えて、差動電圧（VIN−V3）×ｍと（VIN−V4）×ｍの外側の補外差動電圧を生成することによって、上位ビットの補正を可能にしている。しかし、このＡ／Ｄ変換回路では差動増幅器を追加する必要があり、回路規模が大きくなるという課題を有する。
【００１１】
一方、後者が提案するＡ／Ｄ変換回路では、差動増幅器の追加は必要ないが、１対の差動増幅器のうち一方の差動増幅器の非反転出力ＡＰと反転出力ＡＮとの間や、他方の差動増幅器の非反転出力ＢＰと反転出力ＢＮとの間に回路網を設けて、補間差動電圧と補外差動電圧とを生成している。従って、それら差動電圧のコモンレベルのバラツキが大きく、これらの補間差動電圧や補外差動電圧を入力とする比較器は、保証すべき入力コモンレベルの範囲を広く設計することが必要になるという課題を有する。
【００１２】
また、上記の従来例では、下位２ビットの検出後に更に下位のビットの検出を行う多段構成の補間回路やＡ／Ｄ変換回路については、提案されていない。
【００１３】
そこで、本発明の別の目的は、回路規模を小さくした補間回路及びそれを利用したＡ／Ｄ変換回路を提供することにある。
【００１４】
更に、本発明の目的は、多段構成が可能な補間回路及びそれを利用したＡ／Ｄ変換回路を提供することにある。
【００１５】
更に、本発明の別の目的は、補間回路出力のコモンレベルの変動を小さくできる補間回路及びそれを利用したＡ／Ｄ変換回路を提供することにある。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面は、第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、第１及び第２の差動入力電圧をそれぞれ入力し、反転出力端子と非反転出力端子との間に差動出力電圧をそれぞれ生成する第１及び第２の差動増幅器を有する。そして、補間回路は、第１及び第２の差動増幅器の非反転出力端子間に設けられた第１の電圧分割素子列と、第１及び第２の差動増幅器の反転出力端子間に設けられた第２の電圧分割素子列とを有し、その第１の電圧分割素子列内のノードと第２の電圧分割素子列内のノードとから補間差動電圧群をそれぞれ生成する。
【００１７】
更に、補間回路は、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列を有し、その第３の電圧分割素子列内のノードから少なくとも１対の補外差動電圧をそれぞれ生成する。第３の電圧分割素子列を設けることで、補外差動電圧を生成することができ、少ない回路規模で補正用レンジを有する補間回路を実現できる。また、この補間回路の差動出力電圧を入力する比較器列を設けることにより、Ａ／Ｄ変換回路にすることができる。
【００１８】
上記の目的を達成するために、本発明の第２の側面は、上記の第１、第２の電圧分割素子列に加えて、第１の差動増幅器の非反転出力端子と第２の差動増幅器の反転出力端子との間と、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間とにそれぞれ電圧分割素子列を有し、それら１対の電圧分割素子列のノード間で少なくとも１対の補外差動電圧を生成する。
【００１９】
更に、上記の目的を達成するために、本発明の第３の側面は、上記の第１、第２の電圧分割素子列に加えて、第１及び第２の電圧分割素子列内のノード間に設けられる１対の電圧分割素子列を設け、それらの電圧分割素子列内のノードと上記第１または第２の電圧分割素子列内のノードとで、少なくとも１対の補外差動電圧を生成する。
【００２０】
更に、上記の目的を達成するために、本発明の第４の側面は、上記の第１、第２の電圧分割素子列に加えて、第１及び第２の電圧分割素子列内のノード間に設けられる１対の電圧分割素子列と、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、その第３の電圧分割素子列内のノードと第１、第２の差動増幅器の出力から少なくとも１対の補外差動電圧を生成する。
【００２１】
更に、上記の目的を達成するために、本発明の第５の側面は、上記の第１、第２の電圧分割素子列に加えて、第１及び第２の電圧分割素子列内のノード間に設けられる１対の電圧分割素子列を有する。そして、更に、第１の差動増幅器の非反転出力端子と第２の差動増幅器の反転出力端子との間と、第１の差動増幅器の反転出力端子と第２の差動増幅器の非反転出力端子との間とにそれぞれ電圧分割素子列を有し、それら電圧分割素子列のノード間で少なくとも１対の補外差動電圧を生成する。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００２３】
［第１の実施の形態］
図３は、第１の実施の形態における補間回路の原理図であり、図４は、その補間回路の回路図である。図３、４には、図１のＡ／Ｄ変換回路で示した下位ビット検出のための１対の差動増幅器５，６に対応する１対の差動増幅器Ａ，Ｂと、電圧分割素子列群とが示されている。補間回路は、差動増幅器Ａ，Ｂと、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ３と、両差動増幅器Ａ、Ｂの非反転出力ＡＰとＢＰ間の電圧分割素子列ＮＴ１と、両差動増幅器Ａ、Ｂの反転出力ＡＮとＢＮ間の電圧分割素子列ＮＴ２とで構成される。
【００２４】
図４の回路図において、電圧分割素子列ＮＴ３は、同じ抵抗値Ｒを有する３個の抵抗素子で構成され、電圧分割素子列ＮＴ１，ＮＴ２は、同じ抵抗値Ｒを有する４個の抵抗素子で構成されている。電圧分割素子列ＮＴ１，ＮＴ２は、図１の補間回路の電圧分割素子列８，９と同じであり、それらの素子列の各ノードに生成される補間電圧群ｎ１〜ｎ６，ＡＰ，ＡＮ，ＢＰ，ＢＮの組合せから補間差動電圧群Ｖｄ１〜Ｖｄ５が生成される。
【００２５】
なお、ここで電圧分割素子は、抵抗、トランジスタ、ダイオードなど電圧を分割可能な全ての素子、回路を含む。以下、他の実施の形態例も同じである。
【００２６】
図３，４の例では、増幅率１の１対の差動増幅器Ａ，Ｂには、入力電圧Ｖinと基準電圧Ｖref、２Ｖrefとが入力され、第１の差動増幅器Ａの差動出力Ｖａ（＝ＶＡＰ−ＶＡＮ）は、Ｖａ＝Ｖin−２Ｖref、第２の差動増幅器Ｂの差動出力Ｖｂ（＝ＶＢＰ−ＶＢＮ）は、Ｖｂ＝Ｖin−Ｖrefとなっている。そして、電圧分割素子列ＮＴ２とＮＴ３の各ノード間の補間差動電圧群Ｖｄ１〜Ｖｄ５は、以下の通りである。
【００２７】
Ｖｄ５＝Ｖａ＝Ｖｂ＋４Ｖｃ＝Ｖin−２Ｖref：ＶＡＰ−ＶＡＮ
Ｖｄ４＝Ｖｂ＋３Ｖｃ＝Ｖin−Ｖref−３Ｖref／４：Ｖｎ３−Ｖｎ６
Ｖｄ３＝Ｖｂ＋２Ｖｃ＝Ｖin−Ｖref−２Ｖref／４：Ｖｎ２−Ｖｎ５
Ｖｄ２＝Ｖｂ＋Ｖｃ＝Ｖin−Ｖref− Ｖref／４：Ｖｎ１−Ｖｎ４
Ｖｄ１＝Ｖｂ ＝Ｖin−Ｖref ：ＶＢＰ−ＶＢＮ
但し、Ｖｃ＝（Ｖａ−Ｖｂ）／４＝−Ｖrefである。
【００２８】
更に、第１の実施の形態では、電圧分割素子列ＮＴ３が出力ＡＮとＢＰとの間に直列接続された３つの抵抗素子を有し、その接続ノードｎ１０，ｎ１２が差動増幅器の出力ＢＮとＡＰとでそれぞれ補外差動電圧
Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３：Ｖn10−ＶＢＮ
Ｖｄ６＝２（Ｖｂ＋５Ｖｃ）／３：ＶＡＰ−Ｖn12
を生成する。この補外差動電圧Ｖｄ０，Ｖｄ６は、電圧分割素子列ＮＴ１，２，３の回路網に対して、節点方程式を立てて、その連立方程式を解くことで求めることができる。
【００２９】
図５は、第１の実施の形態の補間回路の入出力特性図である。図５の横軸は入力電圧Ｖinを、縦軸は補間回路の出力をそれぞれ示す。補間回路の各ノードＡＰ，ＡＮ，ＢＰ，ＢＮ，ｎ１〜ｎ６、ｎ１０，ｎ１２の電圧変化がそれぞれ直線ｌＡＰ、ｌＡＮ、ｌＢＰ、ｌＢＮ、ｌｎ１〜ｌｎ６、ｌn10、ｌn12で示されている。この特性図は、図４に示した回路網の特性図であり、例えば、補間差動電圧Ｖｄ１＝Ｖｂは、ノードＢＰの電圧ＶＢＰとノードＢＮの電圧ＶＢＮの電圧差であり、入力電圧Ｖin＝Ｖrefの時にその補間差動電圧Ｖｄ１＝Ｖｂ＝０になり、そのゼロクロス点の上下で補間差動電圧Ｖｄ１＝Ｖｂの符号が反転する。同様に、補間差動電圧Ｖｄ５＝Ｖａは、電圧ＶＡＰとＶＡＮの電圧差であり、入力電圧Ｖin＝２Ｖrefの時にその補間差動電圧Ｖｄ５＝Ｖａ＝０になり、そのゼロクロス点の上下で補間差動電圧Ｖｄ５＝Ｖａの符号が反転する。同様にして、ノードｎ１の電圧Ｖn1とノードｎ４の電圧Ｖn4間の補間差動電圧Ｖｄ２＝Ｖｂ＋Ｖｃは、Ｖin＝５Ｖref／４でゼロになり、ノードｎ２の電圧Ｖn2とノードｎ５の電圧Ｖn5間の補間差動電圧Ｖｄ３＝Ｖｂ＋２Ｖｃは、Ｖin＝６Ｖref／４でゼロになり、ノードｎ３の電圧Ｖn3とノードｎ６の電圧Ｖn6間の補間差動電圧Ｖｄ４＝Ｖｂ＋３Ｖｃは、Ｖin＝７Ｖref／４でゼロになる。つまり、図５中のＶinの横軸に沿った５つの丸印の点が、補間差動電圧のゼロクロス点になる。
【００３０】
更に、第１の実施の形態では、電圧分割素子列ＮＴ３を追加して、補外差動電圧Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３とＶｄ６＝２（Ｖｂ＋５Ｖｃ）／３とを生成する。補外差動電圧Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３は、Ｖin＝３Ｖref／４でゼロになり、その上下で符号が反転し、もう１つの補外差動電圧Ｖｄ６＝２（Ｖｂ＋５Ｖｃ）／３は、Ｖin＝９Ｖref／４でゼロになり、その上下で符号が反転する。これら補外差動電圧を生成する素子列ＮＴ３のノードｎ１０とｎ１２の電圧変化は、図５に直線ｌn10とｌn12で示されている。素子列ＮＴ３は、ＶＡＮ、ＶＢＰ間の電圧を３等分するため、直線ｌn10とｌn12とは、直線ｌANとｌBP間の交差角を３等分した直線になり、上述した補外差動電圧のゼロクロス点は、図５中の左右の両端の丸印で示される。
【００３１】
図５中のゼロクロスする入力電圧Ｖinは、全てＶｃ＝Ｖref／４の間隔になっており、入力電圧Ｖinに対する補間及び補外のゼロクロス点の位置は等間隔になる。そして、Ｖin＝ＶrefとＶin＝２Ｖrefとの間に３つの補間点が追加され、更に、Ｖin＝Ｖrefより低い補外点とＶin＝２Ｖrefより高い補外点とが追加され、補正領域を形成している。
【００３２】
以上の通り、図４の補間回路では、従来の電圧分割素子列ＮＴ１，ＮＴ２に、素子列ＮＴ３をノードＡＮ，ＢＮ間に設けるだけで、両側の補外差動電圧を生成することができ、その補外差動電圧を利用して上位ビットの補正を行うことが可能になる。尚、図４，５から明らかな通り、補外差動電圧を生成する素子列ＮＴ３は、ノードＡＰ，ＢＮ間に設けても良い。その場合は、ノードｎ１０，ｎ１２の直線ｌn10、ｌn12は、横軸Ｖinに対称の下側に位置することになり、補外差動電圧のゼロクロス点も横軸Ｖinに対称の下側に位置する。
【００３３】
図６は、図４の補間回路を利用したＡ／Ｄ変換回路図である。このＡ／Ｄ変換回路は、図４の補間回路に、７対の差動出力電圧がそれぞれ供給される比較器列２０が追加されている。補正用レンジを有するこの比較器列２０を用いることにより、上位ビットの変換誤差を補正することができる。尚、図６中の比較器列２０の出力側には、それぞれの比較器の差動入力電圧が示されている。
【００３４】
図５の補間回路の入出力特性図に示されるとおり、補間差動電圧については、そのコモン電圧Ｖcomのレベル（ゼロクロス点の縦軸方向のレベル）が同じになっている。従って、補間差動電圧を入力する比較器は、保証すべき入力コモンレベルの範囲を狭くすることができる。但し、補外差動電圧（Ｖn10−ＶＢＮ、ＶＡＰ−Ｖn12）のコモン電圧Ｖcomは、補間差動電圧のそれよりＶｄｃだけずれている。従って、補外差動電圧が入力される比較器は、保証すべき入力コモンレベルの範囲をその差分Ｖｄｃ分だけ拡げる必要がある。
【００３５】
［第２の実施の形態］
図７は、第２の実施の形態における補間回路の原理図であり、図８は、その補間回路の回路図である。図７、８においても、図１のＡ／Ｄ変換回路で示した下位ビット検出のための１対の差動増幅器５，６に対応する１対の差動増幅器Ａ，Ｂと、電圧分割素子列群が示されている。補間回路は、差動増幅器Ａ，Ｂと、第１の実施の形態の電圧分割素子列ＮＴ１，２に加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの反転出力ＢＮとの間の電圧分割素子列ＮＴ５と、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ６とを有する。
【００３６】
図８に示されるように、第２の実施の形態では、補間差動電圧を生成する電圧分割素子列ＮＴ１，２は、第１の実施の形態と同じ等しい抵抗値Ｒを有する一方で、補外差動電圧を生成するための電圧分割素子列ＮＴ５、ＮＴ６内の電圧分割素子の抵抗値は、共に、Ｒ、４Ｒ、Ｒに設定されている。そして、ノードｎ２０とｎ２２の電位差で一方の補外差動電圧Ｖｄ０を生成し、ノードｎ２１とｎ２３の電位差で他方の補外差動電圧Ｖｄ６を生成する。このような抵抗値に設定することで、２つの補外差動電圧Ｖｄ０，Ｖｄ６は、第１の実施の形態と同様にそれぞれ２（Ｖｂ−Ｖｃ）／３と２（Ｖｂ＋５Ｖｃ）／３になり、それに伴い、これら補外差動電圧のゼロクロス点も、Ｖin＝３Ｖref／４と、Ｖin＝９Ｖref／４に等しくなる。この補外差動電圧も、回路網の節点方程式をたてて解くことにより求めることができる。
【００３７】
図９は、図８の補間回路の入出力特性図である。各素子列ＮＴ５，ＮＴ６の抵抗値をＲ、４Ｒ、Ｒとしたことで、ノードｎ２０とｎ２２の直線ｌn20、ｌn22は横軸Ｖin上で交差し、同様に、ノードｎ２１とｎ２３の直線ｌn21、ｌn23も横軸Ｖin上で交差する。その結果、補外差動電圧のゼロクロス点（Ｖin＝３Ｖref／４、９Ｖref／４）は、補間差動電圧のゼロクロス点と同じレベル（縦軸のレベル）に並ぶ。従って、これらの差動電圧のコモンレベルはすべて一致する。
【００３８】
図１０は、図８の補間回路を利用したＡ／Ｄ変換回路図である。図６と同様に、補間差動電圧と補外差動電圧とがそれぞれ供給される比較器列２０が補間回路に追加されている。従って、補正レンジを有する比較器列２０を用いることにより、下位ビットの変換だけでなく、上位ビットの変換誤差を補正することができる。更に、各比較器列の差動入力電圧のコモンレベルは、図９に示されるとおり全て等しく、比較器が保証すべき入力コモンレベルの範囲を狭くできるので、比較器の設計をより容易にすることができる。
【００３９】
以上、第２の実施の形態では、図１の補間回路の電圧分割素子列に加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの反転出力ＢＮとの間と、反転出力ＡＮと非反転出力ＢＰとの間とにそれぞれ電圧分割素子列ＮＴ５，６を設けるのみで、補外差動出力電圧を生成することができる。従って、少ない回路規模で補間回路に補正用の予備のレンジを設けることができる。しかも、第２の実施の形態では、補間差動電圧と補外差動電圧のコモンレベルを同じにすることができ、それらが入力される比較器の回路設計をより容易にさせることができる。
【００４０】
［第３の実施の形態］
図１１は、第３の実施の形態例における補間回路の原理図であり、図１２は、その補間回路図である。第３実施の形態の補間回路は、差動増幅器Ａ，Ｂに加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ７と、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＮとの間の電圧分割素子列ＮＴ８と、両素子列ＮＴ７，ＮＴ８の中間ノード間を接続する電圧分割素子列ＮＴ９，１０とを有する。
【００４１】
そして、Ｎ等分に補間する場合であれば、補間差動電圧を生成する電圧分割素子列ＮＴ７，ＮＴ８に抵抗値Ｒ，ＮＲ，Ｒの電圧分割素子を、電圧分割素子列ＮＴ９，ＮＴ１０に抵抗値ＮＲの電圧分割素子を、それぞ直列に接続する。Ｎ＝４としたときの図１２の補間回路において、素子列ＮＴ７内のノードｎ３０〜ｎ３４と素子列ＮＴ８内のノードｎ３５〜ｎ３９それぞれの電位差から、補間差動電圧Ｖｄ１〜Ｖｄ５を生成する。更に、電圧分割素子列ＮＴ９，１０の抵抗値も４Ｒとして、それらの中間ノードｎ４０、ｎ４１とノードｎ３８，ｎ３６それぞれの電位差から、補外差動電圧Ｖｄ０，Ｖｄ６を生成する。
【００４２】
上記の補間差動電圧Ｖｄ１〜Ｖｄ５は、図１２に示されるとおり
２（Ｖｂ＋４Ｖｃ）／３＝２（Ｖin−２Ｖref）／３：Ｖn34−Ｖn39
２（Ｖｂ＋３Ｖｃ）／３＝２（Ｖin−Ｖref−３Ｖref／４）／３：Ｖn33−Ｖn38
２（Ｖｂ＋２Ｖｃ）／３＝２（Ｖin−Ｖref−２Ｖref／４）／３：Ｖn32−Ｖn37
２（Ｖｂ＋ Ｖｃ）／３＝２（Ｖin−Ｖref− Ｖref／４）／３：Ｖn31−Ｖn36
２Ｖｂ／３ ＝２（Ｖin−Ｖref）／３：Ｖn30−Ｖn35
となる。抵抗列の抵抗値をＲ，４Ｒ（又はＮＲ），Ｒとすることで、補間差動電圧Ｖｄ１〜Ｖｄ５は、第１、第２の実施の形態における補間差動電圧の２／３（又はＮ／（Ｎ＋２））倍になっている。
【００４３】
また、補外差動電圧Ｖｄ０，Ｖｄ６は、図１２に示されるとおり
Ｖｄ６＝（Ｖｂ＋５Ｖｃ）／３＝（Ｖin−５Ｖref／４）／３：Ｖn40−Ｖn38
Ｖｄ０＝（Ｖｂ−Ｖｃ）／３＝（Ｖin−３Ｖref／４）／３：Ｖn41−Ｖn36
となる。
【００４４】
図１３は、第３の実施の形態例における補間回路の入出力特性図であり、各ノードｎ３０〜ｎ３９とｎ４０，ｎ４１の電圧変化が対応する直線で示されている。ノードｎ４０は、ノードｎ３４とｎ３５とを結ぶ電圧分割素子列ＮＴ９の中点であるので、ノードｎ４０の入出力特性ｌn40は、ノードｎ３４，ｎ３５の直線ｌn34とｌn35の交差角の中央に延びる直線になる。一方、ノードｎ４１は、同様の理由から、ノードｎ３０、ｎ３９の直線ｌn30とｌn39との交差角の中央に延びる直線になる。従って、両端の補外差動電圧Ｖｄ０，Ｖｄ６のゼロクロス点は、図１３に示される両側の丸印になる。一方、補間差動電圧の５つのゼロクロス点は、前述の実施の形態と同様に横軸Ｖin上に等間隔に並ぶ。
【００４５】
図１２，１３から明らかな通り、補外差動出力電圧Ｖｄ０は、ノードｎｎ４０とノードｎ３１の電圧Ｖn40とＶn31から、また、補外差動出力電圧Ｖｄ６は、電圧Ｖn41とＶn33からそれぞれ生成させることもできる。
【００４６】
このように、第３の実施の形態例における補間回路は、電圧分割素子列ＮＴ７〜１０を設けるだけで実現される。
【００４７】
図１４は、図１２の補間回路を利用したＡ／Ｄ変換回路の図である。図１２の補間回路に、その各差動出力電圧を入力する比較器列２０が追加されている。図１３の特性図から明らかなとおり、補間差動電圧のコモンレベルは等しいが、補外差動電圧のコモンレベルは、第１の実施例と同様に電位差Ｖｄｃを有する。従って、その分、比較器が保証すべき補外差動電圧のコモンレベルの範囲を広くする必要がある。
【００４８】
［第４の実施の形態］
図１５は、第４の実施の形態例における補間回路の原理図であり、図１６は、その補間回路図である。第４実施の形態の補間回路は、差動増幅器Ａ，Ｂに加えて、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ７と、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの反転出力ＢＮとの間の電圧分割素子列ＮＴ８と、両素子列ＮＴ７，８の中間ノード間を接続する電圧分割素子列ＮＴ９，１０とを有する。ここまでは、第３の実施の形態例と同じである。
【００４９】
更に、第４の実施の形態の補間回路では、差動増幅器Ａの反転出力ＡＮと差動増幅器Ｂの非反転出力ＢＰとの間の電圧分割素子列ＮＴ３を有する。この電圧分割素子列ＮＴ３は、図４に示した素子列ＮＴ３と同様の原理、目的で構成されているため、素子列ＮＴ３の代わりに、差動増幅器Ａの非反転出力ＡＰと差動増幅器Ｂの反転出力ＢＮとの間にも設けることができる。
【００５０】
そして、Ｎ等分に補間する場合であれば、補間差動電圧を生成する電圧分割素子列ＮＴ７，ＮＴ８に、抵抗値Ｒ，ＮＲ，Ｒの電圧分割素子を、更に、電圧分割素子列ＮＴ９，１０に、抵抗値ＮＲの電圧分割素子をそれぞれ直列に接続する。Ｎ＝４としたときの図１６の補間回路において、素子列ＮＴ７内のノードｎ３０〜ｎ３４と素子列ＮＴ５内のノードｎ３５〜ｎ３９それぞれの電位差から、補間差動電圧Ｖｄ１〜Ｖｄ５を生成する。この補間差動電圧を生成する構成は、第３の実施の形態例と等しいため、それらの補間差動電圧は、図１６に示すとおり、第３の実施の形態例と等しくなる。
【００５１】
更に、第１の実施の形態と同様に、第４の実施の形態の補間回路でも、電圧分割素子列ＮＴ３が同じ抵抗値Ｒを有する３つの抵抗素子で構成され、その素子列ＮＴ３内のノードｎ５０と反転出力ＢＮとの電位差で、一方の補外差動電圧Ｖｄ０＝２（Ｖｂ−Ｖｃ）／３が生成され、ノードｎ５１と非反転出力ＡＰとの電位差で、他方の補外差動電圧Ｖｄ６＝２（Ｖｂ＋５Ｖｃ）／３が生成される。
【００５２】
図１７は、第４の実施の形態における補間回路の入出力特性図である。ノードｎ３０〜ｎ３９の直線ｌn30〜ｌn39は、図１３と同じである。従って、補間差動電圧の５つのゼロクロス点の位置も図１３と同じである。電圧分割素子列ＮＴ３は、図６の電圧分割素子列ＮＴ３と同じであり、その素子列のノードｎ５０とｎ５１と、出力ＡＮと出力ＢＰとの電位差で生成される補外差動電圧Ｖｄ０，Ｖｄ６も図６と同じである。従って、図５と同様に、直線ｌn50とｌn51は、直線ｌＢＰとｌＡＮの交差角を３等分する直線になる。
【００５３】
第４の実施の形態における補間回路では、素子列ＮＴ７，８により、補間差動電圧Ｖｄ１〜Ｖｄ５が、第１の実施の形態（図６）や第２の実施の形態（図１０）の電圧の２／３倍になっている。更に、補外差動電圧Ｖｄ０，Ｖｄ６は、第１の実施の形態（図６）や第２の実施の形態（図１０）と等しくになっている。その結果、差動電圧Ｖｄ０〜Ｖｄ６は、２Ｖref／３刻みで順に増加するようになる。差動出力電圧が等間隔に構成できるこのような補間回路を、Ａ／Ｄ変換回路だけでなく、多段に接続したＡ／Ｄ変換回路に利用することによって、より下位ビットまで検出可能なＡ／Ｄ変換回路に応用させることができる。第１〜第３の実施の形態では、補外差動電圧と補間差動電圧との電位差の間隔が異なるので、そのような多段構成には適していなかった。
【００５４】
図２を参照することで、多段構成を理解することができる。図２には、上位３ビットのＡ／Ｄ変換回路と下位２ビットのＡ／Ｄ変換回路の原理を示す。図２中の電圧Ｖ０〜Ｖ８は全て等間隔であり、上位３ビットのVIN−Ｖ１〜VIN−Ｖ７の電位差も全て等間隔である。図２には、補間差動電圧群しか示していないが、補外差動電圧群の電位差も補間差動電圧群の電位差と等間隔になるように構成できれば、この補間回路と比較器からなるＡ／Ｄ変換回路を多段構成にすることが可能になる。
【００５５】
図１８は、図１６の補間回路を利用したＡ／Ｄ変換回路図である。図１６の回路に、補間差動電圧群と補外差動電圧群とをそれぞれ入力する比較器列２０が追加されている。図１７の特性図から明らかなとおり、補間差動電圧のコモンレベルは等しいが、補外差動電圧のコモンレベルは第１の実施の形態と同様に電位差Ｖｄｃを有する。しかし、このＡ／Ｄ変換回路は、差動出力電圧群の隣接する電位差が、全て２Vref／３に統一されているので、図１８のＡ／Ｄ変換回路を多段構成にして、より下位ビットまで検出可能なＡ／Ｄ変換回路に応用させることができる。
【００５６】
図１９は、図１８のＡ／Ｄ変換回路を２段構成にしたＡ／Ｄ変換回路図である。初段のＡ／Ｄ変換回路１００は、図１８と同じである。従って、補間差動電圧Ｖｄ１〜Ｖｄ５と補外差動電圧Ｖｄ０，Ｖｄ６とが、比較器列２０−１に入力されている。次段のＡ／Ｄ変換回路１０２も、図１８と同じ構成であり、差動電圧群が比較器列２０−２に供給される。そして、次段のＡ／Ｄ変換回路１０２の差動増幅器Ａ，Ｂには、初段のＡ／Ｄ変換回路の比較器列２０−１の出力または比較器列２０−１の出力に接続される図示しないエンコーダの出力に応じて選択される隣接する補間差動電圧または補外差動電圧（Ｖｄ０〜Ｖｄ６のうちの隣接する２つの差動電圧）が、スイッチ列２２を介して供給される。図中のスイッチ列２２内の接続例は一例である。次段のＡ／Ｄ変換回路の後段に更にＡ／Ｄ変換回路を接続することも可能である。
【００５７】
図２０は、図１９の多段Ａ／Ｄ変換回路の動作原理を説明するための図である。図２０には、図２と同様に、上位３ビットの変換例も示される。図２０の下位２ビットの変換例（１００）が図１９の初段Ａ／Ｄ変換回路１００の動作に対応し、図２０の更に下位２ビットの変換例（１０２）が図１９の次段Ａ／Ｄ変換回路１０２の動作に対応している。
【００５８】
図２０において、上位３ビットの変換により入力電圧Ｖinが基準電圧Ｖ３，Ｖ４の間にあることが検出されると、VIN−Ｖ３及びVIN−Ｖ４の２つの差動出力電圧が下位２ビットのＡ／Ｄ変換回路に入力され、下位２ビットのデジタル値が検出される。その時、図１９の初段Ａ／Ｄ変換回路１００では、補間差動電圧Ｖｄ１〜Ｖｄ５に加えて、補外差動電圧Ｖｄ０とＶｄ６とが生成されているので、入力電圧Ｖinに対応するゼロクロス点が補間差動電圧Ｖｄ１〜Ｖｄ５のいずれの位置にあるかの検出に加えて、補外差動電圧Ｖｄ０、Ｖｄ６側に位置するかの検出も可能になる。
【００５９】
図２０の例では、下位２ビット（１００）において、補間差動電圧Ｖｄ２とＶｄ３の間にゼロクロス点があることが判明すると、その差動電圧Ｖｄ２とＶｄ３とが、次段の差動増幅器Ａ’，Ｂ’に入力され、ｍ’倍に増幅された後、次段のＡ／Ｄ変換回路１０２にて、新たな補間差動電圧Ｖ’ｄ１〜Ｖ’ｄ５と補外差動電圧Ｖ’ｄ０、Ｖ’ｄ６とが生成される。それらを次段の比較器２０−２で比較することによって、更に下位２ビットのデジタル値が検出される。
【００６０】
［第５の実施の形態］
図２１は、第５の実施の形態例における補間回路の原理図であり、図２２は、その補間回路図である。第５実施の形態の補間回路は、差動増幅器Ａ，Ｂに加え、第３及び第４の実施の形態（図１１，１２，１５，１６）における電圧分割素子列ＮＴ７〜１０を有する。更に、第５の実施の形態の補間回路では、第２の実施の形態（図７，８）の電圧分割素子列ＮＴ５、ＮＴ６とを有する。つまり、電圧分割素子列ＮＴ７〜１０の各ノード（図１２，１６のｎ３０〜ｎ３９と同じ）の電位差から補間差動電圧Ｖｄ１〜Ｖｄ５を生成し、電圧分割素子列ＮＴ５、ＮＴ６の各ノードｎ２０〜ｎ２３の電位差から補外差動電圧Ｖｄ０、Ｖｄ６を生成する。
【００６１】
図２２において、差動電圧Ｖｄ０〜Ｖｄ６は、２Vref／３刻みで順に増加している。従って、第４の実施の形態例と同様に、この補間回路を利用すればＡ／Ｄ変換器を多段構成にすることができる。
【００６２】
図２３は、第５の実施の形態の補間回路の入出力特性図である。各ノードｎ３０〜ｎ３９、ｎ２０〜ｎ２３の入力電圧に対する変化が直線で示され、各対のノード間のゼロクロス点が丸印で示されている。この特性図から明らかな通り、ゼロクロス点の位置が横軸Ｖinに沿って等間隔に一列に並んでいる。これはつまり、補外差動電圧を含めた角差動電圧のコモンレベルが全て一致していることを意味する。また、ゼロクロス点の間隔が２Vref／３に統一されているので、この補間回路を利用すれば多段のＡ／Ｄ変換回路を構成することができることを意味する。
【００６３】
図２４は、図２２の補間回路を利用したＡ／Ｄ変換回路の図である。図２２の回路に、補間回路の各差動出力電圧が入力される比較器列２０が設けられている。
【００６４】
図２３で説明したとおり、図２４のＡ／Ｄ変換回路では、比較器列２０の各差動入力電圧のコモンレベルＶcomが一致するので、比較器が保証すべき入力コモンレベルの範囲を狭くでき、比較器の回路設計を容易にすることができる。また、各差動電圧群の電位差が等間隔であるので、多段構成のＡ／Ｄ変換回路にすることも可能である。
【００６５】
図２５は、図２４のＡ／Ｄ変換回路を２段構成にしたＡ／Ｄ変換回路である。初段のＡ／Ｄ変換回路１００と次段のＡ／Ｄ変換回路１０２とは、図２４の回路と同じであり、両回路の間に、スイッチ列２２が設けられている。このスイッチ列は、図１９のスイッチ列２２と同様に、初段の比較器列２０−１の出力に応じて決定される隣接する差動電圧を、次段の１対の差動増幅器Ａ，Ｂの入力に接続する。図２５の多段Ａ／Ｄ変換回路の動作は、図２０に示したものと同じである。
【００６６】
以上のとおり、本実施の形態例の補間回路は、従来例に比較して少ない回路規模で実現できる。更に、Ａ／Ｄ変換回路では、補間回路の差動出力群のコモンレベルのばらつきが少ないので、比較器が保証すべき入力コモンレベルの範囲を狭くすることができ、回路設計の点で有利である。また、補間回路の差動出力群の電位差を等間隔にすることができ、多段構成のＡ／Ｄ変換回路を実現することができる。
【００６７】
以上、実施の形態例をまとめると以下の付記の通りである。
【００６８】
（付記１）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第１の電圧分割素子列（ＮＴ１）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第２の電圧分割素子列（ＮＴ２）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、
前記第１の電圧分割素子列内のノードと前記第２の電圧分割素子列内のノードとから前記補間差動電圧を、前記第３の電圧分割素子列内のノードから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００６９】
（付記２）付記１において、
前記第１及び第２の電圧分割素子列は、直列に接続されたＮ個の電圧分割素子を有し、当該電圧分割素子のそれぞれ対応する接続ノードがＮ−１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第３の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間の第１及び第２の接続ノードと前記第１及び第２の差動増幅器の非反転出力端子及び反転出力とがそれぞれ第１及び第２の補外出力端子対に接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７０】
（付記３）付記１または２のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００７１】
（付記４）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第１の電圧分割素子列（ＮＴ１）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第２の電圧分割素子列（ＮＴ２）と、
前記第１の差動増幅器の非反転出力端子と前記第２の差動増幅器の反転出力端子との間に設けられた第５の電圧分割素子列（ＮＴ５）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第６の電圧分割素子列（ＮＴ６）とを有し、
前記第１の電圧分割素子列内のノードと前記第２の電圧分割素子列内のノードとから前記補間差動電圧を、前記第５及び６の電圧分割素子列内のノード間から前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００７２】
（付記５）付記４において、
前記第１及び第２の電圧分割素子列は、直列に接続されたＮ個の電圧分割素子を有し、当該電圧分割素子のそれぞれ対応する接続ノードがＮ−１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第５及び６の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間のそれぞれ対応する接続ノードが第１及び第２の補外出力端子対にそれぞれ接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７３】
（付記６）付記４または５のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００７４】
（付記７）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第７または第８の電圧分割素子列内のノードと第９または第１０の電圧分割素子列内のノードとから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００７５】
（付記８）付記７において、
前記第７及び第８の電圧分割素子列は、直列に接続されたＮ＋２個の電圧分割素子を有し、当該Ｎ＋２個の電圧分割素子のそれぞれ対応する接続ノードがＮ＋１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第９及び１０の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該第９または第１０の電圧分割素子内の電圧分割素子間の接続ノードと、前記第７または第８の電圧分割素子列内の電圧分割素子間の接続ノードとが第１及び第２の補外出力端子対にそれぞれ接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７６】
（付記９）付記７または８のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００７７】
（付記１０）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第３の電圧分割素子列内のノードから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００７８】
（付記１１）付記１０において、
前記第７及び第８の電圧分割素子列は、直列に接続されたＮ＋２個の電圧分割素子を有し、当該Ｎ＋２個の電圧分割素子のそれぞれ対応する接続ノードがＮ＋１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第３の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間の第１及び第２の接続ノードと前記第１及び第２の差動増幅器の非反転出力端子及び反転出力とがそれぞれ第１及び第２の補外出力端子対に接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００７９】
（付記１２）付記１０または１１のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００８０】
（付記１３）付記１２に記載されたＡ／Ｄ変換回路を複数段接続したことを特徴とする多段Ａ／Ｄ変換回路。
【００８１】
（付記１４）第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）と、
前記第１の差動増幅器の非反転出力端子と前記第２の差動増幅器の反転出力端子との間に設けられた第５の電圧分割素子列（ＮＴ５）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第６の電圧分割素子列（ＮＴ６）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第５及び６の電圧分割素子列内のノード間から前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。
【００８２】
（付記１５）付記１４において、
前記第７及び第８の電圧分割素子列は、直列に接続されたＮ＋２個の電圧分割素子を有し、当該Ｎ＋２個の電圧分割素子のそれぞれ対応する接続ノードがＮ＋１個の補間出力端子対にそれぞれ接続され、前記補間差動電圧が前記補間出力端子対から出力され、
前記第５及び６の電圧分割素子列は、直列に接続された複数の電圧分割素子を有し、当該電圧分割素子間のそれぞれ対応する接続ノードが第１及び第２の補外出力端子対にそれぞれ接続され、前記補外差動電圧が前記補外出力端子対から出力されることを特徴とする補間回路。
【００８３】
（付記１６）付記１４または１５のいずれかに記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
【００８４】
（付記１７）付記１６に記載されたＡ／Ｄ変換回路を複数段接続したことを特徴とする多段Ａ／Ｄ変換回路。
【００８５】
（付記１８）付記１３または１７において、
更に、前記複数段接続されたＡ／Ｄ変換回路間に、前段のＡ／Ｄ変換回路の出力に応じて、隣接する差動電圧を後段のＡ／Ｄ変換回路の第１及び第２の差動電圧回路の入力に供給するスイッチ群を有することを特徴とする多段Ａ／Ｄ変換回路。
【００８６】
【発明の効果】
以上、本発明によれば、少ない回路規模で上位ビットの変換誤差補正用のレンジを有する補間回路及びそれを利用したＡ／Ｄ変換回路を提供することができる。
【図面の簡単な説明】
【図１】従来の補間型Ａ／Ｄ変換回路を示す図である。
【図２】図１のＡ／Ｄ変換器の動作原理を説明する図である。
【図３】第１の実施の形態における補間回路の原理図である。
【図４】第１の実施の形態における補間回路の回路図である。
【図５】第１の実施の形態における補間回路の入出力特性図である。
【図６】図４の補間回路を利用したＡ／Ｄ変換回路図である。
【図７】第２の実施の形態における補間回路の原理図である。
【図８】第２の実施の形態における補間回路の回路図である。
【図９】第２の実施の形態における補間回路の入出力特性図である。
【図１０】図８の補間回路を利用したＡ／Ｄ変換回路図である。
【図１１】第３の実施の形態例における補間回路の原理図である。
【図１２】第３の実施の形態例における補間回路の回路図である。
【図１３】第３の実施の形態例における補間回路の入出力特性図である。
【図１４】図１２の補間回路を利用したＡ／Ｄ変換回路図である。
【図１５】第４の実施の形態例における補間回路の原理図である。
【図１６】第４の実施の形態例における補間回路の回路図である。
【図１７】第４の実施の形態例における補間回路の入出力特性図である。
【図１８】図１６の補間回路を利用したＡ／Ｄ変換回路図である。
【図１９】図１８のＡ／Ｄ変換回路を２段構成にした図である。
【図２０】図１９のＡ／Ｄ変換回路の動作を説明する図である。
【図２１】第５の実施の形態例における補間回路の原理図である。
【図２２】第５の実施の形態例における補間回路の回路図である。
【図２３】第５の実施の形態例における補間回路の入出力特性図である。
【図２４】図２１の補間回路を利用したＡ／Ｄ変換回路図である。
【図２５】図２３のＡ／Ｄ変換回路を２段構成にした図である。
【符号の説明】
Ａ，Ｂ 第１、第２の差動増幅器
ＮＴ１〜１０ 第１〜第１０の電圧分割素子列
２０ 比較器列
Ｖｄ０，Ｖｄ６ 補外差動電圧
Ｖｄ１〜Ｖｄ５ 補間差動電圧
Claims (8)
- 第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第１の電圧分割素子列（ＮＴ１）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第２の電圧分割素子列（ＮＴ２）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、
前記第１の電圧分割素子列内のノードと前記第２の電圧分割素子列内のノードとから前記補間差動電圧を、前記第３の電圧分割素子列内のノードから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。 - 請求項１に記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。 - 第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第７または第８の電圧分割素子列内のノードと第９または第１０の電圧分割素子列内のノードとから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。 - 請求項３に記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。 - 第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第３の電圧分割素子列（ＮＴ３）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第３の電圧分割素子列内のノードから前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。 - 請求項５に記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。 - 第１及び第２の差動入力電圧に対する補間差動電圧と補外差動電圧とを生成する補間回路において、
前記第１の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第１の差動増幅器と、
前記第２の差動入力電圧を入力し、反転出力端子と非反転出力端子との間に差動出力電圧を生成する第２の差動増幅器と、
前記第１及び第２の差動増幅器の非反転出力端子間に設けられた第７の電圧分割素子列（ＮＴ７）と、
前記第１及び第２の差動増幅器の反転出力端子間に設けられた第８の電圧分割素子列（ＮＴ８）と、
前記第７の電圧分割素子列内の第１のノードと前記第８の電圧分割素子列内の第２のノード間に設けられた第９の電圧分割素子列（ＮＴ９）と、
前記第７の電圧分割素子列内の第２のノードと前記第８の電圧分割素子列内の第１のノード間に設けられた第１０の電圧分割素子列（ＮＴ１０）と、
前記第１の差動増幅器の非反転出力端子と前記第２の差動増幅器の反転出力端子との間に設けられた第５の電圧分割素子列（ＮＴ５）と、
前記第１の差動増幅器の反転出力端子と前記第２の差動増幅器の非反転出力端子との間に設けられた第６の電圧分割素子列（ＮＴ６）とを有し、
前記第７の電圧分割素子列内のノードと前記第８の電圧分割素子列内のノードとから前記補間差動電圧を、前記第５及び６の電圧分割素子列内のノード間から前記補外差動電圧をそれぞれ生成することを特徴とする補間回路。 - 請求項７に記載された補間回路と、
前記補間差動電圧と補外差動電圧とがそれぞれ入力され、当該差動電圧の正または負を検出する比較器列とを有するＡ／Ｄ変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164829A JP3847214B2 (ja) | 2002-06-05 | 2002-06-05 | 上位ビットの変換誤差補正用レンジを有する補間回路及びそれを利用したａ／ｄ変換回路 |
| DE60309101T DE60309101T2 (de) | 2002-06-05 | 2003-06-03 | Interpolationsschaltung mit einem Korrektionsbereich für Wandlungsfehler bei den Bits höherer Ordnung und A/D-Wandlerschaltung mit einer solchen Schaltung |
| EP03253461A EP1370001B1 (en) | 2002-06-05 | 2003-06-03 | Interpolation circuit having a conversion error correction range for higher-order bits and A/D conversion circuit utilizing the same |
| US10/454,694 US6720901B2 (en) | 2002-06-05 | 2003-06-05 | Interpolation circuit having a conversion error connection range for higher-order bits and A/D conversion circuit utilizing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164829A JP3847214B2 (ja) | 2002-06-05 | 2002-06-05 | 上位ビットの変換誤差補正用レンジを有する補間回路及びそれを利用したａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015347A JP2004015347A (ja) | 2004-01-15 |
| JP3847214B2 true JP3847214B2 (ja) | 2006-11-22 |
Family
ID=29545784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164829A Expired - Fee Related JP3847214B2 (ja) | 2002-06-05 | 2002-06-05 | 上位ビットの変換誤差補正用レンジを有する補間回路及びそれを利用したａ／ｄ変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6720901B2 (ja) |
| EP (1) | EP1370001B1 (ja) |
| JP (1) | JP3847214B2 (ja) |
| DE (1) | DE60309101T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10004996C2 (de) * | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
| US7190298B2 (en) * | 2002-05-24 | 2007-03-13 | Broadcom Corporation | Resistor ladder interpolation for subranging ADC |
| US7271755B2 (en) * | 2002-05-24 | 2007-09-18 | Broadcom Corporation | Resistor ladder interpolation for PGA and DAC |
| US6697005B2 (en) * | 2002-05-24 | 2004-02-24 | Broadcom Corporation | Analog to digital converter with interpolation of reference ladder |
| US7379010B2 (en) * | 2005-11-02 | 2008-05-27 | Sigma Designs, Inc. | Extension of accuracy of a flash ADC by 1-bit through interpolation of comparator outputs |
| KR100799683B1 (ko) * | 2005-11-21 | 2008-02-01 | 삼성전자주식회사 | 종속형 폴딩 인터폴레이팅 방식의 아날로그 디지털 변환기 |
| JP4844274B2 (ja) * | 2006-07-31 | 2011-12-28 | ソニー株式会社 | Ａ／ｄ変換回路 |
| WO2013014724A1 (ja) * | 2011-07-22 | 2013-01-31 | 富士通株式会社 | 電荷転送回路 |
| EP3257634B1 (en) * | 2016-06-17 | 2019-02-27 | Sandvik Mining and Construction Oy | Arrangement in an impact unit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126320A (ja) * | 1989-10-11 | 1991-05-29 | Matsushita Electric Ind Co Ltd | 直並列型アナログ／ディジタル変換器 |
| JPH06112824A (ja) * | 1992-09-29 | 1994-04-22 | Matsushita Electric Ind Co Ltd | 補間型ａ／ｄ変換器 |
| JPH06152413A (ja) * | 1992-11-13 | 1994-05-31 | Matsushita Electric Ind Co Ltd | 補間回路 |
| US5748132A (en) * | 1995-07-17 | 1998-05-05 | Matsushita Electric Industrial Co., Ltd. | Interpolation type A/D converter |
| US5841389A (en) * | 1996-04-16 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | Two-step parallel A/D converter |
| US5917378A (en) * | 1997-06-27 | 1999-06-29 | Industrial Technology Research Institute | Rail-to-rail type of operational amplifier with a low offset voltage achieved by mixed compensation |
| JP3559534B2 (ja) * | 2001-05-09 | 2004-09-02 | 沖電気工業株式会社 | アナログ・ディジタル変換回路 |
-
2002
- 2002-06-05 JP JP2002164829A patent/JP3847214B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-03 DE DE60309101T patent/DE60309101T2/de not_active Expired - Lifetime
- 2003-06-03 EP EP03253461A patent/EP1370001B1/en not_active Expired - Fee Related
- 2003-06-05 US US10/454,694 patent/US6720901B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004015347A (ja) | 2004-01-15 |
| DE60309101D1 (de) | 2006-11-30 |
| DE60309101T2 (de) | 2007-04-05 |
| EP1370001B1 (en) | 2006-10-18 |
| EP1370001A2 (en) | 2003-12-10 |
| EP1370001A3 (en) | 2004-03-10 |
| US20030227405A1 (en) | 2003-12-11 |
| US6720901B2 (en) | 2004-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4702066B2 (ja) | アナログ／デジタル変換回路 | |
| US5184130A (en) | Multi-stage A/D converter | |
| US5210537A (en) | Multi-stage A/D converter | |
| JP3847214B2 (ja) | 上位ビットの変換誤差補正用レンジを有する補間回路及びそれを利用したａ／ｄ変換回路 | |
| US7259706B2 (en) | Balanced dual resistor string digital to analog converter system and method | |
| US6229472B1 (en) | A/D converter | |
| JPH08512181A (ja) | ２段フラッシュ型アナログ／デジタル信号変換器 | |
| JPH01136421A (ja) | 誤り補正を改良したサブレンジングａ／ｄコンバータ | |
| JPH1041824A (ja) | Ｄ／ａ変換器及びａ／ｄ変換器 | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| US6987477B1 (en) | Pipelined analog-to-digital converter (ADC) with 3-bit ADC and endpoint correction | |
| JPH02268521A (ja) | Ａ／ｄ変換方法及びａ／ｄ変換装置 | |
| JP2001168713A (ja) | Ａｄコンバータ回路 | |
| JP2002198817A (ja) | ラダー抵抗 | |
| JPH07106967A (ja) | アナログ・デジタル変換器 | |
| US5805096A (en) | A/D converter with interpolation | |
| US7277041B2 (en) | Cross-coupled folding circuit and analog-to-digital converter provided with such a folding circuit | |
| JP2844806B2 (ja) | 並列比較型ａ―ｄ変換器 | |
| JP3219213B2 (ja) | アナログデイジタル変換回路 | |
| JP3159289B2 (ja) | 並列型ａ／ｄ変換器 | |
| JP3219212B2 (ja) | アナログデイジタル変換回路 | |
| EP0840957B1 (en) | A/d converter with interpolation | |
| JPH06204874A (ja) | アナログデイジタル変換回路 | |
| JPH01190029A (ja) | Ａｄ変換回路 | |
| JPH0447715A (ja) | Ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |