-
Die
vorliegende Erfindung bezieht sich auf ein Speichersystem und insbesondere
auf ein Speichersystem, das eine Speichersteuerung, eine Mehrzahl
von Speichermodulen und einen Speicherbus (Datenbus), der mit der
Speichersteuerung verbunden ist und sich in eine Mehrzahl von Teilbussen
verzweigt, die jeweils mit einem der Speichermodule verbunden sind,
aufweist.
-
Die
herkömmlichen
Strukturen von Speichersystemen oder Speicherteilsystemen umfassen
eine Speichersteuerung und einen Datenbus, durch den die Speichersteuerung
mit einer Mehrzahl von Speichermodulen verbunden ist, üblicherweise
von zwei (Desktop) bis zu acht (Server). Zu diesem Zweck verzweigt
sich der Datenbus in eine Mehrzahl von Teilbussen, die jeweils mit
einem der Speichermodule und, auf dem Modul, mit einem oder mehreren
Speicherchips/Bauelementen verbunden sind. Im Betrieb beinhaltet
ein Speicherzugriff, wie z. B. Lesen oder Schreiben, nur ein aktives
Modul. Die anderen Module sind während
eines Zugriffs auf das aktive Modul unter Verwendung von Stichleitungswiderständen und/oder
Feldeffekttransistor- (FET-) Schaltern deaktiviert.
-
In
Speichersystemen des obigen Typs des Stands der Technik schränken parasitäre Parameter der
nichtaktiven Module die Bandbreite des Bus und/oder die Anzahl angeschlossener
Speichermodule ein. Die parasitären
Parameter umfassen die Eingangskapazität der nichtaktiven Module und
parasitäre
Effekte, die durch nichtabgeschlossene Leiterbahnstichleitungen
bewirkt werden, die Reflexionen bewirken. So ist die Datenrate in
dem Datenbus von Speicherteilsystemen des Stands der Technik, die mehr
als ein Speichermodul umfassen, aufgrund des Einflusses der parasitären Parameter
eines oder mehrerer nichtaktiver Module eingeschränkt.
-
Die
US-B1-6,349,051 bezieht sich auf ein Speichersystem, das eine Speichersteuerung,
eine Mehrzahl von Speichervorrichtungen, einen Datenbus, der sich
in eine Mehrzahl von Teilbussen verzweigt, die die Speichersteuerung
mit der Mehrzahl von Speichervorrichtungen koppeln, und Busschalter,
die sich in jeweiligen Teilbussen befinden, umfasst. Gemäß dem Dokument
US-B1-6,349,051 weist ein jeweiliger Busschalter einen oder mehrere n-Kanal-MOSFET-Transistoren
auf.
-
Die
Aufgabe der vorliegenden Erfindung besteht darin, ein Speichersystem
bereitzustellen, das eine Mehrzahl von Speichermodulen aufweist,
die mit hohen Datenraten betrieben werden können.
-
Diese
Aufgabe wird durch ein Speichersystem gemäß Anspruch 1 gelöst.
-
Die
vorliegende Erfindung basiert auf der Erkenntnis, dass Dioden vorzugsweise
eingesetzt werden können,
um Module eines Speichersystems, auf die zugegriffen wird, zu aktivieren
und Module, auf die nicht zugegriffen wird, inaktiv zu halten. Zu
diesem Zweck können
jeweilige Dioden in jedem Teilbus platziert sein und eine Sperrvorspannung
oder eine Null-Vorspannung kann an dieselben angelegt werden, um
inaktive Module von dem Speicherbus zu trennen. Die Sperrvorspannung
kann durch jeweilige Treiber der Speichermodule bereitgestellt werden. Eine
Durchlassvorspannung zumindest in der Größenordnung der Durchlassspannung
der Diode kann an die Diode, die in dem Teilbus eines aktiven Moduls platziert
ist, angelegt werden, um ein Lesen und/oder Schreiben von Daten
von und/oder auf dieses Modul zu erlauben. Wieder kann die Durchlassvorspannung durch
jeweilige Treiber der Speichermodule bereitgestellt werden.
-
Anders
ausgedrückt
stellt die vorliegende Erfindung einen diodenschaltbaren Datenbus
für Speichersysteme
oder Spei cherteilsysteme dar, wobei Speichermodule durch Dioden
mit dem Speicherbus verbunden sind. Dioden, die in Teilbussen platziert sind,
die nichtaktiven Modulen zugeordnet sind, werden in Sperrrichtung
vorgespannt oder nullspannungsvorgespannt, so dass aufgrund der
geringen Diodenkapazität
ein Einfluss nichtaktiver Vorrichtungen auf den gemeinsamen Teil
des Speicherbus vernachlässigbar
ist. Ein Vorspannen der Diode in Durchlassrichtung, die den aktiven
Speichermodulen zugeordnet ist, lässt das aktive Modul mit der
Speichersteuerung verbunden, in einer ähnlichen Weise wie in Punkt-zu-Punkt-Systemen,
bei denen jedes Speichermodul mit der Speichersteuerung direkt ohne
einen gemeinsamen Speicherbus verbunden ist.
-
Die
vorliegende Erfindung ermöglicht
eine verbesserte Leistung verglichen mit herkömmlichen Lösungen, die Stichleitungswiderstände und FET-Schalter
einsetzen, da in Sperrrichtung vorgespannte Dioden oder nullspannungsvorgespannte Dioden
eine sehr geringe Kapazität
zeigen. Zusätzlich
stellen die Dioden, die gemäß der vorliegenden Erfindung
verwendet werden, verglichen mit Lösungen des Stands der Technik
angesichts der geringen Kosten derselben im Vergleich zu den Feldeffekttransistorschaltern,
die gemäß dem Stand
der Technik verwendet werden, keine zusätzlichen Kosten dar. Kommerzielle
Dioden, die für
die vorliegende Erfindung verwendet werden können, weisen einen Preis auf,
der mit dem von Widerständen
vergleichbar ist. Ferner ist der schaltbare Datenbus des Speichersystems
mit Diodentrennung gemäß der Erfindung
für Hochgeschwindigkeitsdatenübertragungen,
z. B. in dem Bereich von 500 bis 600 Mbit/sek oder bis zu 1.333
Mbit/sek, anwendbar.
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden im Folgenden Bezug nehmend auf
die beigefügten
Zeichnungen beschrieben. Es zeigen:
-
1 eine
schematische Ansicht einer Speicherarchitektur, die die vorliegende
Erfindung ausführt;
-
2 eine
schematische Ansicht einer alternativen Speicherarchitektur, die
die vorliegende Erfindung ausführt;
-
3a und 3b vereinfachte äquivalente Diagramme
einer typischen in Sperrrichtung vorgespannten Niederleistungsschaltdiode
und einer in Durchlassrichtung vorgespannten -diode;
-
4 ein
Diagramm, das ein Ausführungsbeispiel
der vorliegenden Erfindung zur Darstellung eines Lesezugriffs darstellt;
-
5 ein
Diagramm, das das Ausführungsbeispiel
aus 4 für
einen Schreibzugriff zeigt;
-
6 ein
Diagramm, das ein alternatives Ausführungsbeispiel der vorliegenden
Erfindung zeigt und einen Lesezugriff darstellt;
-
7 ein
Diagramm des Ausführungsbeispiels
aus 6, das einen Schreibzugriff darstellt; und
-
8a bis 8d unterschiedliche
Speichertopologien, die die vorliegende Erfindung einsetzen.
-
1 zeigt
eine Speicherarchitektur, die ein Speichersystem oder Speicherteilsystem
gemäß der Erfindung
darstellt. Das Speichersystem weist eine Mehrzahl von Speichermodulen 10, 12 auf,
die z. B. durch Speicherchips gebildet sind, wie in 1 angezeigt
ist. Das Speichersystem weist ferner eine Speichersteuerung 14 auf,
durch die ein Zugriff auf die Speicherchips 10, 12 verwaltet
wird. Die Speichersteuerung 14 ist mit einem gemeinsamen Speicherbus 16,
z. B. dem Datenbus des Speichers, verbunden. An einem Knoten 18 verzweigt
sich der gemeinsame Speicherdatenbus 16 in zwei Teilbusse 20 und 22,
die mit den Speicherchips 10 bzw. 12 verbunden
sind. In den Figuren sind Leitungslängen jeweiliger Abschnitte
des Bus 16 und der Teilbusse 20 und 22 durch
zylindrische Zeichen 16a, 20a, 22a und 22b angezeigt.
-
Gemäß der Erfindung
umfassen die Teilbusse 20 und 22 Dioden 24 und 26.
Durch ein Anlegen einer Sperrvorspannung an die Dioden 24 und 26 können die
Speicherchips 10 und 12 von dem gemeinsamen Speicherbus 16 getrennt
werden. In 1 ist die Diode 24 als
eine in Sperrrichtung vorgespannte oder eine nullspannungsvorgespannte
Diode gezeigt, so dass der Speicherchip 10 von dem gemeinsamen
Speicherbus 16 getrennt ist und ein nichtaktives Speichermodul
darstellt. Im Gegensatz dazu ist die Diode 26 als eine
in Durchlassrichtung vorgespannte Diode (durch das ausgefüllte Zeichen angezeigt)
dargestellt, so dass der Speicherchip 12 ein aktives Modul
darstellt.
-
Für ein Vorspannen
der Diode 24 in Sperrrichtung wird ein geeigneter Spannungsabfall
von z. B. –5
V zwischen der Anode und der Kathode der Diode bewirkt. Alternativ
kann es in dem Fall, dass Dioden verwendet werden, die eine geringe
Kapazität aufweisen,
ohne eine Sperrvorspannung anzulegen, d. h. bei 0 V, ausreichend
sein, die Diode nicht in Sperrrichtung vorzuspannen, um ein nichtaktives Modul
von dem Speicherbus zu trennen. Abhängig von der Art verwendeter
Dioden wird ein geeigneter positiver Spannungsabfall zwischen z.
B. 0 und 2,5 V zwischen der Anode und der Kathode der Diode zur Vorspannung
derselben in Durchlassrichtung, um die Diode in einen leitfähigen An-Zustand
zu bringen, bewirkt.
-
Das
Diagramm aus 1 stellt eine mögliche Datenbustopologie
für ein
Speichersystem dar, wobei die Leitungslänge 16a des gemeinsamen
Datenbus 16 127 mm betragen kann und die Leitungslängen 20a, 22a und 22b z.
B. 12,7 betragen können.
-
Eine
alternative Datenbustopologie ist in 2 gezeigt,
bei der die Dioden 24 und 26 in beiden Teilbussen 20 und 22 benachbart
zu dem Verzweigungsknoten 18 platziert sind. Bei dem in 2 gezeigten
Ausführungsbeispiel
kann die Leitungslänge des
Teilbus 20, durch das zylindrische Zeichen 20c angezeigt,
127 mm betragen und die Leitungslänge des Teilbus 22,
durch das Zeichen 22c angezeigt, kann 142 mm betragen.
-
Die 3a und 3b zeigen
ein vereinfachtes Modell von Niedrigsignaldioden in dem Fall, dass
eine Sperrvorspannung an dieselbe angelegt wird (Diode 24),
und in dem Fall, dass eine Durchlassvorspannung an dieselbe angelegt
wird (Diode 26). Die in Sperrrichtung vorgespannte Diode
kann als eine Parallelschaltung eines hohen Widerstandswerts von
etwa 50 MOhm und einer geringen Kapazität von etwa 0,5 pF gestaltet
sein. Die in Durchlassrichtung vorgespannte Diode 26 stellt
eine Parallelschaltung eines niedrigen Widerstandswerts von etwa
5 Ohm und einer hohen Kapazität
von etwa 5 pF dar. So bewirkt eine jeweilige Durchlassvorspannung einen
Stromfluss durch die Diode 26 abhängig von den Charakteristika
der verwendeten Diode. Für
Niederleistungs-Schottky-Dioden
beträgt
der Stromfluss durch die Diode etwa 10 mA für eine Durchlassvorspannung
von etwa 0,5 V.
-
Es
ist aus 3a klar, dass die in Sperrrichtung
vorgespannte Diode eine sehr geringe Kapazität und einen sehr hohen Stromwiderstandswert
darstellt. So können
Stichleitungsleiterbahnen und Eingangschipkapazitäten nichtaktiver
Module von dem gemeinsamen Speicherbus durch die niedrige Kapazität der in
Sperrrichtung vorgespannten Diode getrennt werden. So wird der Lese-Schreib-Signalpfad für jede aktive
Diode ähnlich
wie der einer Punkt-zu-Punkt-Verbindung.
-
Die
Werte der Kapazität
und der Widerstandswerte für
die in Sperrrichtung vorgespannte Diode und die in Durchlassrichtung
vorgespannte Diode variieren gemäß den Charakteristika
einer jeweiligen eingesetzten Diode. Es ist jedoch ein gemeinsames
Merkmal von z. B. Dioden, pn-Dioden und Schottky-Dioden, dass diese
eine geringe Kapazität und
einen hohen Widerstandswert zeigen, wenn sie in einem nichtleitenden
Zustand sind, d. h. in einem in Sperrrichtung vorgespannten oder
nichtvorgespannten Zustand. So kann eine beliebige Diode mit einer
derartigen Charakteristik gemäß der Erfindung eingesetzt
werden.
-
4 ist
ein detaillierteres Diagramm eines Ausführungsbeispiels eines erfindungsgemäßen Speichersystems.
Das Speichersystem weist die Speichermodule 10 und 12 und
die Speichersteuerung 14 auf. Die Speichermodule 10 und 12 sind
mit der Speichersteuerung 14 über Teilbusse 20 und 22 und
einen gemeinsamen Speicherbus 16 verbunden, wie oben Bezug
nehmend auf 1 erklärt wurde. In 4 sind
die jeweiligen Leitungslängen
der Busse wieder durch zylindrische Zeichen angezeigt, wobei in
einer echten Implementierung die Leitungslänge 16d 127 mm betragen
kann, die Leitungslänge 20d 12,7
mm betragen kann, die Leitungslänge 20e 2,54 mm
betragen könnte,
die Leitungslänge 22d 12,7
mm betragen kann, die Leitungslänge 22e 2,54
mm betragen kann und die Leitungslänge 22f 15 mm betragen
kann. Es wird angemerkt, dass die Leitungslängen lediglich exemplarisch
sind.
-
Wie
in 4 gezeigt ist, weist jedes Speichermodul 10 und 12 einen
Treiber 30 und einen Empfänger 32 auf. Ferner
weist die Steuerung 14 einen Steuerungstreiber 34 und
einen Steuerungsempfänger 36 auf.
Der Treiber 30 und der Empfänger 32 jedes Speichermoduls
stellen eine Stromschnittstelle zu dem jeweiligen Teilbus 20 oder 22 dar.
Der Steuerungstreiber 34 und der Empfängertreiber 36 der
Steuerung 14 stellen eine Stromschnittstelle zu dem Speicherbus 16 dar.
-
Von
den Komponenten der Treiber und Empfänger innerhalb der Steuerung
und der Speichermodule sind nur diejenigen Komponenten, die nützlich für eine Beschreibung
der vorliegenden Erfindung sind, gezeigt.
-
Der
Steuerungstreiber 34 weist einen Feldeffekttransistor (FET) 40 auf,
dessen Drain mit dem Speicherbus 16 verbunden ist und dessen
Source mit Masse verbunden ist. Der Steuerungsempfänger 36 weist
einen Differenzverstärker
auf, der zwei FETs 42 und 44 aufweist. Das Gate
des Feldeffekttransistors 44 ist mit dem gemeinsamen Datenbus 16 verbunden und
ist über
einen Widerstand R1 mit Masse verbunden. Die Sources der Feldeffekttransistoren 42 und 44 sind
miteinander verbunden und sind über
einen Widerstand R2 mit Masse verbunden. Das Gate des FET 42 ist
mit einer Referenzspannung Vref verbunden. Das Drain des FET 42 ist
mit einer Versorgungsspannung VDD verbunden. Das Drain des FET 44 ist über einen
Widerstand R3 mit der Versorgungsspannung VDD verbunden. Zusätzlich ist
das Drain des Feldeffekttransistors mit einem Datenleseanschluss 50 verbunden.
Das Gate des FET 40 des Steuerungstreibers 34 ist
mit einem Datenschreibanschluss 52 verbunden.
-
Der
Speichermodultreiber 30 weist zwei FETs 60 und 62 und
einen Widerstand R4 auf, der zwischen die Source des FET 62 und
das Drain des FET 60 geschaltet ist. Die Source des FET 60 ist
mit einem vorbestimmten Potential, z. B. –5 V, verbunden. Das Gate des
FET 60 ist mit einer Steuerleitung 64 verbunden.
Das Drain des FET 62 ist mit der Versorgungsspannung VDD
verbunden. Das Gate des FET 62 ist mit einer Datenleseleitung 68 verbunden, durch
die Daten („10101"), die über den
Teilbus 22 und den Speicherbus 16 getrieben werden
sollen, an die Steuerung 14 angelegt werden.
-
Der
Empfänger 32 des
Speichermoduls weist einen Differenzverstärker auf, der FETs 70 und 72 aufweist.
Das Gate des FET 70 ist mit dem Teilbus 22 verbunden,
der auch mit dem Drain des FET 60 des Modultreibers 30 verbunden
ist. Die Source des FET 70 ist mit der Source des FET 72 verbunden
und ist über
einen Widerstand R5 mit Masse verbunden. Das Drain des FET 70 ist
mit der Versorgungsspannung VDD verbunden und das Drain des FET 72 ist über einen
Widerstand R6 mit der Versorgungsspannung VDD verbunden. Zusätzlich ist
das Drain des FET 72 mit einer Datenschreibleitung 66 des
Speichermoduls verbunden.
-
In 4 stellt
das Speichermodul 10 ein nichtaktives Modul dar und das
Speichermodul 12 stellt ein aktives Modul dar. Ferner zeigt 4 die
Situation, in der Daten „10101" von dem Speichermodul 12 gelesen
werden.
-
Bei
diesem Ausführungsbeispiel
wird das Speichermodul 10 durch Anlegen einer Sperrvorspannung
von –5
V an die Diode 24 deaktiviert. Dies wird durch Anlegen
eines geeigneten Steuersignals über
die Steuerleitung 64 an das Gate des FET 60 erzielt,
so dass der FET 60 eingeschaltet wird und die Spannung
von –5
V an die Anode der Diode 24 angelegt wird. So stellt der
FET 60 einen Negativvorspannschalter dar. In dem nichtaktiven
Modul 10 wird ein geeignetes Steuersignal über die
Datenleseleitung 68 an das Gate des FET 62 angelegt,
so dass der FET 62 abgeschaltet wird.
-
In
dem aktiven Speichermodul 12 wird das Datensignal „10101" über die Datenleseleitung 68 angelegt.
Ferner wird ein geeignetes Steuersignal über die Steuerleitung 64 an
das Gate des FET 60 angelegt, so dass der FET 60 abgeschaltet
wird und die Sperrvorspannung von –5 V nicht an die Diode 26 angelegt
wird. In dieser Situation tritt ein Stromfluss über den FET 62, den
Widerstand R4, den Teilbus 22, den Speicherbus 16 und
in den Empfänger 36 der Steuerung 14 auf,
wenn der FET 62 durch die Daten, die über die Datenleseleitung 68 angelegt
werden, eingeschaltet wird. Dieser Stromfluss ist durch Pfeile x
in 4 angezeigt. Dieser Strom bewirkt, dass die Diode 26 in
Durchlassrichtung vorgespannt ist, und bewirkt einen Spannungsabfall über den
Widerstand R1 des Steuerungsempfängers,
so dass die über
den Speicherbus getriebenen Daten auf der Datenleseleitung 50 empfangen
werden.
-
Die
Situation beim Schreiben von Daten in das aktive Modul 12 ist
in 5 gezeigt. Wieder ist das Modul 10 das
nichtaktive Speichermodul und entsprechende Steuersignale werden
an die Gates der FETs 60 und 62 über die
Steuerleitung 64 bzw. die Datenleseleitung 68 angelegt.
Das Speichermodul 12 stellt das aktive Modul dar und deshalb
wird der FET 60 durch ein geeignetes Steuersignal, das über die
Steuerleitung 64 angelegt wird, abgeschaltet. Im Gegensatz
dazu wird der FET 62 durch Anlegen eines geeigneten Steuersignals über die
Datenleseleitung 68 an das Gate desselben angeschaltet, z.
B. durch ein fortwährendes
Anlegen einer logischen „1" an das Gate des
FET 62. Gleichzeitig werden in das Speichermodul 12 zu
schreibende Daten über
die Datenschreibleitung 52 an das Gate des Transistors 40 des
Steuerungstreibers 14 angelegt. Wieder sind in 5 die
Daten durch eine binäre
Zeichenfolge „10101" angezeigt.
-
Jedes
Mal, wenn der FET 40 durch die an das Gate desselben angelegten
Daten eingeschaltet wird, wird ein Stromfluss durch den FET 62,
den Widerstand R4, den Teilbus 22, den Speicherbus 16 und
den FET 40 bewirkt. Dieser Stromfluss ist in 5 durch
Pfeile y angezeigt. Durch diesen Stromfluss wird die Diode 26 in
Durchlassrichtung vorgespannt, Ferner wird das Potential an dem
Drain des FET 72 aufgrund dieses Stroms verändert, so
dass die Daten „10101" auf der Datenschreibleitung 66 empfangen
werden.
-
Es
ist aus der obigen Beschreibung klar, dass die vorliegende Erfindung
ein Speichersystem bereitstellt, das einen schaltbaren Datenbus
mit einer Diodentrennung aufweist, wobei der Empfänger 36 und
der Treiber 34 der Steuerung 14 und der Empfänger 32 und
der Treiber 30 des jeweiligen aktiven Speichermoduls für eine Stromschnittstelle
zum Treiben und Empfangen von Daten über das Bussystem sorgen. Angesichts
der Tatsache, dass die in Sperrrichtung vorgespannten Dioden der
nichtaktiven Speichermodule eine geringe Kapazität aufweisen, wird der Signal-Lese/Schreib-Pfad zu
dem jeweiligen aktiven Speichermodul ähnlich wie eine Punkt-zu-Punkt-Verbindung.
-
Angesichts
der großen
Diodenkreuzspannung kommerzieller Dioden (für Niederleistungs-Schottky-Dioden
beträgt
diese bei einem Strom von 10 mA etwa 0,5 V) wird es bevorzugt, den Stromtreiber
an der Steuerung und dem Speicherchip als Treiber mit offenem Drain
oder Treiber mit offenem Kollektor zu implementieren. Ferner können die
Stromtreiber als eine emittergekoppelte Logik implementiert sein.
-
Ein
alternatives Ausführungsbeispiel
der Erfindung, das keine negative Vorspannung (von z. B. –5,0 V)
benötigt,
ist in den 6 und 7 gezeigt.
-
6 zeigt
die Situation zum Lesen von Daten von einem Modul 12, während drei
nichtaktive Module 10 gezeigt sind. Die Diode 24,
die dem aktiven Modul 12 zugeordnet ist, wird dadurch in
Durchlassrichtung vorgespannt, dass ein Spannungsabfall über die
Diode 24 zumindest in der Größenordnung der Durchlassspannung
derselben bewirkt wird. In den 6 und 7 ist
das Speichermodul 12 als eine Kapazität von 2,8 pF und eine Induktivität von 1 nH
aufweisend gestaltet. Die Durchlassvorspannung der Diode 24 wird
durch eine Leistungsversorgung 70 erzielt, die einen Stromfluss
durch Widerstände 72 und 74 bewirkt.
Ein Widerstand 76 dient zum Abschließen des Speicherbus 16 zum
Verbessern der Signalintegrität
durch das Verhindern eines Nachschwingens oder dergleichen. Ein
entsprechender Abschlusswiderstand kann für den Speicherbus des in den 4 und 5 gezeigten
Ausführungsbeispiels
vorgesehen sein.
-
Die
Dioden 26, die den inaktiven Modulen 10 zugeordnet
sind (bei dem gezeigten Ausführungsbeispiel
DRAMs), sind nicht vorgespannt und deshalb sind die Module 10 von
dem Datenbus 16 getrennt. Verbindungselemente 80,
die in 6 gezeigt sind, könnten übliche Schlitzverbinder zum
Verbinden der Speichermodule mit einer Platine, auf der die Steuerung
vorgesehen ist, sein.
-
In 7 ist
ein Schreibzugriff auf das Speichermodul 12 gezeigt. Nun
werden geeignete Spannungen, um die Diode 24 in einem An-Zustand
zu platzieren, durch die Steuerung 14 und das Modul 12 angelegt.
Im Gegensatz dazu sind die Dioden 26 durch die durch die
Steuerung 14 angelegte Spannung in Sperrrichtung vorgespannt,
so dass die Module 10 von dem Datenbus 16 getrennt
sind.
-
Unterschiedliche
Speichertopologien, die die vorliegende Erfindung einsetzen, sind
in den 8a bis 8d gezeigt.
Eine bevorzugte Konfiguration, bei der die Speichermodule 10 in
einer Linie angeordnet sind und bei der ein Teilbus für jedes
Modul vorgesehen ist, ist in 8a gezeigt.
Gemäß der Topologie
aus 8b verzweigt sich der Speicherbus 16 in
zwei Zwischenbusse, die sich in vier Teilbusse verzweigen, die jeweils
eine jeweilige Diode 24 aufweisen. 8c zeigt
eine Topologie, die mit der aus 2 vergleichbar
ist, die jedoch angesichts der resultierenden Leitungslängen der
Teilbusse nicht so bevorzugt ist wie die Topologie aus 8a.
Gemäß 8d sind
Teilbusse, in denen jeweilige Dioden 24 vorgesehen sind,
mit einer Mehrzahl von zwei Speichermodulen 10 verbunden.
So kann gemäß der Erfindung
jede Diode einer Mehrzahl von Speichermodulen zugeordnet sein. Die
Datenrate jedoch, die erhalten werden kann, nimmt mit der Anzahl
von Modulen, die jeder Diode zugeordnet sind, ab.
-
Die
obigen Ausführungsbeispiele
der vorliegenden Erfindung wurden Bezug nehmend auf Datenbusse und
Datenteilbusse einer Speichertopologie beschrieben. Es ist jedoch
klar, dass die vorliegende Erfindung auch in Verbindung mit anderen Bussen
eines Speichersystems, z. B. Bussen zum Kommunizieren von Steuersignalen
und Befehlssignalen, eingesetzt werden kann.
-
- 10,
12
- Speichermodule
- 14
- Speichersteuerung
- 16
- Speicherdatenbus
- 18
- Verzweigungsknoten
- 20,
22
- Teilbusse
- 24,
26
- Dioden
- 20a,
20b, 20d, 22a, 22b, 22c, 22d, 22e, 22f
- Leitungslängen
- 30
- Speichermodultreiber
- 32
- Speichermodulempfänger
- 34
- Steuerungstreiber
- 36
- Steuerungsempfänger
- 40,
42, 44, 60, 62, 70, 72
- FETs
- R1,
R2, R3, R4, R5, R6
- Widerstände
- 50
- Datenleseleitung
- 52
- Datenschreibleitung
- 64
- Steuerleitung
- 66
- Datenschreibleitung
- 68
- Datenleseleitung
- 70
- Leistungsversorgung
- 72,
74, 76
- Widerstände
- 80
- Verbindungselemente