DE60024793T2 - Spannungspegel-detektorschaltung - Google Patents

Spannungspegel-detektorschaltung Download PDF

Info

Publication number
DE60024793T2
DE60024793T2 DE60024793T DE60024793T DE60024793T2 DE 60024793 T2 DE60024793 T2 DE 60024793T2 DE 60024793 T DE60024793 T DE 60024793T DE 60024793 T DE60024793 T DE 60024793T DE 60024793 T2 DE60024793 T2 DE 60024793T2
Authority
DE
Germany
Prior art keywords
current
source
reference current
voltage
whose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60024793T
Other languages
English (en)
Other versions
DE60024793D1 (de
Inventor
Zhenhua Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE60024793D1 publication Critical patent/DE60024793D1/de
Application granted granted Critical
Publication of DE60024793T2 publication Critical patent/DE60024793T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf die Überwachung eines Spannungspegels an einem bestimmten Messpunkt, wie z.B. einem Pin eines integrierten Schaltkreises. Im Besonderen bezieht sich die vorliegende Erfindung auf die Überwachung der Versorgungsspannung eines integrierten Schaltkreises und die Sperrung eines solchen integrieren Schaltkreises bei Zuschalten der Versorgungsspannung. Jedoch ist die vorliegende Erfindung nicht auf die Anwendung in integrieren Schaltkreisen beschränkt. Des Weiteren ist die vorliegende Erfindung nicht auf die Überwachung einer Versorgungsspannung beschränkt, sondern kann ebenfalls zur Überwachung eines Spannungspegels eingesetzt werden. Im Folgenden wird die vorliegende Erfindung jedoch im Zusammenhang mit einem Einschaltzustand eines integrierten Schaltkreises erläutert.
  • Sobald ein elektronischer Schaltkreis eingeschaltet bzw. die Versorgungsspannung zugeschaltet, d.h., die einem solchen Schaltkreis zugeführte Versorgungsspannung eingeschaltet wird, steigt die Versorgungsspannung innerhalb eines bestimmten Zeitraumes von Null auf eine Betriebsversorgungsspannung an. Während einer ersten Stufe des Ansteigens der Versorgungsspannung ist diese geringer als eine bestimmte Minimalspannung, bei welcher der Schaltkreis ordnungsgemäß arbeiten soll. Das Funktionieren des Schaltkreises bei einer Versorgungsspannung unterhalb einer solchen Minimalspannung ist unbestimmt; daher ist es wünschenswert, ein Funktionieren des Schaltkreises zu verhindern, bis die Versorgungsspannung eine solche Minimalspannung erreicht hat. Des Weiteren ist es wünschenswert, sicherzustellen, dass sich die Komponenten des integrierten Schaltkreises in einem definierten Ausgangszustand befinden, wenn der Schaltkreis zu arbeiten beginnt. Daher ist es im Allgemeinen erforderlich, dass eine Spannungsmessschaltung ein Signal erzeugt, welches anzeigt, ob die Spannung an einem Messpunkt einen bestimmten Schwellenpegel erreicht hat oder nicht. Das von einer solchen Schaltung erzeugte Ausgangssignal kann einem anderen Schaltkreis zugeführt werden, um dessen Funktionieren zu verhindern.
  • Spannungsmessschaltungen dieser Art sind an sich bekannt. Zum Beispiel offenbart EP-A-0 433 696 eine Spannungsmessschaltung mit einer Last zur Erzeugung ei nes Spannungsabfalls und zur Erzeugung einer verringerten Spannung, welche mit einer Referenzspannung verglichen wird. Eine Ausgangsspannung ist HIGH, solange die zu messende Spannung niedriger als ein Auslösepunkt ist. Sobald die zu messende Spannung einen solchen Auslösepunkt überschreitet, wird die Ausgangsspannung LOW. Um einen gewünschten Hystereseanteil zu erhalten, steuert ein Rückkopplungssignal, welches der Ausgangsspannung zugeordnet ist, einen Schalter, der zumindest einen Teil der Last kurzschließt, um den Spannungsabfall zu verringern und die reduzierte Spannung zu erhöhen.
  • Ein allgemeiner Nachteil konventioneller Versorgungsspannungsmessschaltungen ist, dass der Schwellenpegel fest und fest vorgegeben ist. Infolgedessen müssen solche festen Schwellenpegel, in Anbetracht der Tatsache, dass die Schwellenpegel in einzelnen Chips in der Praxis eine bestimmte Streuung aufweisen, so gewählt werden, dass sie in ausreichendem Maße über der für ein korrektes Funktionieren des Chips erforderlichen Mindestversorgungsspannung liegen. Das heißt, dass ein richtiger Versorgungsspannungsbereich relativ klein ist.
  • Ein weiterer Nachteil ist, dass die Schaltung nach dem Stand der Technik mit Spannungssignalen arbeitet. Ein Sehaltkreis zum Addieren oder Subtrahieren von Signalen ist bei Realisierung im Spannungsbereich relativ kompliziert und verbraucht verhältnismäßig viel Energie, was in einer relativ schnellen Erschöpfung einer Batterie resultiert.
  • US 4 529 891 offenbart eine Komparatorschaltung, welche einen mit einem Stromspiegel versehenen Differenzverstärker zum Vergleichen eines Eingangsreferenzsignals mit einer vorgegebenen Spannung und eines Eingangssignals mit einer unbekannten Spannung, um ein, das Ergebnis des Vergleichs darstellendes Signal zu erzeugen, eine erste konstante Stromquelle, um dem Differenzverstärker einen konstanten Strom zuzuführen, einen Ausgangstransistor, dessen Basis mit dem Ausgang des Operationsverstärkers verbunden ist, um die Ausgangsleistung des Schaltkreises zu steuern, sowie eine zweite konstante Stromquelle, um der Basis des Ausgangstransistors einen konstanten Strom zuzuführen, aufweist.
  • Ein ähnlicher Schaltkreis ist aus Patentzusammenfassungen aus Japan, Band 006, Nr. 075 (P-114), 12. Mai 1982, Publikationsnummer 57012369, bekannt. Dieser Schaltkreis offenbart weiterhin eine zweite Referenzstromquelle, welche durch einen, von dem Ausgangstransistor aktivierten Schalter mit dem Eingang des Stromspiegels verbunden ist.
  • Der Erfindung liegt als allgemeine Aufgabe zugrunde, eine Spannungspegelmessschaltung ohne die oben erwähnten Nachteile vorzusehen.
  • Der Erfindung liegt im Besonderen als Aufgabe zugrunde, eine Spannungspegelmessschaltung vorzusehen, bei welcher der Schwellenpegel für jeden Chip eingestellt und nach Herstellung des Chips individuell angepasst werden kann.
  • Des Weiteren liegt der Erfindung als Aufgabe zugrunde, eine Spannungspegelmessschaltung vorzusehen, bei welcher der Schwellenpegel von dem Herstellungsverfahren des einzelnen Chips abhängig ist.
  • Darüber hinaus liegt der Erfindung als Aufgabe zugrunde, eine Spannungspegelmessschaltung mit lediglich einem sehr geringen Leistungsverbrauch, insbesondere nach Zuschalten der Versorgungsspannung, vorzusehen.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – ein Blockschaltbild, welches das Funktionieren eines adaptiven Einschaltrücksetzungs-(POR)-Schaltkreises gemäß der vorliegenden Erfindung zeigt;
  • 2 – eine detailliertere Darstellung eines bevorzugten Ausführungsbeispiels des POR-Schaltkreises gemäß der vorliegenden Erfindung:
  • 3A–B – Ausführungsbeispiele eines prozessempfindlichen Widerstands zur Verwendung in einem adaptiven POR-Schaltkreis gemäß der vorliegenden Erfindung; sowie
  • 4 – eine schematische Darstellung einer programmierbaren Stromquelle.
  • Es sei erwähnt, dass gleiche oder ähnliche Teile in der Zeichnung mit den gleichen Bezugsziffern versehen sind.
  • 1 zeigt ein Blockschaltbild eines adaptiven Einschaltrücksetzungs-(POR)-Schaltkreises 1, aus welchem die Grundgedanken der vorliegenden Erfindung zu ersehen sind.
  • Der POR-Schaltkreis 1 weist einen Überwachungseingang 2 zur Aufnahme einer zu überwachenden Spannung VM auf. Der POR-Schaltkreis 1 weist drei Stromquellen 4, 5, 6 sowie einen Stromkomparator 10 mit zwei Stromeingängen 11 und 12, einem Signalausgang 13 und einem Steuerausgang 14 auf.
  • Eine erste Stromquelle 4 erzeugt einen Überwachungsstrom IM, welcher für die zu überwachende Spannung VM charakteristisch ist; vorzugsweise ist der Überwa chungsstrom IM zu der zu überwachenden Spannung VM proportional; zumindest ist die Kennlinie von IM als eine Wirkungsweise von VM monoton. Der Überwachungsstrom IM wird dem zweiten Stromeingang 12 des Stromkomparators zugeführt.
  • Eine zweite Stromquelle 5 erzeugt einen ersten Referenzstrom Iref1. Vorzugsweise ist der erste Referenzstrom Iref1 konstant. Die zweite Stromquelle 5 kann ihre Energie aus einer separaten Speiseleitung aufnehmen, wobei jedoch ebenfalls die Möglichkeit besteht, dass die zweite Stromquelle 5 ihre Energie, wie dargestellt, aus der zu überwachenden Spannung VM aufnimmt. Der erste Referenzstrom Iref1 wird dem ersten Stromeingang 11 des Stromkomparators zugeführt.
  • Eine dritte Stromquelle 6 erzeugt einen zweiten Referenzstrom Iref2. Vorzugsweise ist der zweite Referenzstrom Iref2 konstant. Die dritte Stromquelle 6 kann ihre Energie aus einer separaten Speiseleitung aufnehmen, wobei es jedoch ebenfalls möglich ist, dass die dritte Stromquelle 6, wie dargestellt, ihre Energie aus der zu überwachenden Spannung VM aufnimmt. Die dritte Stromquelle 6 ist eine steuerbare Stromquelle, deren Ausgang durch einen steuerbaren Schalter 7, welcher durch ein, von dem Komparator 10 an dessen Steuerausgang 14 erzeugtes Steuersignal Sc gesteuert wird, mit dem ersten Stromeingang 11 des Stromkomparators 10 verbunden ist. Somit wird das Auftreten des zweiten Referenzstroms Iref2 von dem Steuersignal Sc gesteuert. Als Alternative kann die dritte Stromquelle 6 selbst durch eine steuerbare Stromquelle dargestellt sein.
  • Der Komparator 10 erzeugt an seinem Ausgang 13, welcher mit dem Ausgang 3 des Schaltkreises 1 verbunden ist, ein Ausgangssignal S.
  • Der Komparator 10 kann die an seinen beiden Eingängen 11 und 12 aufgenommenen Ströme vergleichen und, in Abhängigkeit des Ergebnisses, das Ausgangssignal S sowie das Steuersignal Sc erzeugen. Sollte die Stärke des Stroms an seinem ersten Eingang 11 höher als die Stärke des Stroms an seinem zweiten Eingang 12 sein, weist das Ausgangssignal des Stromkomparators 10 einen ersten Wert und das Steuersignal Sc einen Wert zum Schließen des Schalters auf. Sollte die Stärke des Stroms an seinem ersten Eingang 11 geringer als die Stärke des Stroms an seinem zweiten Eingang 12 sein, weist das Ausgangssignal des Stromkomparators 10 einen, von dem ersten Wert abweichenden, zweiten Wert und das Steuersignal Sc einen Wert zum Öffnen des Schalters auf. Vorzugsweise ist das Ausgangssignal S ein Spannungssignal, und der erste Wert ist HIGH, während der zweite Wert LOW ist, so dass das Ausgangssignal S unmittelbar als Sperrsignal für integrierte Schaltkreise, welche normalerweise ein Sperrsignal HIGH erwarten, einsetzbar ist.
  • Ferner ist der steuerbare Schalter 7 vorzugsweise so ausgeführt, dass der Wert des Steuersignals Sc zum Schließen des Schalters LOW, der Wert zum Öffnen des Schalters dagegen HIGH ist.
  • Der Betrieb des Schaltkreises 1 findet wie folgt statt. Solange die zu überwachende Spannung VM relativ niedrig ist, ist der Überwachungsstrom IM aus der ersten Stromquelle 4 niedriger als der erste Referenzstrom Iref1 aus der zweiten Stromquelle 5. Das Ausgangssignal S des Stromkomparators 10 weist dann den ersten Wert (HIGH) auf. Ferner ist das Steuersignal Sc von dem Stromkomparator 10 so vorgesehen (LOW), dass der steuerbare Schalter 7 geschlossen (leitender Zustand) wird; folglich nimmt der Stromkomparator 10 an seinem ersten Eingang 11 einen Strom Iref1 + Iref2 auf.
  • Sollte VM so ansteigen, dass der Überwachungsstrom IM aus der ersten Stromquelle höher als die kombinierten Ströme Iref1 + Iref2 an dem ersten Eingang 11 ist, weist das Ausgangssignal S des Stromkomparators 10 den zweiten Wert (LOW) auf. Mit anderen Worten, das Ausgangssignal S des Komparators 10 schaltet von dein ersten Wert auf den zweiten Wert, sobald IM einen ersten Schwellenpegel ITH1 = Iref1 + Iref2 in Aufwärtsrichtung aufweist. Außerdem ist das Steuersignal Sc von dem Stromkomparator 10 so vorgesehen (HIGH), dass der steuerbare Schalter 7 geöffnet (nicht leitender Zustand) wird; daher nimmt der Stromkomparator 10 nun an seinem ersten Eingang 11 lediglich den ersten Referenzstrom Iref1 auf. Infolgedessen schaltet das Ausgangssignal S des Komparators 10 nur dann von dem zweiten Wert auf den ersten Wert, wenn IM einen zweiten Schwellenpegel ITH2 = Iref1 in Abwärtsrichtung passiert.
  • Der erste Schwellenpegel ITH1 entspricht einem Pegel VDD, auf welchem ein POR-Signal erwartet wird. Die Differenz ITH1 – ITH2 = Iref2 bildet eine Hysterese des Schaltkreises 1. Normalerweise ist eine solche Hysterese bei ordnungsgemäßem Betrieb wünschenswert. Wenn jedoch keine Hysterese erforderlich ist bzw. gewünscht wird, können die dritte Stromquelle 6 und der steuerbare Schalter 7 weggelassen werden, und der Komparator 10 braucht kein Steuersignal Sc zu liefern.
  • 2 zeigt eine detailliertere Darstellung eines bevorzugten Ausführungsbeispiels des POR-Schaltkreises 1. In diesem Ausführungsbeispiel handelt es sich bei der zu überwachenden Spannung um die Energieversorgungsleitung VDD. Die zweite Stromquelle 5 ist als zweiter PMOS-Transistor 50 ausgeführt, dessen Source mit der Energieversorgungsleitung VDD und dessen Drain mit einem Eingang 81 eines ersten Wechselrichters 80 verbunden sind. Die dritte Stromquelle 6 ist als dritter PMOS-Transistor 60 ausgeführt, dessen Source mit der Energieversorgungsleitung VDD verbunden ist. Der steuerbare Schalter 7 ist als vierter PMOS-Transistor 70 ausgeführt, dessen Source mit dem Drain von Transistor 60 und dessen Drain mit dem Eingang 81 des ersten Wechselrichters 80 verbunden sind. Das Gate von Transistor 70 ist mit dem Ausgang 82 des ersten Wechselrichters 80 verbunden. Der POR-Schaltkreis 1 von 2 weist weiterhin einen zweiten Wechselrichter 83 mit einem Eingang 84 und einem Ausgang 85 auf. Der Eingang 84 des zweiten Wechselrichters 83 ist mit dem Ausgang 82 des ersten Wechselrichters 80 verbunden. Der Ausgang 85 des zweiten Wechselrichters 83 ist mit dem Ausgang 3 des Schaltkreises 1 verbunden, um das POR-Signal des Schaltkreises 1 zu liefern.
  • Die erste Stromquelle 4 ist als prozessempfindliche Stromquelle 40 ausgeführt, welche eine Primärstromquelle 41, die als erster PMOS-Transistor ausgeführt ist, eine Sekundärstromquelle 42, die als erster NMOS-Transistor ausgeführt ist, sowie einen prozessempfindlichen Widerstand (PSR) 49 mit einem in Reihe mit einem zweiten NMOS-Transistor 44 geschalteten Widerstandsblock 43 aufweist. Der erste PMOS-Transistor 41 ist mit seiner Source mit der Energieversorgungsleitung VDD und mit seinem Drain mit einem ersten Anschluss des PSR 43 verbunden. Der erste NMOS-Transistor 42 ist mit seiner Source mit Erde und mit seinem Drain mit dem Eingang 81 des ersten Wechselrichters 80 verbunden. Der zweite NMOS-Transistor 44 ist mit seiner Source mit Erde und mit seinem Drain mit einem zweiten Anschluss des Widerstandsblocks 43 verbunden. Die Gates der NMOS-Transistoren 42 und 44 sind zusammengeschaltet und mit dem Drain des zweiten NMOS-Transistors 44 verbunden, um eine Stromspiegelkonfiguration zu bilden. Hierin liefert die Sekundärstromquelle 42 einen Strom IM, welcher gemäß IM = αIp, proportional zu dem Strom IP in dem zweiten NMOS-Transistor 44 ist, wobei α die Stromverstärkung des durch die NMOS-Transistoren 42 und 44 gebildeten Stromspiegels darstellt; in dem Schaltkreis, wie dargestellt, α = 2.
  • In diesem Ausführungsbeispiel ist die Stromvergleichsfunktion des Komparators 10 durch die Tatsache vorgesehen, dass die erste Stromquelle 4 einen Strom IM mit entgegengesetztem Vorzeichen gegenüber den Strömen Iref1 und Iref2 erzeugt, während weiterhin diese drei Ströme einem Knoten zugeführt werden. Die Transistoren 50, 60 und 42 bilden in Kombination einen Stromkomparator mit Spannungsausgang; der Knoten stellt den Eingang 81 von Wechselrichter 80 dar.
  • Die PMOS-Transistoren 41, 50 und 60 sind mit ihren jeweiligen Gates so geschaltet, dass sie einen gemeinsamen Anschluss aufweisen, um von einer in der Zeich nung nicht dargestellten Vorspannungsquelle eine Vorspannung Vbias aufzunehmen. Zum Beispiel kann die Vorspannungsquelle durch einen Referenzstromkreis oder eine andere geeignete Referenzstromquelle zur Abgabe einer konstanten Spannung Vbias vorgesehen sein.
  • Beträgt VDD Null oder beginnt, von Null aus anzusteigen, befinden sich die PMOS-Transistoren 41, 50 und 60 im AUS-Zustand. Ist VDD bis über Vbias angestiegen, werden die PMOS-Transistoren 41, 50 und 60 in den EIN-Zustand versetzt. Hier wirken die PMOS-Transistoren 50 und 60 als konstante Stromquellen, welche die jeweiligen Ströme Iref1 und Iref2 liefern. Ebenso wirkt PMOS-Transistor 41 als Stromquelle, welche einen Strom IP erzeugt, wobei dessen Stärke jedoch nicht konstant ist, sondern in Anbetracht des mit dem PMOS-Transistor 4l in Reihe geschalteten PSR 49 von VDD abhängig ist. PSR 49 weist eine monotone Strom-Spannungs-Charakteristik auf: je größer der Spannungsabfall an PSR 49, desto größer die Stärke des durch diesen fließenden Stroms. Solange VDD relativ gering ist, ist der Primärstrom IP von Transistor 41 relativ gering. Infolgedessen ist der Überwachungsstrom IM relativ gering, d.h. geringer als Iref1 + Iref2; daher ist das Ausgangssignal des ersten Wechselrichters 80 LOW und das POR-Ausgangssignal HIGH.
  • Sobald VDD ansteigt, nimmt der Primärstrom IP ebenso wie der Überwachungsstrom IM zu, wohingegen Iref1 und Iref2 zumindest im Wesentlichen konstant bleiben.
  • Bei einem bestimmten Wert von VDD ist der Überwachungsstrom IM gleich Iref1 + Iref2; dieser bestimmte Wert von VDD wird als „Schaltpegel" angezeigt. Sobald VDD weiter ansteigt, wird die Stärke des Überwachungsstroms IM größer als die Stärke von Iref1 + Iref2, und das POR-Ausgangssignal schaltet auf LOW.
  • Da die Impedanz des Widerstandsblocks 43 des PSR 49 von dem Herstellungsverfahren abhängig ist, hängt der Spannungsabfall an dem Widerstandsblock 43 des PSR 49 ebenfalls von dem Herstellungsverfahren ab. Daher ist die Spannung an dem Gate des ersten NMOS-Transistors 42 von dem Verfahren abhängig. Infolgedessen ist die exakte Stärke des von dem ersten NMOS-Transistor 42 erzeugten Überwachungsstroms IM von dem Herstellungsverfahren abhängig.
  • Wie bereits zuvor erwähnt, kann das POR-Ausgangssignal einem anderen Schaltkreis, im Folgenden als „Targetschaltkreis" bezeichnet, zugeführt werden, um das Funktionieren desselben bei Zuschalten der Versorgungsspannung zu verhindern. Das POR-Ausgangssignal kann ebenfalls einem anderen Schaltkreis als Resetsignal zugeführt werden. Ein solcher Targetschaltkreis sieht einen bestimmten Reset-Schwellenpegel RTL vor. Der vorliegende Schaltkreis ist so ausgeführt, dass dessen Schaltpegel dem RTL des Targetschaltkreises entspricht, d.h. das POR-Ausgangssignal schaltet von HIGH auf LOW um, sobald VDD RTL erreicht hat.
  • Bei Herstellen von integrierten Schaltkreisen auf einem Wafer weisen die Transistoren innerhalb eines ICs lediglich eine insignifikante Parameterstreuung auf, während die Transistoren in anderen ICs eine relativ große Parameterstreuung aufweisen können. Das heißt, dass in einigen ICs die Transistoren einen relativ niedrigen RTL, in anderen ICs die Transistoren dagegen einen relativ hohen RTL aufweisen können. Es ist nun von Vorteil, dass der POR-Schaltkreis der vorliegenden Erfindung auf dem gleichen Chip realisiert wird. Bei einem IC mit einem relativ niedrigen RTL kann dann bereits ein bestimmter Strom IP bei einem relativ niedrigen Wert von VDD durch den PSR 49 fließen. Gleichermaßen macht der PSR 49 bei einem IC mit einem relativ hohen RTL einen relativ hohen Wert von VDD bei der gleichen Stärke des Primärstroms IP erforderlich. Mit anderen Worten, der POR-Schaltpegel wird automatisch und individuell an den RTL des Targetschaltkreises angepasst.
  • Ausführungsbeispiele des Widerstandsblocks 43 des PSR 49 sind in den 3A und 3B dargestellt. In dem Ausführungsbeispiel von 3A wird ein Widerstandsblock 43A durch einen fünften PMOS-Transistor 46 realisiert, dessen Gateanschluss mit dessen Drainanschluss und mit dem Drainanschluss des zweiten NMOS-Transistors 44 verbunden ist. Der Sourceanschluss von PMOS-Transistor 46 wirkt als Eingangsanschluss zur Aufnahme des Ausgangsstroms IP des ersten PMOS-Transistors 41.
  • In dem Ausführungsbeispiel von 3B weist ein Widerstandsblock 43B den fünften PMOS-Transistor 46, wie oben beschrieben, sowie eine Kombination aus zwei in Kaskade geschalteten Transistoren, d.h. PMOS-Transistor 47 und NMOS-Transistor 48, welche zwischen dem fünften PMOS-Transistor 46 und dem zweiten NMOS-Transistor 44 in Reihe geschaltet sind, auf. Transistor 47 ist mit seinem Sourceanschluss mit dem Drainanschluss von Transistor 46 verbunden. Transistor 48 ist mit seinem Sourceanschluss mit dem Drainanschluss von Transistor 44 verbunden. Transistor 48 ist mit seinem Drainanschluss mit dem Drainanschluss von Transistor 47 zusammengeschaltet, und die Gateanschlüsse der Transistoren 47 und 48 sind mit diesem Knoten verbunden.
  • Es besteht die Möglichkeit, zwei oder mehrere solcher Kombinationen aus in Kaskade geschalteten Transistoren, welche zwischen den Transistoren 46 und 45 in Reihe geschaltet sind, vorzusehen. Somit kann auf einfache Weise eine geeignete Schaltschwelle gewählt werden.
  • Es liegt für Fachkundige auf der Hand, dass der Anwendungsbereich der vorliegenden Erfindung nicht auf die oben erörterten Beispiele beschränkt ist, sondern dass mehrere Änderungen und Modifikationen möglich sind, ohne dabei von dem Schutzumfang der Erfindung, wie in den beigefügten Ansprüchen definiert, abzuweichen.
  • Zum Beispiel kann der PSR 49 durch andere Ausführungsarten realisiert werden. Ebenso kann der steuerbare Schalter 7 durch einen geeigneten Schaltertyp realisiert werden. Der Schalter kann durch einen Schaltertyp dargestellt sein, welcher durch das Ausgangssignal des zweiten Wechselrichters 83 zu steuern ist.
  • Des Weiteren kann ein Stromspiegel durch andere Mittels als die beiden Transistoren 42, 44 realisiert werden.
  • Sollte der Schaltkreis dazu verwendet werden, eine andere Spannung als die Versorgungsspannung zu überwachen, kann es wünschenswert sein, einen Pegelumsetzer einzusetzen, um richtige Logikpegel zu liefern, da die zu überwachende Spannung im Allgemeinen niedriger als die Versorgungsspannung ist.
  • Überdies besteht nicht die Notwendigkeit, dass, obgleich dieses vorgezogen wird, eine Vorspannung der Gates der drei PMOS-Transistoren 41, 50 und 60 durch die gleiche Vorspannung erfolgt.
  • Die Erfindung wird zuvor in Bezug auf drei feste Stromquellen 4, 5 und 6 beschrieben. Die zweite Stromquelle 5 erzeugt hier einen ersten Referenzstrom Iref1, welcher die Schaltpegel des Schaltkreises bestimmt und im Prinzip konstant ist, während die dritte Stromquelle 6 einen zweiten Referenzstrom Iref2 erzeugt, welcher die Hysterese des Schaltkreises bestimmt und im Prinzip ebenfalls konstant ist. Als Alternative kann eine der Stromquellen als programmierbare Stromquelle realisiert werden. 4 zeigt schematisch ein mögliches Ausführungsbeispiel einer solchen programmierbaren Stromquelle 90, welche mehrere (N) Reihenschaltungen von einer festen Stromquelle 91 und einem steuerbaren Schalter 92, die parallel geschaltet sind, aufweist. Die steuerbaren Schalter 92i (i = 1....N) werden von einer Steuereinheit 93, welche als Eingangssignal ein Ausgangssignal von dem Stromkomparator 10 empfängt, gesteuert. Die Steuereinheit kann auf an sich bekannte Weise realisiert werden. Die Steuereinheit kann nach Herstellung angepasst werden, um festzustellen, welche der steuerbaren Schalter 92i von der Steuereinheit 93 tatsächlich gesteuert werden und welche nicht. Infolgedessen kann die Stärke des von der programmierbaren Stromquelle 90 in Reaktion auf das Ausgangssignal von dem Stromkomparator 10 erzeugten Stroms nach Herstellung eingestellt werden.
  • Wird die dritte Stromquelle 6 als eine solche programmierbare Stromquelle realisiert, kann die Hysterese des Schaltkreises nach Herstellung eingestellt werden.
  • Wird die zweite Stromquelle 5 als eine solche programmierbare Stromquelle realisiert, kann der Schaltpegel des Schaltkreises nach Herstellung eingestellt werden.

Claims (10)

  1. Spannungspegel-Überwachungsschaltung, welche aufweist: – eine erste Referenzstromquelle (5) zur Erzeugung eines ersten Referenz-Stroms (Iref1), – eine Überwachungsstromquelle (4) zur Erzeugung eines, von einer zu messenden Spannung (VM) abgeleiteten Überwachungsstroms (IM), – eine Komparatoranordnung (10), welche so geschaltet ist, dass sie den ersten Referenzstrom (Iref1) und den Überwachungsstrom (IM) aufnimmt, wobei der Komparator dazu dient, den ersten Referenzstrom und den Überwachungsstrom zu vergleichen und an einem Messsignalausgang (13) ein Messsignal (S) zu erzeugen, welches einen ersten Wert aufweist, wenn der Überwachungsstromn niedriger als der erste Referenzstrom ist, und einen zweiten Wert aufweist, wenn der Überwachungsstrom höher als der erste Referenzstrom ist, wobei die erste Referenzstromquelle (5) einen Transistor (50) aufweist, dessen Source so geschaltet ist, dass sie die zu messende Spannung (VDD) aufnimmt, dessen Gate so geschaltet ist, dass es eine Vorspannung (Vbias) aufnimmt, und dessen Drain mit der Komparatoranordnung (10) verbunden ist, und wobei die Überwachungsstromquelle (4) eine Primärstromquelle (41) zur Erzeugung eines Primärstroms (IP), einen prozessempfindlichen Widerstand (49), welcher in Reihe mit der Primärstromquelle (41) geschaltet ist, sowie einen Stromspiegel (44; 42) mit einem Eingang (44), der so geschaltet ist, dass er den Primärstrom (IP) aufnimmt, und einem Ausgang, der mit der Komparatoranordnung (10) verbunden ist, um den Überwachungsstrom (IM) zu erzeugen, aufweist, wobei die Primärstromquelle (41) einen Transistor aufweist, dessen Source an die zu überwachende Spannung (VDD) gekoppelt ist, dessen Gate so geschaltet ist, dass es eine Vorspannung (Vbias) aufnimmt, und dessen Drain mit einem ersten Anschluss des prozessempfindlichen Widerstands (49) verbunden ist.
  2. Spannungspegel-Überwachungsschaltung nach Anspruch 1, wobei der prozessempfindliche Widerstand (49) einen weiteren Transistor (46) aufweist, dessen Gateanschluss mit dessen Drainanschluss in einem Gate-/Drain-Knoten verbunden ist und dessen Sourceanschluss mit der Primärstromquelle (41) zur Aufnahme des Primärstroms (IP) verbunden ist.
  3. Spannungspegel-Überwachungsschaltung nach Anspruch 2, wobei der prozessempfindliche Widerstand (49) weiterhin mindestens eine Kombination aus zwei Transistoren (PMOS 47, NMOS 48) in Kaskadenschaltung aufweist, die mit dem Gate-/Drain-Knoten in Reihe geschaltet sind, wobei ein erster (47) der Kaskadentransistoren mit seinem Sourceanschluss an den Drainanschluss des weiteren Transistors (46) gekoppelt ist, ein zweiter (48) der Kaskadentransistoren mit seinem Drainanschluss an den Drainanschluss des ersten (47) Kaskadentransistors gekoppelt ist und die Gateanschlüsse der Kaskadentransistoren (47, 48) miteinander und mit den jeweiligen Drainanschlüssen der Kaskadentransistoren (47, 48) verbunden sind.
  4. Spannungspegel-Überwachungsschaltung nach Anspruch 1, 2 oder 3, welche weiterhin eine zweite Referenzstromquelle (6) zur Erzeugung eines zweiten Referenzstroms (Iref2) aufweist, wobei ein Stromausgang der zweiten Referenzstromquelle (6) durch einen steuerbaren Schalter (7) mit der Komparatoranordnung (10) verbunden ist.
  5. Spannungspegel-Überwachungsschaltung nach Anspruch 4, wobei der steuerbare Schalter (7) durch ein, von der Komparatoranordnung (10) erzeugtes Steuersignal (Sc) gesteuert wird.
  6. Spannungspegel-Überwachungsschaltung nach Anspruch 5, wobei das Steuersignal (Sc) den steuerbaren Schalter (7) leitend macht, wenn die Höhe der Summe des ersten Referenzstroms und des zweiten Referenzstroms höher als die Höhe des Überwachungsstroms ist, und den steuerbaren Schalter (7) nicht leitend macht, wenn die Höhe der Summe des ersten Referenzstroms und des zweiten Referenzstroms geringer als die Höhe des Überwachungsstroms ist.
  7. Spannungspegel-Überwachungsschaltung nach Anspruch 4, 5 oder 6, wobei die zweite Referenzstromquelle (6) einen Transistor (60) aufweist, dessen Source so geschaltet ist, dass sie die zu messende Spannung (VDD) aufnimmt, dessen Gate so geschaltet ist, dass es eine Vorspannung (Vbias) aufnimmt und dessen Drain mit dem steuerbaren Schalter (7) verbunden ist.
  8. Spannungspegel-Überwachungsschaltung nach Anspruch 4, 5, 6 oder 7, wobei der steuerbare Schalter (7) einen Transistor (70) aufweist, dessen Source mit der zweiten Referenzstromquelle (6) verbunden ist, dessen Drain mit der Komparatoranordnung (10) verbunden ist und dessen Gate so geschaltet ist, dass es das Steuersignal (Sc) von einem Steuerausgang (14) der Komparatoranordnung (10) empfängt.
  9. Spannungspegel-Überwachungsschaltung nach Anspruch 4, 5, 6, 7 oder 8, wobei die Komparatoranordnung (10) aufweist: einen ersten Wechselrichter (80) mit einem Eingang (81) und einem Ausgang (82), einen zweiten Wechselrichter (83) mit einem Eingang (84) und einem Ausgang (85), wobei der Ausgang (85) des zweiten Wechselrichters (83) mit dem Ausgang (13) der Komparatoranordnung (10) verbunden ist, wobei der Eingang (84) des zweiten Wechselrichters (83) mit dem Ausgang (82) des ersten Wechselrichters (80) verbunden ist, und wobei der Eingang (81) des ersten Wechselrichters (80) so geschaltet ist, dass er den Überwachungsstrom (IM), den ersten Referenzstrom (Iref1) und den zweiten Referenzstrom (Iref2) aufnimmt.
  10. Spannungspegel-Überwachungsschaltung nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8 oder 9, wobei sowohl die Überwachungsstromquelle (4), die erste Referenzstromquelle (5) als auch die zweite Referenzstromquelle (6) eine programmierbare Stromquelle (90) aufweist.
DE60024793T 2000-01-19 2000-12-27 Spannungspegel-detektorschaltung Expired - Lifetime DE60024793T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200205 2000-01-19
EP00200205 2000-01-19
PCT/EP2000/013220 WO2001053840A1 (en) 2000-01-19 2000-12-27 Circuit for voltage level detection

Publications (2)

Publication Number Publication Date
DE60024793D1 DE60024793D1 (de) 2006-01-19
DE60024793T2 true DE60024793T2 (de) 2006-08-10

Family

ID=8170929

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60024793T Expired - Lifetime DE60024793T2 (de) 2000-01-19 2000-12-27 Spannungspegel-detektorschaltung

Country Status (5)

Country Link
US (1) US6867624B2 (de)
EP (1) EP1166133B1 (de)
JP (1) JP4660680B2 (de)
DE (1) DE60024793T2 (de)
WO (1) WO2001053840A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITRM20020322A1 (it) * 2002-06-07 2003-12-09 Micron Technology Inc Rivelatore di bassa tensione di alimentazione.
FR2863420B1 (fr) * 2003-12-05 2006-04-07 St Microelectronics Sa Dispositif de neutralisation a la mise sous tension
US7665063B1 (en) 2004-05-26 2010-02-16 Pegasystems, Inc. Integration of declarative rule-based processing with procedural programming
DE102004038552B4 (de) * 2004-08-06 2006-05-11 Atmel Germany Gmbh Spannungskomparator
US8335704B2 (en) 2005-01-28 2012-12-18 Pegasystems Inc. Methods and apparatus for work management and routing
US20070024332A1 (en) * 2005-07-28 2007-02-01 Standard Microsystems Corporation All MOS power-on-reset circuit
US8924335B1 (en) 2006-03-30 2014-12-30 Pegasystems Inc. Rule-based user interface conformance methods
US8250525B2 (en) 2007-03-02 2012-08-21 Pegasystems Inc. Proactive performance management for multi-user enterprise software systems
US8843435B1 (en) 2009-03-12 2014-09-23 Pegasystems Inc. Techniques for dynamic data processing
US8468492B1 (en) 2009-03-30 2013-06-18 Pegasystems, Inc. System and method for creation and modification of software applications
US8076959B2 (en) * 2009-10-28 2011-12-13 O2 Micro, Inc Circuits and methods for voltage detection
US8880487B1 (en) 2011-02-18 2014-11-04 Pegasystems Inc. Systems and methods for distributed rules processing
US9195936B1 (en) 2011-12-30 2015-11-24 Pegasystems Inc. System and method for updating or modifying an application without manual coding
US10469396B2 (en) 2014-10-10 2019-11-05 Pegasystems, Inc. Event processing with enhanced throughput
JP6436821B2 (ja) * 2015-03-19 2018-12-12 エイブリック株式会社 電流検出回路
KR101794871B1 (ko) 2016-04-20 2017-11-08 울산과학기술원 트리밍 회로 및 그 제어 방법
US10698599B2 (en) 2016-06-03 2020-06-30 Pegasystems, Inc. Connecting graphical shapes using gestures
US10698647B2 (en) 2016-07-11 2020-06-30 Pegasystems Inc. Selective sharing for collaborative application usage
US11048488B2 (en) 2018-08-14 2021-06-29 Pegasystems, Inc. Software code optimizer and method
US11567945B1 (en) 2020-08-27 2023-01-31 Pegasystems Inc. Customized digital content generation systems and methods

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712369A (en) * 1980-06-25 1982-01-22 Nec Corp Voltage comparator
JPS57173220A (en) * 1981-04-17 1982-10-25 Toshiba Corp Comparator circuit
JPS5877317A (ja) 1981-11-02 1983-05-10 Matsushita Electric Ind Co Ltd シユミツト・トリガ回路
JPS6348342U (de) * 1986-09-17 1988-04-01
JP2522381B2 (ja) * 1989-02-27 1996-08-07 日本電気株式会社 半導体装置
EP0433696B1 (de) 1989-12-20 1995-10-04 Texas Instruments Incorporated Schaltung mit Hysterese für Spannungsquelle
US5338984A (en) * 1991-08-29 1994-08-16 National Semiconductor Corp. Local and express diagonal busses in a configurable logic array
KR930008554A (ko) 1991-10-25 1993-05-21 김광호 콤페레이터
JP2845654B2 (ja) * 1992-01-22 1999-01-13 日本電気アイシーマイコンシステム株式会社 電流検出回路
JP3371973B2 (ja) * 1992-08-04 2003-01-27 富士通株式会社 電流比較回路
GB9222455D0 (en) 1992-10-26 1992-12-09 Philips Electronics Uk Ltd A current sensing circuit
JPH06258359A (ja) * 1993-03-03 1994-09-16 Nec Ic Microcomput Syst Ltd 電源電圧検出回路
KR0146076B1 (ko) * 1995-06-28 1998-08-01 문정환 반도체 소자의 기판 전압 레규레이터 장치
WO1997007408A1 (fr) * 1995-08-21 1997-02-27 Matsushita Electronics Corporation Systeme de detection de tension, circuit de remise a zero/remise en service d'un circuit et dispositif semi-conducteur
US5847586A (en) * 1995-11-08 1998-12-08 Burstein; Steven Enhanced power-on-reset/low voltage detection circuit
JP3597281B2 (ja) 1995-11-28 2004-12-02 株式会社ルネサステクノロジ 電位検出回路及び半導体集積回路
JPH09243671A (ja) * 1996-03-08 1997-09-19 Fujitsu Ltd ヒステリシスコンパレータ
JPH09330590A (ja) 1996-06-07 1997-12-22 Mitsubishi Electric Corp 内部電圧検出回路、および基板電圧検出回路
KR100186344B1 (ko) * 1996-10-18 1999-04-15 문정환 히스테리시스 입력버퍼
US6037890A (en) 1997-09-30 2000-03-14 Intel Corporation Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator
US6091283A (en) 1998-02-24 2000-07-18 Sun Microsystems, Inc. Sub-threshold leakage tuning circuit
DE19812299A1 (de) 1998-03-20 1999-09-30 Micronas Intermetall Gmbh Gleichspannungswandler
US5966330A (en) 1998-04-30 1999-10-12 Eon Silicon Devices, Inc. Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
US6184724B1 (en) * 1998-12-16 2001-02-06 Macronix International Co., Ltd. Voltage detection circuit
FR2798018B1 (fr) * 1999-08-31 2002-02-15 St Microelectronics Sa Circuit de remise a zero a l'apparition d'une tension d'alimentation
US6259286B1 (en) 1999-10-15 2001-07-10 Triscend Corporation Method and apparatus for a power-on-reset system
US6285223B1 (en) * 2000-05-16 2001-09-04 Agere Systems Guardian Corp. Power-up circuit for analog circuits

Also Published As

Publication number Publication date
JP4660680B2 (ja) 2011-03-30
EP1166133A1 (de) 2002-01-02
EP1166133B1 (de) 2005-12-14
US20010013799A1 (en) 2001-08-16
US6867624B2 (en) 2005-03-15
JP2003520965A (ja) 2003-07-08
WO2001053840A1 (en) 2001-07-26
DE60024793D1 (de) 2006-01-19

Similar Documents

Publication Publication Date Title
DE60024793T2 (de) Spannungspegel-detektorschaltung
DE69722523T2 (de) Interne Spannungserzeugungsschaltung
DE69524265T2 (de) Spannungspegelverschieber
DE69408320T2 (de) Vorrichtung und verfahren zum einstellen der schwellenspannung von mos-transistoren
DE69020295T2 (de) Zeitverzögerungsschaltungen mit Temperaturkompensation.
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE69004695T2 (de) Detektorschaltung von temperaturpegel, licht und zu niedriger taktfrequenz.
DE19618752C2 (de) Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung
DE69322751T2 (de) Schmelzverbindungsprogrammierbarer Spannungsabwärtswandler
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
DE19958438A1 (de) Spannungsreferenzschaltung
EP0352659B1 (de) Schaltungsanordnung zum Erfassen des Kurzschlusses einer mit einem FET in Reihe liegenden Last
DE69518813T2 (de) Eine Referenzspannungsschaltung
DE69902891T2 (de) Referenzspannungsgenerator mit Überwachungs- und Anlaufschaltung
DE69501488T2 (de) Temperaturdetektor auf einer integrierten Schaltung
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE102020123136A1 (de) Schaltsteuerung für eine veränderliche Impedanz
DE19630913B4 (de) Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung
DE102018200704A1 (de) Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers
DE68921136T2 (de) Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen.
DE69121661T2 (de) Kodeeinstellungsschaltung
DE3630679C2 (de)
DE4041032A1 (de) Halbleiterrelaiskreis
DE69501246T2 (de) Chipausgangstreiberschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL