DE4326104A1 - Elektrische Baugruppe - Google Patents

Elektrische Baugruppe

Info

Publication number
DE4326104A1
DE4326104A1 DE4326104A DE4326104A DE4326104A1 DE 4326104 A1 DE4326104 A1 DE 4326104A1 DE 4326104 A DE4326104 A DE 4326104A DE 4326104 A DE4326104 A DE 4326104A DE 4326104 A1 DE4326104 A1 DE 4326104A1
Authority
DE
Germany
Prior art keywords
circuit board
circuit boards
solder
solder paste
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4326104A
Other languages
English (en)
Inventor
Claus-Peter Czaya
Michael Dr Dobers
Frank-Dieter Hauschild
Frank Lamping
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Blaupunkt Werke GmbH
Original Assignee
Blaupunkt Werke GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Blaupunkt Werke GmbH filed Critical Blaupunkt Werke GmbH
Priority to DE4326104A priority Critical patent/DE4326104A1/de
Publication of DE4326104A1 publication Critical patent/DE4326104A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/023Stackable modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Description

Die Erfindung geht aus von einer elektrischen Baugruppe nach der Gattung des Hauptanspruchs.
Zur Realisierung von elektrischen Schaltungen werden elektrische Bauelemente auf Leiterplatten angeordnet, die an mindestens einer Oberfläche Leiterbahnen tragen. Bei komplizierten Schaltungen mit vielen Leiterbahnen und vielen Leiterbahnkreuzungen kann es notwendig werden, Vielschicht-Leiterplatten (multi layer boards) zu verwenden. Diese werden durch Laminieren von entsprechend vielen Kupferlagen mit isolierenden Zwischenlagen hergestellt. Dabei ist eine Strukturierung der inneren Lagen vor dem Laminiervorgang erforderlich. Über das aufwendige Laminieren hinaus haben die bekannten Vielschicht-Leiterplatten den Nachteil, daß Durchkontaktierungen nur durch aufwendige Verfahren hergestellt werden können. Dieses gilt insbesondere für Durchkontaktierungen, die nicht alle Leiterbahnenschichten erfassen. Außerdem sind teure Werkstoffe zur Herstellung der bekannten Vielschicht-Leiterplatten erforderlich.
Es sind ferner als Modul ausgeführte Baugruppen bekannt, die zur Montage auf einer größeren Leiterplatte ausgebildet sind und ihrerseits eine oder mehrere Leiterplatten enthalten.
Aufgabe der vorliegenden Erfindung ist es, beide vorgenannten Baugruppen zu verbessern. Insbesondere soll je nach Anwendungsfall im einzelnen eine hohe Bauelemente-Dichte und/oder eine Vielzahl von sich kreuzenden Leitern möglich sein, ohne die Nachteile der bekannten Vielschicht-Leiterplatten.
Die erfindungsgemäße elektrische Baugruppe ist dadurch gekennzeichnet, daß mehrere, vorzugsweise auf beiden Seiten mit Leiterbahnen versehene, Leiterplatten parallel verlaufen und mit Hilfe von Lötpunkten miteinander verbunden sind.
Diese Lötpunkte können durch die Lötung eines Ball Grid Arrays (auch "Solder Grid Array" genannt) auf eine Unterlage entstehen.
Zur Erzeugung der einzelnen Lötpunkte sind benetzungsfähige Bereiche auf den aneinander zugewandten Seiten der zu verbindenden Leiterplatten erforderlich. Auf der einen Leiterplatte wird ein Ball Grid Array dadurch erzeugt, daß in geeigneter Weise Lotkugeln auf den Leiterbahn-Pads aufgebracht werden: Eine mögliche Methode hierfür ist in der Patentanmeldung P 43 16 007.7 der Anmelderin beschrieben. Die gegenüberliegenden Flächen (Landeflächen) der anderen Leiterplatte werden mit Lötpaste oder mit einem Flußmittel versehen, falls das jeweils verwendete Metall nicht ohnehin ein Fließen des Lotes bei dem anschließenden Reflow-Prozeß gestattet. Im anschließenden Reflow-Prozeß werden die Lotkugeln aufgeschmolzen und durch Benetzung der gegenüberliegenden Leiterbahn-Pads werden Lötpunkte gebildet.
Die Form der entstehenden Lötpunkte hängt unter anderem von der Form der Leiterbahn-Pads ab. Der Abstand zwischen den Leiterplatten, also die Höhe der Lötpunkte, beträgt bei entsprechender Wahl der Parameter zum Beispiel 0,6 mm.
Diese und andere geeignete Verfahren zur Verbindung von Leiterplatten mittels Lötpunkten können zur Herstellung von erfindungsgemäßen Baugruppen verwendet werden.
Eine vorteilhafte Ausführungsform der Erfindung besteht darin, daß mindestens zwei Leiterplatten in einem durch die Lötpunkte bedingten Abstand aufeinanderliegen und daß die Leiterbahnen der aufeinanderliegenden Leiterplatten einschließlich von Durchkontaktierungen und elektrischen Verbindungen durch Lötpunkte eine Vielschicht-Leiterplatte bilden.
Eine solche erfindungsgemäße Baugruppe hat den Vorteil, daß die einfachsten Leiterplatten-Grundmaterialien, wie beispielsweise XPC, verwendet werden können. Außerdem sind Durchkontaktierungen in einfacher Weise herstellbar einschließlich solcher, die nicht alle Leiterplatten durchdringen, nämlich sogenannten "blind vias" und "buried vias".
Gegenüber Baugruppen mit den bekannten Vielschicht-Leiterplatten hat diese erfindungsgemäße Baugruppe den Vorteil, daß ein leichter Versatz der einzelnen Leiterbahnschichten unkritischer als in Standard-Multilayer-Platten ist, da der zum Verbinden verwendete Solder-Ball-Lötprozeß einen selbstjustierenden Effekt aufweist. Ferner kann bei dem erfindungsgemäßen Verfahren der Flächenanteil, der mehr als zwei Schichten Leiterbahnen benötigt, an den jeweiligen Bedarf angepaßt werden. Es ist nicht erforderlich, wie bei den bekannten Vielschicht-Leiterplatten stets die gesamte für eine Baugruppe benötigte Leiterplattenfläche mit der maximal benötigten Anzahl von Schichten zu versehen (partieller Multilayer), wodurch im Einzelfall Kosten erheblich gesenkt werden können.
Eine Weiterbildung dieser Ausführungsform der Erfindung besteht darin, daß auf einer der anderen Leiterplatte zugewandten Seite mindestens einer Leiterplatte Bauelemente angeordnet sind. Dadurch ist eine preiswerte Realisierbarkeit von sogenannten "vergrabenen" Bauelementen möglich, die zwischen den Leiterplatten angeordnet sind. Dieses ist häufig erforderlich, um beispielsweise für Abblockkondensatoren kurze Zuleitungen zu erhalten. Zu den Bauelementen zählen unter anderem Kondensatoren, verpackte und unverpackte Halbleiter und auch gedruckte Widerstände.
Eine andere Ausführungsform der Erfindung besteht darin, daß zwischen zwei Leiterplatten eine weitere Leiterplatte angeordnet ist, die eine Aussparung für auf einer angrenzenden Leiterplatte angeordnete Bauelemente aufweist. Hierdurch ist es möglich, Bauelemente, die nicht eine besonders geringe Höhe aufweisen, innerhalb der Baugruppe unterzubringen. Je nach Erfordernissen im einzelnen kann eine besonders kompakte Baugruppe dadurch erzielt werden, daß die Leiterplatten und die weiteren Leiterplatten abwechselnd übereinander angeordnet sind.
Diese Ausführungsform ermöglicht auch kompakte Baugruppen mit einer großen Anzahl von möglichen Bauelementen, bezogen auf die von der Baugruppe eingenommene Fläche der Grundleiterplatte. Insbesondere können Module in einfacher Weise mit mehreren Bauelemente tragenden Etagen versehen werden, wobei sogar auf der Ober- und Unterseite der Leiterplatten Bauelemente angeordnet sein können.
Bei der erfindungsgemäßen Baugruppe kann vorgesehen sein, daß die Leiterplatten und gegebenenfalls die weiteren Leiterplatten gleiche Außenabmessungen aufweisen oder daß die Abmessungen der Leiterplatten verschieden groß sind.
Eine andere Weiterbildung der erfindungsgemäßen Baugruppe besteht darin, daß die die Leiterplatten verbindenden Lötpunkte in mehreren Reihen angeordnet sind, wobei die Lötpunkte von Reihe zu Reihe gegeneinander versetzt sind. Dadurch können die Lötpunkte wabenförmig ausgebildet werden. Somit kann eine dichtere Packung als in der Kreisform erreicht werden.
Ein vorteilhaftes Verfahren zur Herstellung einer erfindungsgemäßen Baugruppe besteht darin, daß auf den der jeweils anderen Leiterplatte zugewandten Seiten der Leiterplatten für die Lötpunkte vorgesehene mit Lot benetzbare metallische Bereiche hergestellt werden, daß die metallischen Bereiche auf beiden Seiten mit einer Lotpaste überdeckt werden, wobei die Lotpasten-Menge über den metallischen Bereich auf der einen Seite derart bemessen wird, daß sich diese beim anschließenden Aufschmelzen der Lotpaste aufgrund der Oberflächenspannung des Lotes auf den metallischen Bereichen jeweils im wesentlichen kugelförmig zusammenzieht, daß auf die erstarrten Kugeln die mit Lotpaste bedruckten Bereiche der anderen Leiterplatte gelegt werden, wobei die Höhe des Lotpasten-Auftrages auf den metallischen Bereichen der anderen Leiterplatte so bemessen ist, daß die gemeinsame Höhe der Kugel und des Lotpasten-Auftrags die Höhe der Bauelemente übersteigt und die sich bei erneuter Erwärmung bildenden Lötpunkte sich etwa tonnenförmig ausbilden.
Vorzugsweise ist bei diesem Verfahren vorgesehen, daß der Lotpasten-Auftrag der jeweils einer Kugel zugeordneten Bereiche der anderen Leiterplatte ringförmig ausgebildet ist. Dadurch haben die Kugeln mit dem Lotpasten-Auftrag auf der anderen Leiterplatte bei Beginn des Reflow-Prozesses einen größeren Berührungsumfang.
Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:
Fig. 1 einen Querschnitt durch eine erfindungsgemäße Baugruppe vor dem Lötvorgang, welcher die beiden Leiterplatten miteinander verbindet,
Fig. 2 einen Querschnitt durch die gleiche erfindungsgemäße Baugruppe nach dem Lötvorgang,
Fig. 3 einen Ausschnitt aus einer erfindungsgemäßen Baugruppe,
Fig. 4 Ausschnitte aus weiteren erfindungsgemäßen Baugruppen und
Fig. 5 bis Fig. 11 weitere Ausführungsbeispiele, ebenfalls als Querschnitte dargestellt.
Bei dem in den Fig. 1 und 2 dargestellten Ausführungsbeispiel kommt es im wesentlichen darauf an, für eine im einzelnen nicht dargestellte Schaltung vier Verbindungsebenen zu erhalten. Dazu sind zwei Leiterplatten 1, 2 jeweils auf beiden Seiten mit Leiterbahnen versehen, die in den Fig. 1 und 2 im einzelnen nicht dargestellt sind. Sowohl die mechanische als auch die elektrische Verbindung der beiden Leiterplatten erfolgt durch eine Vielzahl von Lötpunkten, was an sich als "ball grid array" oder auch "solder grid array" bekannt ist.
Voraussetzung für die Erzeugung der einzelnen Lötpunkte 3 sind benetzungsfähige Bereiche auf den aneinander zugewandten Seiten der Leiterplatten 1, 2. Diese können Teile von ohnehin vorhandenen Leiterbahnen und Durchkontaktierungen sein oder speziell für die Verbindung der Leiterplatten 1, 2 angeordnet sein. Das Verfahren zur Herstellung der in den Fig. 1 und 2 dargestellten Baugruppe umfaßt beispielsweise etwa folgende Schritte:
  • 1. Erzeugung von Lotkugeln 4 auf der Unterseite der Leiterplatte 2,
  • 2. Aufbringung von Lotpasten-Punkten 5 auf die Oberseite der Leiterplatte 1,
  • 3. Positionierung der Leiterplatte 2 auf die Leiterplatte 1 derart, daß die Lotkugeln der Leiterplatte 2 jeweils auf ihrem zugehörigen Lotpasten-Punkt der Leiterplatte 1 liegen,
  • 4. Reflow-Lötung.
Sind auf beiden Seiten der in Fig. 2 dargestellten doppelten Leiterplatte SMD-Bauelemente vorgesehen, so erfolgt die Fertigung der Baugruppe beispielsweise wie folgt:
  • 1. Lotkugelerzeugung auf der Unterseite der Leiterplatte 2,
  • 2. Lotpasten-Siebdruck auf die Oberseite der Leiterplatte 2,
  • 3. Bestückung der SMD-Bauelemente in die Lotpaste auf der Oberseite der Leiterplatte 2,
  • 4. Lotpasten-Siebdruck auf die Unterseite der Leiterplatte 1,
  • 5. Bestückung der SMD-Bauelemente in die Lotpaste auf der Unterseite der Leiterplatte 1,
  • 6. Reflow-Lötung der Leiterplatte 1,
  • 7. Lotpasten-Siebdruck auf die Oberseite der Leiterplatte 1,
  • 8. Positionierung der Leiterplatte 2 auf die Leiterplatte 1 derart, daß die Lotkugeln der Leiterplatte 2 jeweils auf ihrem zugehörigen Lotpasten-Punkt auf der Leiterplatte 1 liegen,
  • 9. Reflow-Lötung.
Werden auf diese Weise zwei einfache (Zwei-Schichten-) Leiterplatten verbunden, entsteht eine Vierschicht-Leiterplatte.
In Fig. 3 ist ein Ausschnitt aus einer derartigen Platte dargestellt, um verschiedene Formen von Durchkontaktierungen (Vias) zu erläutern. Zwischen einer Leiterbahn 11 auf der oberen Seite der Leiterplatte 2 und einer Leiterbahn 12 an der unteren Seite der Leiterplatte 2 befindet sich eine Durchkontaktierung 13, die mit einem an sich bekannten Verfahren hergestellt ist. Da diese Durchkontaktierung nicht durch die Gesamt-Leiterplatte hindurch geht, also nicht alle Schichten miteinander verbindet, wird eine derartige Durchkontaktierung auch "blind via" genannt. Eine ähnliche Durchkontaktierung 14 befindet sich zwischen den Leiterbahnen 15 und 16 auf der oberen bzw. unteren Seite der Leiterplatte 1. Eine sogenannte vergrabene Durchkontaktierung (buried via) wird durch einen Lötpunkt 17 erhalten. Die Erfindung kann in analoger Weise auf mehr Lagen ausgedehnt werden durch entsprechende Anordnung von mehr Leiterplatten.
Aus Gründen der Miniaturisierung oder auch um eine einwandfreie elektrische Funktion zu gewährleisten, ist es in vielen Anwendungen notwendig, alle oder auch bestimmte elektrische Bauelemente (components) auf kürzest möglichem Wege miteinander zu verbinden. Dieses trifft beispielsweise für einen Abblockkondensator in der Nähe eines integrierten Schaltkreises zu. In gewissen Fällen ist es daher nötig, derartige Kondensatoren auf innenliegenden Schichten anzuordnen. Bei den bekannten Vielschicht-Leiterplatten werden derartige "vergrabene" Bauelemente nur mit großem Aufwand realisiert.
Bei der erfindungsgemäßen Anordnung ist eine einfache Integration derartiger Bauelemente möglich. Besonders einfach ist eine Integration der Bauelementen zwischen die einzelnen Leiterplatten, wenn diese flacher als die zum Verbinden der Leiterplatten verwendeten Lötpunkte sind. Ein Beispiel dafür ist in Fig. 4a dargestellt, wobei die vergrabene Komponente 18 beispielsweise ein Kondensator sein kann.
Fig. 4b zeigt ebenfalls als Querschnitt ein Beispiel einer vergrabenen Komponente 19, die eine größere Bauhöhe aufweist als der durch die Lötpunkte bedingte Abstand zwischen zwei Leiterplatten. Deshalb ist bei dem in Fig. 4b dargestellten Beispiel eine weitere Leiterplatte 20 eingefügt, welche eine Aussparung 20′ zur Aufnahme des Bauteils 19 aufweist.
Bei den folgenden Erläuterungen der Ausführungsbeispiele gemäß den Fig. 5 bis 11 werden Leiterplatten, die jeweils aus einer Leiterplatte und beidseitig aufgebrachten Leiterbahnen bestehen und Bauelemente tragen als Etagen bezeichnet. Zur Vergrößerung des Abstandes zwischen zwei Etagen sind ebenfalls Leiterplatten vorgesehen, die durch eine Aussparung im Innern rahmenförmig ausgebildet sind und somit im folgenden als Rahmenelemente bezeichnet werden.
Vor der Erläuterung der verschiedenen Ausführungsbeispiele wird der grundsätzliche Aufbau im folgenden beschrieben. Die erste (das heißt die unterste) Etage 21 (Fig. 5) basiert auf einem ein-etagigen Modul, das jedoch keine Kappe besitzt. Die auf der Oberseite der ersten Etage 21 befindlichen Bauelemente 26 lassen eine Randzone frei, auf der sich Landeflächen für Lotkugeln befinden, auf welche unmittelbar vor dem Lötprozeß Lotpaste aufgedruckt wird. Das erste Rahmenelement 22 wird mit seinen Lotkugeln in die Lotpaste der ersten Etage positioniert. Beim späteren Lötvorgang verschmelzen Kugel und Lotpaste auf der Landefläche zu einem Lötpunkt, der kugel- bis tonnenförmig ist. Ein Rahmenelement entspricht dem Aufbau einer Etage, besitzt jedoch selbst keine Bauelemente, sondern eine möglichst große Aussparung 25 im Innern. Die Größe der Aussparung wird nur begrenzt durch die Strukturen des Rahmenelementes. Im wesentlichen sind diese auf der Oberseite die Landeflächen für die Lotkugeln der zweiten Etage 23, auf der Unterseite die Lotkugeln zur Verbindung mit der ersten Etage und Durchkontaktierungen 24.
Im gelöteten Rahmenelement sind mit einer Durchkontaktierung ein auf der Ober- und ein auf der Unterseite liegender Lötpunkt jeweils miteinander elektrisch verbunden. Damit entsteht - sobald erforderlich - ein stromführender Pfad von dem oberen zum unteren Lötpunkt. In die Aussparung 25 des Rahmenelementes 22 ragen die Bauelemente 26 hinein, die auf der ersten Etage 21 angeordnet sind.
Auf die Landeflächen des noch nicht gelöteten Rahmenelementes 22 wird wiederum Lotpaste aufgetragen und die zweite Etage 23 mit ihren Lotkugeln in die mit Lotpaste bedruckten Landeflächen positioniert. Sollen mehr als zwei Etagen realisiert werden, so werden entsprechend viele Rahmenelemente und Etagen abwechselnd aufeinander gestapelt und gelötet.
Befinden sich auf der Oberseite der obersten Etage Bauelemente 27, so wird eine Kappe 28 aufgesetzt, um die Schaltung zu schützen und eine Möglichkeit zur automatischen Bestückung zu schaffen. Mittels weiterer Lötpunkte 30 ist die Baugruppe gemäß Fig. 5 mit einer Grundleiterplatte 31 verbunden.
Gegenüber dem Ausführungsbeispiel nach Fig. 5 ist das Ausführungsbeispiel nach Fig. 6 durch ein weiteres Rahmenelement 32 derart gestaltet, daß auf der Hauptleiterplatte 30 unterhalb der Baugruppe weitere Bauelemente 33 angeordnet werden können.
Bei den Ausführungsbeispielen nach den Fig. 5 und 6 wurde von einer Quaderform der Baugruppe ausgegangen. Im Rahmen der Erfindung sind jedoch auch andere Formen möglich, beispielsweise eine Pyramidalform, bei der die nächsthöhere Etage eine kleinere Fläche einnimmt als die darunterliegende. Ausführungsbeispiele sind in den Fig. 7 und 8 dargestellt. Die nicht von einer höheren Etage beanspruchte Fläche der ersten Etage 35 kann zur Anordnung hoher Bauteile 36 verwendet werden. Bei dem Ausführungsbeispiel nach Fig. 8 ist zusätzlich noch ein weiteres Rahmenelement 37 vorgesehen, so daß die Hauptleiterplatte 30 unterhalb der Baugruppe Bauelemente 33 tragen kann.
Bei drei- und mehr-etagigen Aufbauten können die Quaderform und die Pyramidalform auch kombiniert werden, indem beispielsweise die beiden unteren Etagen gleiche Außenmessungen besitzen, während die dritte kleiner ist. So ist beispielsweise bei dem Ausführungsbeispiel nach Fig. 9 die zweite Etage nur zu einem Teil der Fläche von einer Kappe 38 überdeckt. Die freigewordene Fläche der zweiten Etage 23 wird für höhere Bauelemente 39 genutzt oder für Bauelemente mit einer Konvektionskühlung.
Fig. 10 zeigt eine erfindungsgemäße Baugruppe, bei welcher der Etagenaufbau ohne Rahmenelemente realisiert ist. Jeweils eine erste, eine zweite und dritte Etage 41, 42, 43 tragen Bauelemente 44. Die lichte Höhe zwischen den Etagen beträgt bei diesem Ausführungsbeispiel etwa 0,6 mm, so daß entsprechend flache Bauelemente erforderlich sind, beispielsweise integrierte Schaltungen in Flip-Chip-Montage und gedruckte Widerstände. Im Rahmen der Erfindung sind auch Mischformen mit Etagen ohne und mit Rahmenelementen möglich.
Eine Leiterplatte 45 bildet den Abschluß des in Fig. 10 dargestellten Bauelementes.
Bei den in den Fig. 5 bis 10 dargestellten Ausführungsbeispielen befinden sich die Bauelemente auf der Oberseite der einzelnen Leiterplatten. Dagegen stellt Fig. 11 ein Ausführungsbeispiel dar, bei welchem die Leiterplatte 46, welche die oberste Etage darstellt, auf der Unterseite mit Bauelementen 47 bestückt ist. Ein weiteres Rahmenelement 48 bewirkt einen ausreichenden Abstand zur Leiterplatte 23. Die übrigen Etagen und Rahmenelemente entsprechen denjenigen des in Fig. 6 dargestellten Ausführungsbeispiels. Da die Bauelemente 47 der obersten Etage auf der Unterseite der Leiterplatte 46 angeordnet sind, bildet die Leiterplatte 46 gleichzeitig einen Abschluß bzw. einen Deckel.

Claims (11)

1. Elektrische Baugruppe, dadurch gekennzeichnet, daß mehrere, vorzugsweise auf beiden Seiten mit Leiterbahnen versehene, Leiterplatten (1, 2; 21, 23; 41, 42, 43, 45) parallel verlaufen und mit Hilfe von Lötpunkten (3) miteinander verbunden sind.
2. Baugruppe nach Anspruch 1, dadurch gekennzeichnet, daß mindestens zwei Leiterplatten (1, 2) in einem durch die Lötpunkte (3) bedingten Abstand aufeinanderliegen und daß die Leiterbahnen (11, 12, 15, 16) der aufeinanderliegenden Leiterplatten (1, 2) einschließlich von Durchkontaktierungen (13, 14) und elektrischen Verbindungen durch Lötpunkte (17) eine Vielschicht-Leiterplatte bilden.
3. Baugruppe nach Anspruch 2, dadurch gekennzeichnet, daß auf einer von der anderen Leiterplatte abgewandten Seite mindestens einer Leiterplatte Bauelemente angeordnet sind.
4. Baugruppe nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß auf einer der anderen Leiterplatte (2) zugewandten Seite mindestens einer Leiterplatte (1) Bauelemente (18) angeordnet sind.
5. Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen zwei Leiterplatten (1, 2; 21, 23) eine weitere Leiterplatte (20; 22) angeordnet ist, die eine Aussparung (20′; 25) für auf einer angrenzenden Leiterplatte (1; 21) angeordnete Bauelemente (19; 26) aufweist.
6. Baugruppe nach Anspruch 5, dadurch gekennzeichnet, daß die Leiterplatten (21, 23) und die weiteren Leiterplatten (32, 22) abwechselnd übereinander angeordnet sind.
7. Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leiterplatten (21, 23) und gegebenenfalls die weiteren Leiterplatten (22) gleiche Außenabmessungen aufweisen.
8. Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abmessungen der Leiterplatten (23, 35) verschieden groß sind.
9. Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die die Leiterplatten verbindenden Lötpunkte in mehreren Reihen angeordnet sind, wobei die Lötpunkte von Reihe zu Reihe gegeneinander versetzt sind.
10. Verfahren zur Herstellung einer Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf den der jeweils anderen Leiterplatte zugewandten Seiten der Leiterplatten für die Lötpunkte vorgesehene mit Lot benetzbare metallische Bereiche hergestellt werden, daß die metallischen Bereiche auf beiden Seiten mit einer Lotpaste überdeckt werden, wobei die Lotpasten-Menge über den metallischen Bereich auf der einen Seite derart bemessen wird, daß sich diese beim anschließenden Aufschmelzen der Lotpaste aufgrund der Oberflächenspannung des Lotes auf den metallischen Bereichen jeweils im wesentlichen kugelförmig zusammenzieht, daß auf die erstarrten Kugeln die mit Lotpaste bedruckten Bereiche der anderen Leiterplatte gelegt werden, wobei die Höhe des Lotpasten-Auftrages auf den metallischen Bereichen der anderen Leiterplatte so bemessen ist, daß die gemeinsame Höhe der Kugel und des Lotpasten-Auftrags die Höhe der Bauelemente übersteigt und die sich bei erneuter Erwärmung bildenden Lötpunkte sich etwa tonnenförmig ausbilden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Lotpasten-Auftrag der jeweils einer Kugel zugeordneten Bereiche der anderen Leiterplatte ringförmig ausgebildet ist.
DE4326104A 1993-08-04 1993-08-04 Elektrische Baugruppe Ceased DE4326104A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4326104A DE4326104A1 (de) 1993-08-04 1993-08-04 Elektrische Baugruppe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4326104A DE4326104A1 (de) 1993-08-04 1993-08-04 Elektrische Baugruppe

Publications (1)

Publication Number Publication Date
DE4326104A1 true DE4326104A1 (de) 1995-02-09

Family

ID=6494399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4326104A Ceased DE4326104A1 (de) 1993-08-04 1993-08-04 Elektrische Baugruppe

Country Status (1)

Country Link
DE (1) DE4326104A1 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778723A1 (de) * 1995-12-07 1997-06-11 Sagem S.A. Anordnung von elektronischen Karten, sowie Verfahren zu ihrer Herstellung
WO1997029621A1 (en) * 1996-02-06 1997-08-14 Kabushiki Kaisha Toshiba Printed-circuit board and electronic apparatus provided with the same
EP0896501A2 (de) * 1997-08-06 1999-02-10 Nec Corporation Montagestruktur für eine oder mehrere Halbleiteranordnungen
WO2000047027A1 (fr) * 1999-02-05 2000-08-10 Novatec S.A. Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre
US6252779B1 (en) 1999-01-25 2001-06-26 International Business Machines Corporation Ball grid array via structure
US6425771B1 (en) * 2000-09-29 2002-07-30 Tyco Electronics, Amp, K.K. IC socket
DE10121969C1 (de) * 2001-05-05 2002-08-29 Semikron Elektronik Gmbh Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
EP1315243A2 (de) * 2001-11-22 2003-05-28 Hirose Electric Co., Ltd. Verbindungseinrichtung für elektronische Vorrichtung
US6618267B1 (en) * 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same
DE10250919A1 (de) * 2002-09-26 2004-04-08 Siemens Ag Montage von IC's mit Abblockkondensatoren und Leiterplatten
EP3531443A4 (de) * 2017-08-11 2020-02-26 Huawei Technologies Co., Ltd. Architektur auf plattenebene, herstellungsverfahren dafür sowie mobiles endgerät
DE102019106562A1 (de) * 2019-03-14 2020-09-17 Sick Ag Leiterplatteneinheit
DE102021110251A1 (de) 2021-04-22 2022-10-27 Sma Solar Technology Ag Leistungshalbleiteranordnung und wechselrichterbrücke mit leistungshalbleiteranordnung

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2742293A1 (fr) * 1995-12-07 1997-06-13 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
US5926379A (en) * 1995-12-07 1999-07-20 Sagem Sa Electronic card assembly by means of solder connections
EP0778723A1 (de) * 1995-12-07 1997-06-11 Sagem S.A. Anordnung von elektronischen Karten, sowie Verfahren zu ihrer Herstellung
WO1997029621A1 (en) * 1996-02-06 1997-08-14 Kabushiki Kaisha Toshiba Printed-circuit board and electronic apparatus provided with the same
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
EP0896501A2 (de) * 1997-08-06 1999-02-10 Nec Corporation Montagestruktur für eine oder mehrere Halbleiteranordnungen
EP0896501A3 (de) * 1997-08-06 2000-12-06 Nec Corporation Montagestruktur für eine oder mehrere Halbleiteranordnungen
US6618267B1 (en) * 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same
US6252779B1 (en) 1999-01-25 2001-06-26 International Business Machines Corporation Ball grid array via structure
WO2000047027A1 (fr) * 1999-02-05 2000-08-10 Novatec S.A. Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre
US7032306B1 (en) 1999-02-05 2006-04-25 Societe Novatec S.A. Method for producing module
US6425771B1 (en) * 2000-09-29 2002-07-30 Tyco Electronics, Amp, K.K. IC socket
DE10121969C1 (de) * 2001-05-05 2002-08-29 Semikron Elektronik Gmbh Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
EP1315243A3 (de) * 2001-11-22 2004-01-28 Hirose Electric Co., Ltd. Verbindungseinrichtung für elektronische Vorrichtung
US6873519B2 (en) 2001-11-22 2005-03-29 Hirose Electric Co., Ltd. Electronic component assembly, and intermediate connector and unit body for the same
EP1315243A2 (de) * 2001-11-22 2003-05-28 Hirose Electric Co., Ltd. Verbindungseinrichtung für elektronische Vorrichtung
DE10250919A1 (de) * 2002-09-26 2004-04-08 Siemens Ag Montage von IC's mit Abblockkondensatoren und Leiterplatten
EP3531443A4 (de) * 2017-08-11 2020-02-26 Huawei Technologies Co., Ltd. Architektur auf plattenebene, herstellungsverfahren dafür sowie mobiles endgerät
DE102019106562A1 (de) * 2019-03-14 2020-09-17 Sick Ag Leiterplatteneinheit
DE102021110251A1 (de) 2021-04-22 2022-10-27 Sma Solar Technology Ag Leistungshalbleiteranordnung und wechselrichterbrücke mit leistungshalbleiteranordnung

Similar Documents

Publication Publication Date Title
DE60029962T2 (de) Anordnung für die montage von chips auf leiterplatten
DE19928788A1 (de) Elektronische Keramikkomponente
EP0920055A2 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE102006001767A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE4335946C2 (de) Anordnung bestehend aus einer Leiterplatte
DE4326104A1 (de) Elektrische Baugruppe
EP0297236A2 (de) Leiterplatte
DE10245688A1 (de) Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils
DE102009003381B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung der elektronischen Vorrichtung
DE3535923A1 (de) Substrathaltender aufbau
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
WO1996002042A1 (de) Trägerelement zum einbau in chipkarten oder anderen datenträgerkarten
DE102006056793A1 (de) Elektronikvorrichtung und Verfahren zum Herstellen derselben
DE3316017A1 (de) Verfahren zur herstellung elektrischer verbindungen an multisubstratschaltungen, sowie hiernach hergestellte multisubstratschaltungen
DE19816794A1 (de) Leiterplattenverbund
DE102008013226A1 (de) Hochfeste Lötverbindung für SMD Bauteile
WO2020200824A1 (de) Träger mit verkleinerter durchkontaktierung
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE10223203A1 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE2611871A1 (de) Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung
DE3639443C2 (de)
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE19605966A1 (de) Vorrichtung, insbesondere zur Verwendung in einem elektronischen Steuergerät

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection