DE4128290C1 - - Google Patents
Info
- Publication number
- DE4128290C1 DE4128290C1 DE4128290A DE4128290A DE4128290C1 DE 4128290 C1 DE4128290 C1 DE 4128290C1 DE 4128290 A DE4128290 A DE 4128290A DE 4128290 A DE4128290 A DE 4128290A DE 4128290 C1 DE4128290 C1 DE 4128290C1
- Authority
- DE
- Germany
- Prior art keywords
- output
- gate
- transistor
- voltage
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
Die Erfindung bezieht sich auf einen Datenausgabe-Pufferspeicher (Da
tenausgabepuffer) gemäß dem Oberbegriff des Patentanspruchs 1 und
insbesondere auf einen neuen Datenausgabe-Pufferspeicher mit einer se
lektiven Bootstrap-Schaltung im Hinblick auf den Versorgungsspan
nungspegel.
Ein gattungsbildender Datenausgabe-Pufferspeicher ist bereits aus der
US-46 04 731 bekannt. Dieser bekannte Datenausgabe-Pufferspeicher
enthält eine Ausgangstreiberstufe mit einem Paar von Hochziehtransisto
ren, die parallel zueinander geschaltet sind, sowie mit einem Herabzieh
transistor, und eine Halteschaltung zum Halten eines Paares von komple
mentären Signalen.
Aus der US-45 83 203 ist es ferner bekannt, bei einem Datenausgabe-
Pufferspeicher Bootstrap-Treiberschaltungen zu verwenden.
Durch neuere Miniaturisierungstechniken im Halbleiterbereich ist es ge
lungen, Speichereinrichtungen, Schaltungen usw. als hochintegrierte
Systeme herzustellen und die Versorgungsspannung entsprechend herab
zusetzen. Eine Verringerung der Versorgungsspannung zieht jedoch eine
Verkleinerung des Störabstands nach sich, was bezüglich des Rauschens
geeignete Gegenmaßnahmen erfordert, und zwar in Übereinstimmung mit
der Änderung der Versorgungsspannung.
Im Bereich der MOS-Technik stellt der Verlust an statischer Leistung ein
ernstes Problem dar. Um hier Abhilfe zu schaffen, ist die Ausgangsstufe ei
nes Datenausgabe-Pufferspeichers als Gegentaktstufe ausgelegt, bei der
eine Hochzieheinrichtung (Pull-Up-Einrichtung) mit einem Datensignal
DB und eine Her
abzieheinrichtung (pull-down-Einrichtung) mit einem invertierten Datensignal
versorgt werden.
Bei einem konventionellen Datenausgabe-Pufferspeicher gemaß Fig. 1 wird ein
Signal DB mit dem Versorgungsspannungspegel Vcc an das Gate eines NMOS-
Hochzieh-Transistors M1 geliefert, um dessen Ausgang hochzulegen. Dies führt
allerdings zu einem schwachen VOH (hoher Zustand der Ausgangsdaten) bei
niedriger Versorgungsspannung Vcc sowie zu einer geringen Betriebsgeschwin
digkeit. Diese Probleme treten bei dem in Fig. 2 gezeigten komplementären Da
tenausgabe-Pufferspeicher nicht mehr auf, bei dem ein PMOS-Hochzieh-
Transistor M3 zum Einsatz kommt. Bei diesem Datenausgabe-Pufferspeicher
werden ein verbesserter VOH (hoher Zustand der Ausgangsdaten) sowie eine
größere Betriebsgeschwindigkeit als beim konventionellen Datenausgabe-Puf
ferspeicher nach Fig. 1 erhalten, jedoch eine schlechtere Verriegelungscharak
teristik (latch up characteristic). Um hier Abhilfe zu schaffen, wurde bereits ein
Bootstrap-Datenausgabe-Pufferspeicher vorgeschlagen, der in Fig. 3 darge
stellt ist und bei dem ein NMOS-Hochzieh-Transistor M5 mit einem verstärkten
bzw. angehobenen Spannungspegel (Spannung oberhalb Vcc) angesteuert bzw.
getrieben wird. Allerdings bringt eine höhere Versorgungsspannung den Nach
teil mit sich, daß das Rauschen stärker wird.
Der Erfindung liegt die Aufgabe zugrunde, einen Datenausgabe-Pufferspeicher
zu schaffen, der einen hohen logischen Pegel liefern kann, und zwar sowohl im
Hinblick auf einen verstärkten bzw. angehobenen Spannungspegel, wenn die
Versorgungsspannung niedrig ist, als auch im Hinblick auf eine Versorgungs
spannung bei hohem Versorgungsspannungszustand, um die oben angespro
chenen Probleme zu überwinden.
Weiterhin liegt der Erfindung die Aufgabe zugrunde, einen neuen Datenausga
be-Pufferspeicher zu schaffen, der weniger Rauschen im Ausgang für logisch
niedrig liegende Daten erzeugt.
Darüber hinaus ist es Aufgabe der Erfindung, einen neuen Datenausgabe-Puf
ferspeicher anzugeben, der eine verbesserte Rauschcharakteristik aufweist,
unabhängig vom Pegel der Versorgungsspannung.
Die Lösung der gestellten Aufgaben ist im kennzeichnenden Teil des Patentan
spruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Un
teransprüchen zu entnehmen.
Ein Datenausgabe-Pufferspeicher nach der Erfindung zeichnet sich aus durch:
- - ein zweites Gatter zur torgesteuerten Weiterleitung eines nichtinvertierten Ausgangssignals der Halteschaltung in Übereinstimmung mit einem externen Ausgangs-Enable-Signal, wobei das torgesteuerte Ausgangssignal zum Gate anschluß des einen der Hochzieh-Transistoren der Ausgangstreiberstufe ge liefert wird,
- - ein drittes Gatter zur torgesteuerten Weiterleitung eines nichtinvertierten Ausgangssignals der Halteschaltung in Übereinstimmung mit einem externen Ausgangs-Enable-Signal und
- - eine selektive Bootstrap-Schaltung, die den anderen Hochzieh-Transistor der Ausgangstreiberstufe in Übereinstimmung mit den Ausgangssignalen vom zweiten und dritten Gatter auf eine externe Versorgungsspannung treibt, wenn die externe Versorgungsspannung höher ist als eine eingestellte Span nung, sowie auf eine erhöhte Spannung bringt, wenn die externe Versor gungsspannung niedriger ist als die eingestellte Spannung.
Das torgesteuerte Ausgangssignal vom zweiten Gatter kann über einen zweiten
Inverter geleitet werden, der zwischen dem Ausgang des zweiten Gatters und
dem Gateanschluß des genannten einen Hochzieh-Transistors liegt.
Nach einer vorteilhaften Weiterbildung der Erfindung ist ein erstes Gatter zur
torgesteuerten Weiterleitung eines invertierten Ausgangssignals der Halte
schaltung in Übereinstimmung mit einem externen Ausgangs-Enable-Signal
vorgesehen, wobei das invertierte torgesteuerte Ausgangssignal über einen er
sten Inverter zum Gateanschluß des Herabzieh-Transistors (pull-down-Tran
sistors) der Ausgangstreiberstufe lieferbar ist.
Der erste Inverter besteht aus einer CMOS-Inverterschaltung, die eine Hoch
ziehlast aufweist. Dadurch wird die zeitliche Änderung des Stroms di/dt (Diffe
rentialquotient) des Herabzieh-Transistors der Ausgangstreiberstufe so beein
flußt bzw. unterdrückt, daß Rauscherscheinungen reduziert werden.
Vorzugsweise besteht der erste Inverter aus einem PMOS-Transistor und aus ei
nem NMOS-Transistor, die gemeinsam an ihren Gates das Ausgangssignal des
ersten Gatters empfangen. Die Hochziehlast ist z. B. ein Widerstand, der zwi
schen dem Sourceanschluß des PMOS-Transistors und der Versorgungsspan
nung liegt. Die beiden Drainanschlüsse der genannten Transistoren sind mit
dem Gateanschluß des Herabzieh-Transistors der Ausgangstreiberstufe ver
bunden. Der Sourceanschluß des NMOS-Transistors des ersten Inverters liegt
ebenfalls auf Versorgungsspannungspotential.
Nach einer vorteilhaften Ausgestaltung der Erfindung weist die selektive Boot
strap-Schaltung folgende Einzelheiten auf:
- - einen Konstantspannungsgenerator zur Erzeugung einer vorbestimmten kon stanten Spannung unabhängig von der Versorgungsspannung,
- - einen Komparator zum Vergleichen der konstanten Spannung vom Konstant spannungsgenerator mit einer externen Versorgungsspannung sowie eine se lektive Bootstrap-Last zum Treiben eines Hochzieh-Transistors durch eine geboostete bzw. erhöhte Spannung bei niedrigen Versorgungsspannungen sowie durch die Versorgungsspannung, wenn die Versorgungsspannung selbst hoch genug ist, und zwar in Übereinstimmung mit dem Ausgang des Komparators, so daß sich auf der Versorgungsspannungsleitung ein Rau schen infolge von Versorgungsspannungsänderungen verhindern läßt.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher be
schrieben. Es zeigen:
Fig. 1 den Aufbau einer NMOS-Ausgangstreiberstufe eines konventionellen
Datenausgabe-Pufferspeichers,
Fig. 2 den Aufbau einer Komplementärtyp-Ausgangstreiberstufe eines kon
ventionellen Datenausgabe-Pufferspeichers,
Fig. 3 den Aufbau einer NMOS-Ausgangstreiberstufe eines konventionellen
Bootstrap-Datenausgabe-Pufferspeichers,
Fig. 4 ein Schaltungsdiagramm eines Datenausgabe-Pufferspeichers nach
der Erfindung,
Fig. 5 den schematischen Aufbau eines Konstantspannungsgenerators für
die Schaltung nach Fig. 4,
Fig. 6 ein Schaltungsdiagramm eines Ausführungsbeispiels eines Kompara
tors für die Schaltung nach Fig. 4 und
Fig. 7 ein Schaltungsdiagramm eines anderen Ausführungsbeispiels des
Komparators für die Schaltung nach Fig. 4.
In Übereinstimmung mit Fig. 4 enthält ein Datenausgabe-Pufferspeicher nach
der vorliegenden Erfindung eine Ausgangstreiberstufe 10, eine Verriegelungs-
bzw. Halteschaltung 11, erste bis dritte NAND-Gatter 12, 13 und 14, einen In
verter 17 sowie eine selektive Bootstrap-Schaltung 15.
Die Ausgangstreiberstufe 10 enthält ein Paar von NMOS-Hochzieh-Transisto
ren M7 und M9, die parallelgeschaltet zwischen einer ersten Spannungsversor
gungsleitung 1 einer Spannungsquelle und einem Datenausgabeanschluß
DOUT liegen. Dagegen befindet sich ein NMOS-Herabzieh-Transistor M8 zwi
schen dem Datenausgabeanschluß DOUT und einer zweiten Spannungsversor
gungsleitung 2.
Die Halteschaltung 11 weist einen RS-Verriegelungsaufbau auf, wobei die Setz-
und Rücksetzeingänge der Halteschaltung 11 ein Paar von komplementären Da
tensignalen DB und empfangen. Zur Halteschaltung 11 gehört ein Paar von
NOR-Gattern NOR1 und NOR2, deren jeweilige Ausgänge auf jeweils einen Ein
gang des anderen Gatters zurückgeführt sind. Die Ausgänge der Halteschaltung
11 werden darüber hinaus zu einem oder mehreren Torschaltungen 12, 13 und
14 geführt, die z. B. NAND-Gatter sein können, von denen jedes einen Eingang
aufweist, an den von außen ein Ausgabe-Enable-Signal OE anlegbar ist.
Der invertierte Ausgang von der Halteschaltung 11 wird zu dem anderen Ein
gang des NAND-Gatters 12 geliefert, dessen Ausgangsanschluß mit der Aus
gangstreiberstufe 10 verbunden ist, und zwar über einen ersten Inverter 16, der
aus CMOS-Transistoren M24 und M25 besteht und eine Hochziehlast (pull-up
load) R besitzt.
Nimmt das Signal DB den Vss-Pegel ein, um die Daten auf "Low" zu ziehen, so
nimmt der Ausgangspegel des ersten NAND-Gatters 12 ebenfalls den Pegel Vss
ein, was zum Einschalten des PMOS-Transistors M24 führt. Zu dieser Zeit wird
die Stromänderung di/dt des NMOS-Herabzieh-Transistors M8 der Ausgangs
treiberstufe 10 dadurch unterbunden, daß die an das Gate des NMOS-Herab
zieh-Transistors M8 angelegte Spannung langsam auf den Pegel Vcc angehoben
wird, und zwar über die Hochziehlast R. Dadurch läßt sich das Rauschen beim
logisch niedrigen Pegel, das durch Unterschwingen an der abfallenden Flanke
der Ausgangsdaten erzeugt wird, reduzieren.
Der andere Eingang der jeweiligen NAND-Gatter 13 und 14 wird jeweils mit dem
nichtinvertierten Ausgang Q von der Halteschaltung 11 versorgt. Der Ausgang
des NAND-Gatters 13 ist über einen zweiten Inverter 17 mit der Ausgangstrei
berstufe 10 verbunden, während der Ausgang des NAND-Gatters 14 mit der se
lektiven Bootstrap-Schaltung 15 verbunden ist.
Die selektive Bootstrap-Schaltung 15 enthält einen Konstantspannungsgene
rator 20, einen Komparator 21, eine selektive Bootstrap-Last 22 sowie einen
Treibertransistor M10. Der Konstantspannungsgenerator 20 liefert immer eine
konstante Spannung Vcon zum Komparator 21, unabhängig von Schwankun
gen in der Versorgungsspannung Vcc. Der Komparator 21 vergleicht die Kon
stantspannung Vcon mit der Versorgungsspannung Vcc und liefert ein hohes lo
gisches Signal bei höherer Versorgungsspannung Vcc und ein niedriges logi
sches Signal bei niedrigerer Versorgungsspannung Vcc. Um Daten mit hohem
Pegel auszugeben, kombiniert die selektive Bootstrap-Last 22 die Ausgangs
signale vom Komparator 21 und vom dritten NAND-Gatter 14, um selektiv eine
Bootstrap-Wirkung in Übereinstimmung mit der Versorgungsspannung Vcc
herbeizuführen. Das bedeutet, daß bei schwachen Vcc-Zuständen der durch die
selektive Bootstrap-Last 22 gelieferte Ausgang gleich der Bootstrap-Versor
gungsspannung (angehobene Spannung Vcc) ist, während für starke Vcc-Signa
le der Ausgang Vcc ist. Der Treibertransistor M10 ist ein sourcegeerdeter NMOS-
Transistor, dessen Gate über den Ausgang vom zweiten NAND-Gatter 13 getrie
ben wird. Die selektive Bootstrap-Last 22 ist schaltungsmäßig zwischen dem
Drainanschluß des Treibertransistors M10 und der ersten Spannungsversor
gungsleitung 1 angeordnet.
Für Ausgangsdaten mit niedrigem Pegel wird also der Treibertransistor M10 ein
geschaltet, der seinerseits den Ausgang der selektiven Bootstrap-Schaltung
auf "Low" zieht. Liegen die Ausgangsdaten auf hohem Pegel "High", wenn der
Treibertransistor M10 ausgeschaltet ist, so bildet die Spannung, die durch die
selektive Bootstrap-Last 22 geliefert wird, den Ausgang der selektiven Boot
strap-Schaltung 15 und wird zum Gate des Hochzieh-Transistors M9 der Aus
gangstreiberstufe 10 Übertragen. Der Hochzieh-Transistor M9 wird daher hin
reichend stark durch eine hohe Spannung oberhalb von Vcc angesteuert, und
zwar bei niedrigem Vcc, sowie durch die Spannung Vcc, wenn die Spannung Vcc
selbst hoch ist.
Demzufolge wird für logisch hohe Daten ein Paar von Hochzieh-Transistoren M7
und M9 der Ausgangstreiberstufe 10 eingeschaltet, um den Pegel des Datenaus
gangs DOUT auf die Versorgungsspannung Vcc anzuheben. Wird zu dieser Zeit
die Versorgungsspannung Vcc als hohe Spannung Vcc geliefert, so wird der
Hochziehtransistor M9 auf Vcc gehalten, um eine Übersteuerung zu verhindern.
Die selektive Bootstrap-Last 22 besteht aus einem NMOS-Lasttransistor M12,
der schaltungsmäßig direkt zwischen der ersten Stromversorgungsleitung 1
und dem Drainanschluß des Treibertransistors M10 liegt, und zwar über einen
Transistor M13, aus einem ersten MOS-Kondensator C1, der zwischen dem Gate
des Lasttransistors M12 und dem Ausgang des dritten Gatters 14 liegt, aus ei
nem NMOS-Vorspanntransistor M11 zur Voraufladung des ersten MOS-Kon
densators C1 auf eine Spannung Vcc-VT, aus einem vierten Gatter, z. B. dem
NOR-Gatter NOR3, um die Ausgänge von drittem Gatter 14 und Komparator 21
wahlweise miteinander zu kombinieren, um die Bootstrap-Eigenschaft herbei
zuführen, aus einem zweiten MOS-Kondensator C2, der zwischen dem Ausgang
des NOR-Gatters NOR3 und dem Sourceanschluß des Lasttransistors M12 liegt,
sowie aus einem PMOS-Schalttransistor M13, der zwischen dem Lasttransistor
M12 und dem Treibertransistor M10 angeordnet ist, wobei der Schalttransistor
M13 in Übereinstimmung mit dem Ausgangszustand des dritten Gatters 14 ge
schaltet wird.
Die selektive Bootstrap-Last 22 nimmt ihren Anfangszustand dann ein, wenn
der erste Kondensator C1 auf den Pegel Vcc-VT (VT ist die Schwellenspannung
des NMOS-Transistors M11) und der zweite Kondensator C2 auf den Pegel
Vcc-2VT (die Schwellen von M11 und M12) aufgeladen sind. Sobald der Ausgang
des dritten NAND-Gatters 14 auf hohen Pegel geht, empfängt das Gate des Last
transistors M12 eine Spannung, die auf etwa Vcc+2VT angehoben ist, so daß
dementsprechend der Drainanschluß des Lasttransistors M12 mit einer Span
nung beaufschlagt wird, die bei etwa Vcc liegt. Da der Ausgang des NOR-Gatters
NOR3 hoch ist, wenn Vcc ein wenig niedrig liegt, wird die Spannung am Drain
anschluß des Lasttransistors M12 auf etwa Vcc+VT verstärkt bzw. angehoben,
und zwar über die ursprüngliche Ladespannung des zweiten Kondensators C2
hinaus.
Entsprechend der Fig. 5 enthält der Konstantspannungsgenerator 20 nach der
vorliegenden Erfindung einen Oszillator 30 zur Erzeugung eines Wechsel
stroms, eine Ladepumpe 31 zum Pumpen der Ladung von der ersten Stromver
sorgungsleitung bei vorbestimmter Pumprate in Antwort auf das Wechselstrom
signal, einen Ladekondensator 32 zur Speicherung elektrischer Ladungen, die
durch die Ladepumpe 31 gepumpt worden sind, sowie einen Spannungsbegren
zer 33 zur Begrenzung der Spannung über den Kondensator 32 auf einen vorbe
stimmten Pegel sowie zur Ausgabe einer Konstantspannung. Der Konstant
spannungsgenerator ist bereits Gegenstand der am 26. April 1990 eingereich
ten koreanischen Patentanmeldung Nr. 90-5890 der Anmelderin der vorliegen
den Erfindung. Der Konstantspannungsgenerator 20 erzeugt dauernd eine Kon
stantspannung Vcon, unabhängig von Schwankungen der Versorgungsspan
nung Vcc.
Die Fig. 6 zeigt ein Ausführungsbeispiel des Komparators 21.
Dieser Komparator 21 enthält einen PMOS-Transistor M14, des
sen Gate eine konstante Ausgangsspannung Vcon vom Konstantspannungsge
nerator 20 empfängt und dessen Sourceanschluß mit der Versorgungsspan
nung Vcc beaufschlagt wird. Ferner enthält der Komparator 21 einen NMOS-
Transistor M15 mit geerdetem Sourceanschluß, dessen Gate mit einem exter
nen Enable-Signal EN belieferbar ist und dessen Drainanschluß mit dem Drain
anschluß des PMOS-Transistors M14 verbunden ist. Darüber hinaus ist der
Drainanschluß des NMOS-Transistors M15 mit einem CMOS-Pufferspeicher 34
verbunden, der aus zwei in Reihe geschalteten Invertern INV1 und INV2 zur ge
pufferten Speicherung der gemeinsamen Drainspannung der beiden Transisto
ren M14 und M15 besteht und an seinem Ausgang das Signal Vcom ausgibt.
Zum Komparator 21 gehört ferner ein NMOS-Transistor M16 mit geerdetem
Sourceanschluß, dessen Gate mit der Verbindungsleitung zwischen den beiden
Invertern INV1 und INV2 verbunden ist und dessen Drainanschluß mit den
Drainanschlüssen der beiden Transistoren M14 und M15 verbunden ist. Ist
demzufolge Vcc größer als Vcon+VTP, so wird der PMOS-Transistor M14 einge
schaltet, was zur Folge hat, daß der Ausgang Vcom hochgeht. Ist umgekehrt Vcc
kleiner als Vcon+VTP, so ist der PMOS-Transistor M14 ausgeschaltet, mit der
Folge, daß das Ausgangssignal Vcom auf "Low" geht. Wird der Ausgang des Kom
parators nicht benötigt, so kann das externe Enable-Signal EN auf "Low" gesetzt
werden, wodurch sich Leistung einsparen läßt. Der NMOS-Transistor M16 hält
dann die Ausgangsspannung Vcom auf einem niedrigen logischen Pegel.
In der Fig. 7 ist ein anderes Ausführungsbeispiel des Komparators
im einzelnen dargestellt. Dieser Komparator enthält NMOS-Transisto
ren M17 und M18 zur Erzeugung einer Vergleichsspannung Vcc-VT in Antwort
auf ein externes Enable-Signal EN, einen NMOS-Differentialverstärker aus
NMOS-Transistoren M19, M20 und M21 sowie PMOS-Transistoren M22 und
M23 zum Vergleich der Vergleichsspannung mit der Konstantspannung Vcon
vom Konstantspannungsgenerator in Antwort auf das externe Enable-Signal
EN. Darüber hinaus gehört zum Komparator ein CMOS-Pufferspeicher 35 aus
zwei hintereinandergeschalteten Invertern INV3 und INV4 zur gepufferten Spei
cherung des Ausgangs des MOS-Differentialverstärkers sowie zur Ausgabe die
ses Ausgangs Vcom. Der Ausgang Vcom des Komparators nimmt somit einen ho
hen logischen Zustand ein, wenn Vcc-VTN größer ist als Vcon, und einen niedri
gen logischen Zustand, wenn Vcc-VTN kleiner als Vcon ist.
Wie oben beschrieben, wird nach der Erfindung dann, wenn Daten mit hohem
Pegel ausgegeben werden sollen, der verstärkte Spannungspegel in Abhängig
keit der Schwankungen der Versorgungsspannung verändert, was zu einer Ver
besserung der Betriebsgeschwindigkeit und des Zustands der auf hohem logi
schem Pegel liegenden Daten führt.
Auch durch Übersteuern erzeugtes Rauschen läßt sich reduzieren, indem ex
zessives Bootstrap-Verhalten bei hohen Vcc-Pegeln verhindert wird. Darüber
hinaus läßt sich ebenfalls die Änderung des Stroms nach der Zeit (di/dt) an der
fallenden Flanke des Ausgangssignals reduzieren, und zwar durch langsames
Ingangbringen des Einschaltbetriebs des Herabzieh-(pull-down)-Transistors.
Auf diese Weise läßt sich durch Unterschwingung erzeugtes Rauschen vermei
den.
Claims (9)
1. Datenausgabe-Pufferspeicher mit
- - einer Ausgangstreiberstufe (10) mit einem Paar von Hochzieh-Transistoren (M7, M9), die parallel zueinander geschaltet sind, sowie mit einem Herabzieh- Transistor (M8) und
- - einer Halteschaltung (11) zum Halten eines Paares von komplementären Signalen (DB, ), gekennzeichnet durch:
- - ein zweites Gatter (13) zur torgesteuerten Weiterleitung eines nichtinvertier ten Ausgangssignals (Q) der Halteschaltung (11) in Übereinstimmung mit ei nem externen Ausgangs-Enable-Signal (OE), wobei das torgesteuerte Aus gangssignal zum Gateanschluß des einen (M7) der Hochzieh-Transistoren (M7, M9) der Ausgangstreiberstufe (10) geliefert wird,
- - ein drittes Gatter (14) zur torgesteuerten Weiterleitung des nichtinvertier ten Ausgangssignals (Q) der Halteschaltung (11) in Übereinstimmung mit dem externen Ausgangs-Enable-Signal (OE), und
- - eine selektive Bootstrap-Schaltung (15), die den anderen Hochzieh-Transis tor (M9) der Ausgangstreiberstufe (10) in Übereinstimmung mit den Aus gangssignalen vom zweiten und dritten Gatter (13, 14) auf eine externe Ver sorgungsspannung (Vcc) treibt, wenn die externe Versorgungsspannung hö her ist als eine eingestellte Spannung, sowie auf eine gegenüber der externen Versorgungsspannung erhöhte Spannung bringt, wenn die externe Versorgungsspannung niedriger ist als die einge gestellte Spannung.
2. Datenausgabe-Pufferspeicher nach Anspruch 1, dadurch gekennzeich
net, daß die selektive Bootstrap-Schaltung (15) folgendes enthält:
- - einen Konstantspannungsgenerator (20) zur Erzeugung einer vorbestimmten konstanten Spannung (Vcon),
- - einen Komparator (21) zum Vergleichen der konstanten Spannung (Vcon) vom Konstantspannungsgenerator (20) mit der externen Versorgungsspannung (Vcc),
- - eine selektive Bootstrap-Last (22) zur selektiven Lieferung der externen Ver sorgungsspannung oder der erhöhten Spannung für Niedrigpegel- bzw. lo gisch Hoch-Ausgänge des dritten Gatters (14) in Übereinstimmung mit dem Ausgangszustand des Komparators (21) und
- - einen Treibertransistor (M10) zum Treiben der selektiven Bootstrap-Last (22) in Übereinstimmung mit dem Ausgangszustand des zweiten Gatters (13).
3. Datenausgabe-Pufferspeicher nach Anspruch 2, dadurch gekennzeich
net, daß die selektive Bootstrap-Last (22) folgendes enthält:
- - einen mit dem Treibertransistor (M10) verbundenen Lasttransistor (M12),
- - einen ersten Kondensator (C1), der zwischen dem Gateanschluß des Last transistors (M12) und dem Ausgang des dritten Gatters (14) liegt,
- - einen Vorspanntransistor (M11) zum Voraufladen des ersten Kondensators (C1),
- - ein viertes Gatter (NOR3) zum Kombinieren der Ausgänge des dritten Gatters (14) und des Komparators (21), um ein Bootstrap-Verhalten zu wählen,
- - einen zweiten Kondensator (C2), der zwischen dem Ausgangsanschluß des vierten Gatters (NOR3) und dem Sourceanschluß des Lasttransistors (M12) liegt, und
- - einen Schalttransistor (M13), der zwischen dem Lasttransistor (M12) und dem Treibertransistor (M10) liegt und in Übereinstimmung mit dem Ausgangszu stand des dritten Gatters (14) geschaltet wird.
4. Datenausgabe-Pufferspeicher nach Anspruch 2, dadurch gekennzeich
net, daß der Komparator (21) folgendes enthält:
- - einen PMOS-Transistor (M14), dessen Gate eine konstante Ausgangsspan nung (Vcon) vom Konstantspannungsgenerator (20) empfängt und dessen Sourceanschluß mit der externen Versorgungsspannung (Vcc) versorgbar ist,
- - einen NMOS-Transistor (M15) mit geerdetem Sourceanschluß, dessen Gate mit einem externen Enable-Signal (EN) versorgbar ist und dessen Drainan schluß mit dem Drainanschluß des PMOS-Transistors (M14) verbunden ist,
- - einen CMOS-Pufferspeicher (34) aus zwei Invertern (INV1, INV2) zur Puffer speicherung der gemeinsamen Drainspannung der beiden Transistoren (M14, M15) sowie zur Lieferung des Ausgangssignals (Vcom) des Komparators (21), und
- - einen weiteren NMOS-Transistor (M16) mit geerdetem Sourceanschluß, dessen Gate mit der Verbindungsleitung zwischen den beiden Invertern (INV1, INV2) und dessen Drainanschluß mit dem Drainanschluß des PMOS-Transistors (M14) verbunden sind.
15. Datenausgabe-Pufferspeicher nach Anspruch 2, dadurch gekennzeich
net, daß der Komparator (21) folgendes enthält:
- - Mittel zum Erzeugen eines ersten Vergleichsignals durch Subtrahieren einer Schwellenspannung (VTN) eines MOS-Transistors von der externen Versor gungsspannung (Vcc) mit Hilfe eines externen Enable-Signals (EN),
- - einen MOS-Differentialverstärker (M19, M20, M21, M22, M23) zum Verglei chen des ersten Vergleichsignals mit der vorbestimmten Konstantspannung (Vcon) vom Konstantspannungsgenerator (20) in Antwort auf ein externes Enable-Signal (EN) und
- - einen CMOS-Pufferspeicher (35) aus zwei Invertern (INV3, INV4) zur Puffer speicherung des Ausgangssignals des MOS-Differentialverstärkers sowie zur Lieferung des Ausgangssignals (Vcom) des Komparators (21).
6. Datenausgabe-Pufferspeicher nach Anspruch 2, dadurch gekennzeich
net, daß der Konstantspannungsgenerator (20) folgendes enthält:
- - einen Oszillator (30) zum Erzeugen eines Wechselstromsignals,
- - eine Ladungspumpe (31) zum Pumpen elektrischer Ladungen von einer ersten Spannungsversorgungsleitung (1) mit vorbestimmter Pumprate in Antwort auf das Wechselstromsignal,
- - einen Ladekondensator (32) zum Speichern elektrischer Ladungen, die durch die Ladungspumpe (31) gepumpt worden sind, und
- - einen Spannungsbegrenzer (33) zur Begrenzung der Spannung über dem Kon densator (32) auf einen vorbestimmten Pegel sowie zur Lieferung einer Kon stantspannung (Vcc).
7. Datenausgabe-Pufferspeicher nach einem der Ansprüche 1 bis 6, gekenn
zeichnet durch ein erstes Gatter (12) zur torgesteuerten Weiterleitung eines in
vertierten Ausgangssignals () der Halteschaltung (11) in Übereinstimmung mit
dem externen Ausgangs-Enable-Signal (OE), wobei das torgesteuerte Aus
gangssignal über einen ersten Inverter (16) zum Gateanschluß des Herabzieh-
Transistors (M8) der Ausgangstreiberstufe (10) lieferbar ist.
8. Datenausgabe-Pufferspeicher nach Anspruch 7, dadurch gekennzeich
net, daß der erste Inverter (16) aus einer CMOS-Inverterschaltung (M24, M25)
besteht, die eine Hochziehlast (R) aufweist.
9. Datenausgabe-Pufferspeicher nach einem der Ansprüche 1 bis 8, gekenn
zeichnet durch einen zweiten Inverter (17) zwischen dem Ausgang des zweiten
Gatters (13) und dem Gateanschluß des einen Hochzieh-Transistors (M7).
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4128290A DE4128290C1 (de) | 1991-08-27 | 1991-08-27 | |
US07/813,451 US5270588A (en) | 1991-08-27 | 1991-12-26 | Data output buffer with selective bootstrap circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4128290A DE4128290C1 (de) | 1991-08-27 | 1991-08-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4128290C1 true DE4128290C1 (de) | 1992-12-03 |
Family
ID=6439149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4128290A Expired - Lifetime DE4128290C1 (de) | 1991-08-27 | 1991-08-27 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5270588A (de) |
DE (1) | DE4128290C1 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4324855C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Ladungspumpe |
KR100261962B1 (ko) * | 1993-12-31 | 2000-07-15 | 김영환 | 데이타 출력버퍼 |
US5483179A (en) * | 1994-04-20 | 1996-01-09 | International Business Machines Corporation | Data output drivers with pull-up devices |
US5723994A (en) * | 1996-06-10 | 1998-03-03 | Etron Technology, Inc. | Level boost restoration circuit |
US5844425A (en) * | 1996-07-19 | 1998-12-01 | Quality Semiconductor, Inc. | CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations |
EP0821362B1 (de) * | 1996-07-24 | 2004-05-26 | STMicroelectronics S.r.l. | Ausgabestufe für Speicheranlage und für Niederspannungsanwendungen |
US5894241A (en) * | 1996-09-30 | 1999-04-13 | Cypress Semiconductor Corp. | Bootstrap augmentation circuit and method |
US5828262A (en) * | 1996-09-30 | 1998-10-27 | Cypress Semiconductor Corp. | Ultra low power pumped n-channel output buffer with self-bootstrap |
FR2758021B1 (fr) | 1996-12-31 | 1999-03-05 | Sgs Thomson Microelectronics | Circuit elevateur de tension |
US6225819B1 (en) | 1998-03-17 | 2001-05-01 | Cypress Semiconductor Corp. | Transmission line impedance matching output buffer |
US6513113B1 (en) * | 1998-06-19 | 2003-01-28 | Ricoh Company, Ltd. | Electronic instrument adapted to be selectively booted either from externally-connectable storage unit or from internal nonvolatile rewritable memory |
US6384621B1 (en) | 2001-02-22 | 2002-05-07 | Cypress Semiconductor Corp. | Programmable transmission line impedance matching circuit |
US7023259B1 (en) * | 2001-02-26 | 2006-04-04 | Cypress Semiconductor Corp. | High voltage switch with no latch-up hazards |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
JP4808995B2 (ja) * | 2005-05-24 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
US7936023B1 (en) | 2006-09-26 | 2011-05-03 | Cypress Semiconductor Corporation | High voltage diode |
US8836410B2 (en) * | 2007-08-20 | 2014-09-16 | Hynix Semiconductor Inc. | Internal voltage compensation circuit |
CN102203624B (zh) * | 2008-11-02 | 2015-05-20 | 西门子公司 | 电流传感器电容测量电路 |
KR102491576B1 (ko) * | 2017-11-08 | 2023-01-25 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
US11114171B2 (en) | 2017-11-08 | 2021-09-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
CN109245730B (zh) * | 2018-08-21 | 2022-08-02 | 中国科学院微电子研究所 | 开关功率放大器和数字发射机 |
CN112072900B (zh) * | 2020-08-25 | 2021-07-09 | 苏州纳芯微电子股份有限公司 | 驱动芯片的驱动电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4583203A (en) * | 1983-01-14 | 1986-04-15 | Standard Telephones & Cables | Memory output circuit |
US4604731A (en) * | 1982-09-03 | 1986-08-05 | Shibaura Denki Kabushiki Kaisha | Output circuit for a semiconductor memory device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4049979A (en) * | 1976-08-24 | 1977-09-20 | National Semiconductor Corporation | Multi-bootstrap driver circuit |
US4484092A (en) * | 1982-03-22 | 1984-11-20 | Motorola, Inc. | MOS Driver circuit having capacitive voltage boosting |
KR930003010B1 (ko) * | 1990-08-10 | 1993-04-16 | 삼성전자 주식회사 | Mos 드라이버회로 |
US5128563A (en) * | 1990-11-28 | 1992-07-07 | Micron Technology, Inc. | CMOS bootstrapped output driver method and circuit |
-
1991
- 1991-08-27 DE DE4128290A patent/DE4128290C1/de not_active Expired - Lifetime
- 1991-12-26 US US07/813,451 patent/US5270588A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4604731A (en) * | 1982-09-03 | 1986-08-05 | Shibaura Denki Kabushiki Kaisha | Output circuit for a semiconductor memory device |
US4583203A (en) * | 1983-01-14 | 1986-04-15 | Standard Telephones & Cables | Memory output circuit |
Also Published As
Publication number | Publication date |
---|---|
US5270588A (en) | 1993-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4128290C1 (de) | ||
DE4101143C1 (de) | ||
DE69523341T2 (de) | Spannungspegelverschieber | |
DE69312305T2 (de) | Spannungsbooster, insbesondere für nichtflüchtige Speicher | |
DE69119926T2 (de) | CMOS-Klemmschaltungen | |
DE69604688T2 (de) | Schnelle spannungserhöhungschaltung mit drei zuständen | |
DE69833231T2 (de) | MOS-Logikschaltung und Halbleiterbauteil mit einer solchen | |
DE69614177T2 (de) | Schaltung mit hoher Spannungsfestigkeit und Spannungspegelschieber | |
DE4234505C2 (de) | Datenausgangspuffer | |
DE69128494T2 (de) | Datenausgabestufe des Puffertyps für CMOS-Logikschaltungen mit vermindertem Störgeräusch gegenüber Masse | |
DE69430165T2 (de) | Verriegelungsschaltungsgesteuerter Ausgangstreiber | |
DE69530748T2 (de) | Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz | |
DE19818021A1 (de) | Eingangspuffer mit einer Hysteresecharakteristik | |
DE10130752A1 (de) | Halbleiterspeichervorrichtung und Steuerverfahren | |
DE69620323T2 (de) | Eingangspufferschaltung | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE19732671C2 (de) | Hysterese-Eingangspuffer | |
DE69430035T2 (de) | CMOS-Schaltung zum Ausführen von bollescher Funktionen | |
DE69725829T2 (de) | Halbleiterausgangpufferschaltung | |
DE4445750A1 (de) | Rückwärts-Vorspannungs-Spannungsgenerator | |
DE4131237C2 (de) | Ausgangsschaltung | |
EP0253914A1 (de) | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen | |
DE69118928T2 (de) | Halbleiterspeicheranordnung und Datenverarbeitungsanordnung und deren Verwendung | |
DE102005059806A1 (de) | Verfahren zum Verbessern eines Strom- und Anstiegsraten-Verhältnisses von chipexternen Treibern | |
EP1612936A2 (de) | Taktsteuerzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110301 |