DE4433906A1 - Testgerät für integrierte Halbleiterschaltungen - Google Patents

Testgerät für integrierte Halbleiterschaltungen

Info

Publication number
DE4433906A1
DE4433906A1 DE4433906A DE4433906A DE4433906A1 DE 4433906 A1 DE4433906 A1 DE 4433906A1 DE 4433906 A DE4433906 A DE 4433906A DE 4433906 A DE4433906 A DE 4433906A DE 4433906 A1 DE4433906 A1 DE 4433906A1
Authority
DE
Germany
Prior art keywords
mounting plate
pins
plate
test
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4433906A
Other languages
English (en)
Inventor
Jin Hyuk Lee
Kyung Sub Kim
Bum Yeul Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4433906A1 publication Critical patent/DE4433906A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)

Description

Hintergrund der Erfindung 1. Bereich der Erfindung
Die vorliegende Erfindung bezieht sich allgemein auf Verfahren zum Testen integrierter Halbleiterschaltungen und besonders auf Strukturen zum Testen integrierter Halblei­ terschaltungen ohne Testfassung.
2. Beschreibung des Stands der Technik
Für integrierte Standard-Halbleiterschaltungen sollte im allgemeinen das Absolvieren verschiedener Tests nötig sein, um die Bauelement-Zuverlässigkeit sicherzustellen. Kurz gesagt gibt es zwei wichtige Zuverlässigkeitstests: der Test der elektrischen Eigenschaften dient zum Verifi­ zieren des Übertragungszustands zwischen Signalen, die in die Anschlüsse, die alle mit einem Testsignalgenerator verbunden sind, hineinkommen und aus diesen herauskommen; und der Voralterungstest dient zum Verifizieren der Lebens­ dauer und zum Detektieren einiger Defekte der Chips unter hinsichtlich Temperatur, Spannung und ähnlichem beanspru­ chenderen Bedingungen als den normalen Betriebsbedingungen. Um die Testgeschwindigkeit und -genauigkeit zu verbessern, sind fortschrittlichere und verschiedene Testaufbauten vorgeschlagen worden. Die Testaufbauten können gemäß den Strukturen der integrierten Schaltungseinheiten variiert werden.
In einem dünnen kleinen Rahmengehäuse (abgekürzt als TSOP) oder einem flachen Viereckgehäuse (abgekürzt als QFP) sollen die äußeren Zuleitungen einer integrierten Schal­ tungseinheit in einer Fassung geformte Fassungsstifte gegen eine Testplatte drücken, um so damit elektrisch verbunden zu werden.
Bezugnehmend auf Fig. 1 und Fig. 2, die jeweils wohl­ bekannte Aufbauten zum Testen eines kleinen Rahmen-J-Bend- Gehäuses (abgekürzt als SOJ) oder eines kunststoffummantel­ ten Chipträgers (abgekürzt als PLCC) zeigen, sind Fassungs­ körper 4 auf Fassungsplatten 3 in einer Leistungsplatte 2 angebracht, welche auf einer Ladeplatte 1 angebracht ist. Jeder der Fassungskörper 4 beinhaltet einen Vertiefungsteil 5, um eine integrierte Schaltungseinheit 7 aufzunehmen.
Wie in Fig. 2 gezeigt sind an den beiden Innenwänden des Vertiefungsteils 5 elastische Fassungsstifte 6 ange­ bracht. Während der Test durchgeführt wird, wird die Ein­ heit 7 "tot" (eine Art des Einsetzens, bei der, wenn eine Einheit in einer Fassung untergebracht wird, ihre externen Zuleitungen nach oben zeigen) in den Vertiefungsteil 5 eingesetzt und dann werden die äußeren Zuleitungen 8 durch die Federkraft der Fassungsstifte 6 gehalten.
Die Verwendung eines derartigen herkömmlichen Testver­ fahrens, welches die Verbindung zwischen den externen Zu­ leitungen und den Fassungsstiften mittels der Federkraft der Fassungsstifte herstellt, führt zu einigen Nachteilen, wie beispielsweise einer schlechten elektrischen Verbindung wegen zu großer oder nicht ausreichender Federkraft, Beschädigung der Fassungsstifte wegen wiederholter Test­ schritte und langsames und zeitaufwendiges Verfahren wegen der häufigen Ersetzung der Fassungen.
Die mangelhafte elektrischen Verbindung tritt beson­ ders in Verbindung mit TSOP oder QFP häufig auf, was be­ wirkt, daß die Zuverlässigkeit der Testfunktion stark gesenkt wird.
Außerdem kann der herkömmliche Aufbau wegen der nied­ rigen Testgenauigkeit bei einer Gehäusestruktur mit vielen oder nahe aneinanderliegenden äußeren Stiften nicht für integrierte Schaltungen hoher Dichte geeignet sein. Die hinsichtlich der Schaltungen mit hoher Dichte beschriebenen Probleme sind in den letzten Jahren verstärkt worden, da sich die Komplexität der Gehäusestruktur erhöht hat.
Ein weiteres, im U.S. Patent Nr. 4,747,784 beschrie­ benes Verfahren stellt einen Testaufbau für den Oberflä­ chenaufbautest bereit. Obwohl die Reschädigungen der äuße­ ren Anschlüsse und das häufige Ersetzen der Fassungen ver­ mieden werden, hat das Verfahren einige Beschränkungen darin, daß die externen Zuleitungen flexibel sein müssen, um während des Testens ein Kreis zu sein, aber für einen zusätzlichen Abgleichschritt gerade zurückgebogen zu werden. Die patentierte Architektur zum Testen ist auch sowohl in ihrer Struktur als auch in ihrem Herstellungs­ prozeß kompliziert.
Es ist folglich ein Ziel der vorliegenden Erfindung, ein Testgerät bereitzustellen, welches Tests für integrier­ te Schaltungen ohne Beschädigung der äußeren Anschlüsse ausführt.
Es ist ein anderes Ziel der vorliegenden Erfindung, ein Testgerät für integrierte Schaltungseinheiten hoher Dichte bereitzustellen.
Es ist ein weiteres Ziel der vorliegenden Erfindung, ein Testgerät bereitzustellen, welches einen Test mit hoher Rate für integrierte Schaltungseinheiten einschließlich verschiedener Gehäusetypen ausführt.
Zusammenfassung der Erfindung
Das Testgerät gemäß der Erfindung beinhaltet eine obere Fassungsplatte zum Befestigen einer Vielzahl von integrierten Schaltungseinheiten auf der oberen Oberfläche der oberen Fassungsplatte und mit einer Vielzahl von Stiften, die sich von der unteren Oberfläche der oberen Fassungsplatte aus erstrecken, wobei die Stifte über in der oberen Fassungsplatte geformte verbindende Schaltungsleiter mit den äußeren Zuleitungen der integrierten Schaltungs­ einheit verbunden sind und an unteren Positionen größere Abstände haben als an oberen Positionen, und eine untere Fassungsplatte zum Kombinieren mit der oberen Fassungsplat­ te mittels Stiften, die in eine Vielzahl von Nuten einge­ setzt werden, die jeweils in einer Vielzahl von Stützen geformt sind, die in der unteren Fassungsplatte stecken.
Die obere Fassungsplatte beinhaltet viellagige ge­ druckte Leiterplatten mit den verbindenden Schaltungslei­ tern und die Abstände zwischen den verbindenden Schaltungs­ leitern sind bei der unteren gedruckten Leiterplatte größer als bei der oberen gedruckten Leiterplatte. Auf der oberen Oberfläche der oberen Fassungsplatte ist eine Vielzahl von Puffern geformt, um die integrierte Schaltungseinheit auf­ zunehmen und auf dem Umfang der Puffer ist eine Vielzahl von Anschlüssen geformt, um die externen Zuleitungen über die verbindenden Schaltungsleiter mit den Stiften zu verbinden. Die Stützen sind leitend und mit Kabeln zur Übertragung von Testsignalen verbunden.
Die vorangehenden und andere Ziele, Eigenschaften und Vorteile der Erfindung werden aus der folgenden und genau­ eren Beschreibung der bevorzugten Ausführungsformen der Erfindung, wie sie in den beigefügten Zeichnungen darge­ stellt ist, ersichtlich werden.
Kurze Beschreibung der Zeichnungen
Fig. 1 ist eine perspektivische Ansicht, die ein herkömmliches Testgerät zeigt.
Fig. 2 ist eine detaillierte Querschnittsansicht, wel­ che den Testaufbau bezüglich des Geräts von Fig. 1 zeigt.
Fig. 3 ist eine perspektivische Ansicht eines Test­ geräts gemäß der vorliegenden Erfindung.
Fig. 4 ist eine Querschnittsansicht entlang der Linie X-X in Fig. 3.
Fig. 5 ist eine Querschnittsansicht einer oberen Fassungsplatte von Fig. 3.
Fig. 6 ist eine perspektivische Ansicht einer unteren Fassungsplatte von Fig. 3, und
Fig. 7 ist eine vergrößerte Querschnittsansicht entlang der Linie Y-Y in Fig. 6.
Ausführliche Beschreibung der bevorzugten Ausführungsform
Bezugnehmend auf Fig. 3 ist eine Vielzahl von Fas­ sungsplatten 35, von denen jede aus oberen und unteren Fassungsplatten 34 und 33 besteht, auf einer Unterbrin­ gungsplatte 32 angeordnet, welche auf einer Ladeplatte 31 angebracht ist. Es ist möglich, die oberen und unteren Fassungsplatten miteinander zu verbinden oder voneinander zu trennen.
Die obere Fassungsplatte 24 ist bezugnehmend auf Fig. 4 aus einer Vielzahl von Schichten aus gedruckten Leiter­ platten 41 aufgebaut. Auf der oberen Oberfläche der oberen Fassungsplatte 24 ist eine Vielzahl von Befestigungs- Anschlußflächen 36 in Form eines Matrixfeldes angeordnet, um eine Vielzahl von integrierten Schaltungseinheiten darauf anzuordnen.
Bezugnehmend auf Fig. 5, die den vergrößerten Aufbau der oberen Fassungsplatte detailliert zeigt, ist eine Vielzahl von Befestigungspuffern 49 aus Gummi auf der oberen Oberfläche der oberen Fassungsplatte 24 angeordnet, um so die darin zu testenden integrierten Schaltungseinhei­ ten 48 unterzubringen und festzuhalten. Am Umfang eines jeden Befestigungspuffers 49 ist eine Vielzahl von Verbin­ dungsanschlüssen 47 angeordnet, um in Kontakt mit den externen Zuleitungen 50 der integrierten Schaltungseinheit 48 zu kommen. Die Verbindungsanschlüsse 47 sind über ver­ bindende Schaltungsleiter in den gedruckten Leiterplatten 41 mit Verbindungsstiften 42 verbunden, die aus der unteren Oberfläche der oberen Fassungsplatte 34 herausragen.
Bezugnehmend auf Fig. 6 besitzt die untere Fassungs­ platte 33 eine Vielzahl von Verbindungsnuten 46, die je­ weils in einer Vielzahl von Verbindungsstützen 52 geformt sind, welche durch eine elastische Platte 51 in der unteren Fassungsplatte 33 stecken. Die Verbindungsstützen 52 sind wie in Fig. 7 gezeigt über eine Vielzahl von Verbindungs­ kabeln 53 mit der Unterbringungsplatte 32 und der Ladeplat­ te 31 verbunden. Die Verbindungsstützen 52 bestehen aus leitendem Material. Die Stifte 42 werden während des Tests in die Nuten 46 der Stützen 52 eingesetzt.
Es sollte angemerkt werden, daß die Abstände zwischen den verbindenden Schaltungsleitern auf den gedruckten Leiterplatten 41 wie in Fig. 5 gezeigt bei einer unteren gedruckten Leiterplatte größer sein müssen als bei der oberen gedruckten Leiterplatte, was sowohl einen Aufbau einer Stiftstruktur mit hoher Teilung oder einen Aufbau mit vielen verbundenen Stiften leicht erlaubt, als auch den Aufbau der Struktur für den Test vereinfacht.
Da die oberen und unteren Fassungsplatten miteinander verbunden oder voneinander getrennt werden können, können zusätzlich nur durch Verändern der oberen Fassungsplatte Einheiten mit verschiedenen Gehäusetypen an das Testgerät gemäß der vorliegenden Erfindung angepaßt werden. Deshalb können die Kosten für die Bedienung des Testgeräts gesenkt werden.
Außerdem kommen die externen Zuleitungen 50 der zu testenden integrierten Schaltungseinheit 48 mit den Verbindungsanschlüssen 47 auf der oberen Fassungsplatte 34 ohne jegliche Krafteinwirkung, die wie beim Stand der Technik eine physikalische Beschädigung der Zuleitungen bewirkt, in Kontakt.
Die Erfindung kann auch in bestimmten anderen Formen ausgeführt werden, ohne von ihrem Sinn oder wesentlichen Eigenschaften abzuweichen. Die vorliegende Ausführungsform muß deshalb in jeglicher Hinsicht als beispielhaft und nicht einschränkend betrachtet werden, wobei der Bereich der Erfindung durch den anhängenden Anspruch statt durch die vorangehende Beschreibung aufgezeigt wird und es ist deshalb beabsichtigt, daß alle Veränderungen, die in die Nähe der Bedeutung und des Äquivalenzbereichs der Ansprüche kommen, darin eingeschlossen werden.

Claims (4)

1. Testgerät, mit einer oberen Fassungsplatte (34) zum Anbringen einer Vielzahl von integrierten Schaltungseinhei­ ten auf der oberen Oberfläche der oberen Fassungsplatte (34) und mit einer Vielzahl von sich von der unteren Ober­ fläche der oberen Fassungsplatte (34) aus erstreckenden Stiften; und
eine untere Fassungsplatte (33) zum Verbinden mit der obe­ ren Fassungsplatte (34) mittels der in eine Vielzahl von jeweils in einer Vielzahl von Ständern, die auf der unteren Fassungsplatte (33) stecken, geformten Nuten (46) einge­ setzten Stifte (52), worin
die Stifte (52) mit äußeren Zuleitungen der integrierten Schaltungseinheit über verbindende Schaltungsleiter (53) verbunden sind, die in der oberen Fassungsplatte (34) ge­ formt sind und an ihrem unteren Ende weitere Abstände haben als an ihrem oberen Ende.
2. Testgerät gemäß Anspruch 1, worin die obere Fas­ sungsplatte (34) viellagige gedruckte Leiterplatten (41) mit verbindenden Schaltungsleitern umfaßt, wobei die Ab­ stände zwischen den verbindenden Schaltungsleitern bei der unteren gedruckten Leiterplatte (41) größer sind als bei der oberen gedruckten Leiterplatte (41).
3. Testgerät gemäß Anspruch 1, worin auf der oberen Ober­ fläche der oberen Fassungsplatte (34) eine Vielzahl von Puffern geformt ist, um die integrierte Schaltungseinheit unterzubringen und auf dem Umfang der Puffer eine Vielzahl von Anschlüssen geformt sind, um die externen Zuleitungen über die verbindenden Schaltungsleiter mit den Stiften zu verbinden.
4. Testgerät gemäß Anspruch 1, worin die besagten Stützen leitend sind und mit Kabeln zur Übertragung von Testsigna­ len verbunden sind.
DE4433906A 1993-09-22 1994-09-22 Testgerät für integrierte Halbleiterschaltungen Withdrawn DE4433906A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930019260A KR970007971B1 (ko) 1993-09-22 1993-09-22 반도체 집적회로 패키지용 테스트 장치

Publications (1)

Publication Number Publication Date
DE4433906A1 true DE4433906A1 (de) 1995-03-23

Family

ID=19364216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4433906A Withdrawn DE4433906A1 (de) 1993-09-22 1994-09-22 Testgerät für integrierte Halbleiterschaltungen

Country Status (3)

Country Link
JP (1) JPH07106038A (de)
KR (1) KR970007971B1 (de)
DE (1) DE4433906A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604781A1 (de) * 1996-02-09 1997-08-14 Mci Computer Gmbh Träger zum Aufnehmen und Haltern eines Testsockels
DE19835862A1 (de) * 1998-07-17 2000-02-03 Siemens Ag Anordnung zum Testen von integrierten Bausteinen
US6278285B1 (en) 1998-07-17 2001-08-21 Siemens Aktiengesellschaft Configuration for testing integrated components
US6774657B2 (en) 2000-06-09 2004-08-10 Renesas Technology Corp. Apparatus and method of inspecting semiconductor integrated circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443687B2 (ja) * 2001-02-19 2003-09-08 株式会社エンプラス 電気部品用ソケット
KR100499701B1 (ko) * 2002-10-16 2005-07-07 주식회사 고영테크놀러지 기판 모듈 테스트 장치
JP4151604B2 (ja) 2004-04-23 2008-09-17 株式会社デンソー 車両用発電制御装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604781A1 (de) * 1996-02-09 1997-08-14 Mci Computer Gmbh Träger zum Aufnehmen und Haltern eines Testsockels
DE19604781C2 (de) * 1996-02-09 1998-07-16 Mci Computer Gmbh Träger zum Aufnehmen und Haltern eines Testsockels für integrierte Schaltungen
DE19835862A1 (de) * 1998-07-17 2000-02-03 Siemens Ag Anordnung zum Testen von integrierten Bausteinen
DE19835862C2 (de) * 1998-07-17 2000-05-31 Siemens Ag Anordnung zum Testen von integrierten Bausteinen
US6278285B1 (en) 1998-07-17 2001-08-21 Siemens Aktiengesellschaft Configuration for testing integrated components
US6774657B2 (en) 2000-06-09 2004-08-10 Renesas Technology Corp. Apparatus and method of inspecting semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH07106038A (ja) 1995-04-21
KR970007971B1 (ko) 1997-05-19
KR950010002A (ko) 1995-04-26

Similar Documents

Publication Publication Date Title
DE69010399T2 (de) Elektrischer Sockel für Tab IC's.
DE3812654C2 (de)
DE60003312T2 (de) Parallelprüfer für halbleiterschaltungen
DE69636701T2 (de) Verfahren und Vorrichtung zur Prüfung von Halbleiterchips
DE4133769C2 (de) Montagesystem zur Ankopplung von Testplatten für die Aufnahme zu testender elektronischer Bauelemente an ein Halbleitertestsystem
DE102006030633B4 (de) Sockel für ein Prüfgerät
DE4401469A1 (de) Testmodule mit expandierbarem Diaphragma und Steckverbinder
DE60219581T2 (de) Ein Vielkanalsignalaufnehmer mit geringer Eingangskapazität und Aufnehmerkopf
DE2360801A1 (de) Pruefeinrichtung mit kontaktiereinrichtung
DE102007044207A1 (de) Schnittstellenvorrichtung für Prüfvorrichtung für elektronische Bauelemente
DE4129925C2 (de) Bauelement-Testplatte für eine Halbleiter-Bauelement-Testvorrichtung
DE10210902A1 (de) Paralleltestplatine und zugehöriges Speichermodultestverfahren
DE3887599T2 (de) Prüfen von integrierten Schaltungen auf einer bestückten Leiterplatte.
EP1111397B1 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE69100677T2 (de) Elektrischer Tastkopf mit integraler Zugentlastung und Erdverbindung.
DE4433906A1 (de) Testgerät für integrierte Halbleiterschaltungen
DE19513275A1 (de) Sondenadapter zum Testen von IC-Bausteinen
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE19750321A1 (de) Halbleiterbauelement-Testgerät
DE69024292T2 (de) Interfacekarte für eine zu prüfende Anordnung sowie Verbindungen elektronischer Prüfkarten in Halbleiterprüfsystemen
DE10260238B4 (de) Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
DE60217619T2 (de) Vorrichtung zur Abtastprüfung von Leiterplatten
DE3545560A1 (de) Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip
DE4320109A1 (de) Universeller Sondenadapter
DE112005003526T5 (de) Teststecksockel

Legal Events

Date Code Title Description
8141 Disposal/no request for examination