DE4344897B4

DE4344897B4 - Verfahren zur Herstellung von Dünnfilmtransistoren

Info

Publication number: DE4344897B4
Application number: DE4344897A
Authority: DE
Inventors: Eui Yeol Oh
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 1992-12-29
Filing date: 1993-12-29
Publication date: 2005-11-17
Anticipated expiration: 2013-12-30
Also published as: JP3537854B2; FR2700062A1; JPH06244204A; US5610082A; FR2700062B1; DE4344897A1

Abstract

Verfahren zur Herstellung eines Dünnfilmtransistors mit den Schritten:
(a) Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat;
(b) Aufeinanderschichten von mehr als zwei Gate-Isolationsfilmen mit verschiedenen Brechungsindizes in der Reihenfolge zu einem niedrigeren Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstoppschicht und eines Fotoresistfilms in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung des Gate-Isolationsfilms;
(c) Unterziehen der sich ergebenden Struktur einer rückseitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des Fotoresistfilms in der Weise, daß die Gate-Elektrode sowohl mit einer in einem nachfolgenden Schritt auszubildenden Source-Elektrode bzw. Drain-Elektrode um eine vorgegebene Überlappungsstrecke überlappt werden kann;
(d) selektives Ätzen der Ätzstopschicht unter Verwendung des strukturierten Fotoresistfilms als Maske;
(e) Entfernen des strukturierten Fotoresistfilms und dann sequentielles Abscheiden einer hoch...

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Dünnfilmtransistors und insbesondere ein Verfahren zur Herstellung eines Dünnfilmtransistors für die Verwendung als Schaltelement einer Flüssigkristallanzeigeeinrichtung, das eine leichte Herstellung und eine Verbesserung der Elementeigenschaften durch die Anwendung einer Selbstjustierung ermöglicht.
Im allgemeinen weisen Dünnfilmtransistor-Flüssigkristallanzeigeeinrichtungen (TFT-LCD) eine mit TFT's (Dünnfilmtransistoren) und Bildpunktelektroden ausgebildete untere Platte und eine mit Farbfiltern und gemeinsamen Elektroden ausgebildete obere Platte auf. Ein Flüssigkristall ist in einen zwischen der oberen Platte und der unteren Platte ausgebildeten Bereich eingefüllt. An den gegenüberliegenden Oberflächen der Platten, die zum Beispiel jeweils aus Glassubstraten bestehen, sind Polarisationsplatten für eine lineare Polarisation sichtbarer Lichtstrahlen angebracht.
8a stellt ein Schaltbild einer Schaltung eines üblichen TFT-LCD-Matrixfeldes mit der vorstehenden erwähnten Anordnung dar. 8b ist ein Schaltbild einer Schaltung eines Einzelbildpunktes des in 8a dargestelltem Matrixfeldes.
Die TFT-LCD-Einrichtung weist, wie in 8a dargestellt, eine Vielzahl von Gate-Signalleitungen G₁ bis G_n, die jeweils zwischen benachbarten Bildpunktbereichen in einer Richtung angeordnet sind, eine Vielzahl von Datensignalleitungen D₁ bis D_n, die jeweils zwischen benachbarten Bildpunktbereichen in einer Richtung senkrecht zur Richtung der Gate-Signalleitungen angeordnet sind, und eine Vielzahl von Dünnfilmtransistoren Q₁₁ bis Q_nm auf, die jeweils an dem entsprechenden Bildpunktbereich angeordnet und angepasst sind, Datenspannungen von einer der jeweils entsprechenden Datenleitungen D₁ bis D_n an die jeweils entsprechende Bildpunktelektrode und den Flüssigkristall in Übereinstimmung mit einem Signal von einer jeweils entsprechenden Gate-Signalleitung G₁ bis G_n anzulegen.
In jedem Einzelbildpunkt dieser TFT-LCD-Einrichtung sind ein Kondensator C_STO und ein zusätzlicher Kondensator C_LC vorhanden, die aufgrund des als Schaltelement für den Einzelbildpunkt dienenden TFT's und des zwischen der oberen und unteren Plattenelektroden vorliegenden Flüssigkristalls ausgebildet sind.
Bei dem Betrieb der TFT-LCD-Einrichtung mit der vorstehend erwähnten Anordnung wird eine Gate-Signalspannung selektiv an den TFT angelegt, welcher das Schaltelement des jeweiligen Einzelbildpunktes ist. Wenn der TFT die Gate-Signalspannung empfängt, wird er eingeschaltet, so daß die die Bildinformation beinhaltende Datenspannung über den TFT für 2 Stunden an die entsprechende Bildpunktelektrode und den Flüssigkristall angelegt werden kann.
Sobald die Datenspannung an den TFT des jeweiligen Einzelbildpunktes angelegt wird, ändert sich die Ausrichtung der Flüssigkristallmoleküle, was eine Änderung der optischen Eigenschaften ergibt. Als Ergebnis wird ein Bild dargestellt.
Um mit dieser TFT-LCD hochqualitative Bilddarstellungen zu erreichen, sollte der Anzeigebereich für die Darstellung eines Bildes, nämlich das Apertur- oder Öffnungsverhältnis groß sein. Desweiteren sollte der Leckstrom der TFT's minimiert sein.
Zur Verbesserung des Aperturverhältnisses sollte die vom TFT belegte Fläche jedes Einzelbildpunktes verringert werden. Der Grund dafür ist, daß der Bereich, auf dem TFT ausgebildet ist, keinerlei Bild darstellen kann.
Die Datenspannung, welche an die Bildpunktelektrode des jeweiligen Bildpunktes und Flüssigkristalls über den entsprechenden TFT angelegt wird, muß für eine vorgegebene Zeit von den sowohl von der Bildpunktelektrode und dem Flüssigkristall gebildeten Kondensatoren C_STO und C_LC auch dann aufrecht erhalten werden, wenn keine Gate-Signalspannung angelegt ist.
Im Idealfall bleibt die gesamte Ladungsmenge in den von der Bildpunktelektrode und dem Flüssigkristall gebildeten Kondensatoren erhalten, bis ein nächstes Signal an den TFT angelegt wird.
In der Praxis tritt jedoch ein Leckstrom am TFT auf. Wenn ein derartiger Leckstrom nicht ausreichend reduziert ist, kann eine Störung der Spannung am Flüssigkristall auftreten, was das Auftreten eines Flackerphänomens ergeben kann.
Demzufolge ist der Aufbau der TFT's sehr wichtig, um eine Verbesserung des Aperturverhältnisses und eine Verringerung des Leckstroms zu erreichen, die beide zur Erzielung hochqualitativer Bilder auf TFT-LCD-Einrichtungen erforderlich sind.
Mit anderen Worten, sobald die Anzahl der Bildpunkte zur Erzielung einer höheren Schärfe und höheren Auflösung in TFT-LCD-Einrichtungen gesteigert wird, sollten die Dimensionen des einzelnen TFT's verringert werden. Desweiteren sollte der Leckstrom vernachlässigbar klein sein.
In letzter Zeit wurden aktive Untersuchungen angestellt, um die Leckströme in TFT's mit kleinen Abmessungen zu reduzieren.
Ein herkömmliches Verfahren zur Herstellung von TFT's wird nun in Verbindung mit den 9a bis 9e dargestellt.
Dieses konventionelle Verfahren wird zur Herstellung eines Ätzstopp-TFT's eingesetzt.
Nach diesem Verfahren wird eine aus Al, Ta oder Cr bestehende undurchsichtige Metallschicht auf einem isolierenden transparenten Substrat 1 aufgebracht, um wie in 9a dargestellt, ein Gate-Elektrode 2 auszubilden. Über die gesamte freiliegende Oberfläche der sich ergebenden Struktur wird ein Gate-Isolationsfilm 3, eine amorphe Siliziumschicht 4 und eine Ätzstoppchicht 5 mittels des plasmaunterstützten chemischen Dampfabscheideverfahrens (PECVD – plasma enhanced chemical vapor deposition) nacheinander abgeschieden. Danach wird die Ätzstoppchicht 5 mit einem Fotoresistfilm 9 beschichtet.
Danach wird der Fotoresitfilm 9 bei einer Temperatur von 110°C gehärtet. Unter Verwendung der Gate-Elektrode 2 als Maske wird die sich ergebende Struktur an der Unterseite des Substrats 1 einer rückseitigen Belichtung durch Anwendung der Selbstjustierungstechniken, wie in 9b dargestellt unterzogen.
Nach dieser Belichtung von der Rückseite wird der Positiv-Fotoresistfilm 9 durch einen Entwickler in dem Bereich, der Lichtstrahlen empfangen hat, weggeätzt, während er an den Stellen stehen bleibt, die aufgrund der undurchlässigen Gate-Elektrode 2, nämlich genau über der Gate-Elektrode 2, keine Lichtstrahlen empfangen haben. Der stehengebliebene Fotoresistbereich dient als Fotoresiststruktur.
Zu diesem Zeitpunkt werden die von hinten einfallenden Lichtstrahlen an den Kanten der Gate-Elektrode 2 aufgrund ihrer Streuungs- und Beugungseigenschaften zur Gate-Elektrode 2 hin nach innen gebeugt. Demzufolge hat die Fotoresiststruktur Abmessungen, die kleiner als die Struktur der Gate-Elektrode 2 sind.
Unter Verwendung des strukturierten Fotoresistfilms 9 als Maske wird die Ätzstoppschicht 5 selektiv an ihren belichteten Bereichen entfernt, wie es in 9c dargestellt ist. Zu diesem Zeitpunkt ist die Überlappungsstrecke ΔL zwischen der Gate-Elektrode 2 und der Ätzstoppschicht 5 proportional zur Energie des einfallenden Lichtes. Beispielsweise ist die Überlappungsstrecke ΔL kleiner als 1μm bei einer einfallenden Lichtenergie von 0,5 J/cm².
Danach werden eine mit n-Typ-Verunreinigungsionen hoch konzentriert dotierte amorphe Siliziumschicht 6 und eine Metallschicht 7 nacheinander über der gesamten freiliegenden Fläche der sich ergebenden Struktur, wie in 9d dargestellt, aufgebracht.
Die amorphe hoch konzentriert dotierte n-Typ-Siliziumschicht 6 und die Metallschicht 7 werden an den Stellen, wo sie über der Ätzstoppschicht 5 angeordnet sind, selektiv entfernt, so daß sie die Source- und Drain-Elektroden 7a und 7b, wie in 9e dargestellt, bilden. Auf diese Weise wird ein TFT erzielt.
Die Betriebsweise des nach dem herkömmlichen Verfahren hergestellten TFT's wird nun beschrieben.
Wenn eine Spannung, die nicht niedriger als die Schwellenspannung ist, an die Gate-Elektrode 2 angelegt wird, wird ein Kanal an der Grenzschicht zwischen der amorphen Siliziumschicht 4 und dem Gate-Isolationsfilm 3 gebildet, wodurch eine elektrische Verbindung vom Source- und Drainbereich miteinander bewirkt wird.
Dieses konventionelle Verfahren weist jedoch die folgenden Nachteile auf.
In dem TFT, der als Schaltelement in den LCD-Einrichtungen, wie in 10 dargestellt, eingesetzt wird, bildet sich im allgemeinen ein Kanal zwischen dem Gate-Isolationsfilm 3 und der amorphen Siliziumschicht (a-Si) aus. Folglich wird dort, wo keine Überlappung zwischen der Gate-Elektrode und den Source/Drain-Elektroden vorliegt, ein Versatzbereich zwischen der amorphen Siliziumschicht und der Source-Elektrode ausgebildet, wodurch ein nicht funktionierender TFT entsteht. Andererseits ist dort, wo die Überlappungstrecke exzessiv groß ist, der TFT in seinen Abmessungen vergrößert, wodurch sich eine Verringerung im Aperturverhältnis ergibt. Zusätzlich kann eine parasitäre Kapazität zwischen der Gate-Elektrode und der Source/Drain-Elektrode vorliegen. Wenn der TFT abgeschaltet wird, beeinträchtigt eine derartige parasitäre Kapazität aufgrund ihrer kapazitiven Kopplung die Spannung am Flüssigkristall. Demzufolge ändert sich die Spannung am Flüssigkristall um ΔV, was eine Verschlechterung der Bildqualität ergibt.
Demzufolge soll die Überlappungslänge zwischen der Gate-Elektrode und der Source/Drain-Elektrode vorzugsweise 1 bis 2 μm betragen.
Bei der Herstellung eines TFT nach dem herkömmlichen Verfahren wird eine Rückseitenbelichtung unter Verwendung der Selbstjustierungstechnik unter einer Bedingung eingesetzt, daß der einzelne Gate-Isolationsfilm 3 bereits ausgebildet ist und daß die Gate-Elektrode 2 als Maske benutzt wird. Bei dieser rückseitigen, Belichtung werden die Lichtstrahlen aufgrund ihrer Streuungs- und Beugungseigenschaften, wie vorstehend erwähnt, an den Kanten der Gate-Elektrode 2 zur Gate-Elektrode 2 hin nach innen gebeugt. Demzufolge kann die Überlappungstrecke von nicht weniger als 1μm auch dann nicht erzielt werden, wenn die Struktur des Fotoresistfilms 9 kleiner als die Struktur der Gate-Elektrode 2 ist. Zur Erzielung einer vergrößerten Überlappungsstrecke müßte die Belichtung mit einer hohen Energie über eine lange Zeit durchgeführt werden.
Eine derartige Belichtung ergibt jedoch eine verkürzte Lebensdauer eines Belichtungsgerätes und eine verlängerte Zeit für den Belichtungsprozeßschritt.
Da nur die Ätzstoppschicht nach dem herkömmlichen Verfahren mittels der Selbstjustierungstechnik geätzt wird, weist die amorphe Siliziumschicht, die als aktive Schicht des TFT dient, eine größere Breite als die Gate-Elektrode auf. Demzufolge tritt ein Gegenlicht während des Betriebes der TFT-LCD-Einrichtung in die amorphe Siliziumschicht ein, und bewirkt dadurch eine Anregung von Elektronen in der amorphen Siliziumschicht. Dieses bewirkt ein Ansteigen des Leckstroms.
Insbesondere dann, wenn das herkömmliche Verfahren zur Herstellung von LCD-Einrichtungen für Overheadprojektoren eingesetzt wird, die eine Lichtmenge benötigen, die 40 mal so hoch oder noch höher als die für LCD-Einrichtungen für die Büroautomation sind, wird der Leckstrom stärker gesteigert, da das Ein-Aus-Verhältnis des TFT's verringert wird. Demzufolge tritt ein Flackerphänomen auf, was eine Verschlechterung der LCD-Leistung ergibt.
Die EP 449404 A1 beschreibt ein Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einer ersten Hauptfläche eines durchsichtigen isolierenden Substrates mit folgenden Stufen: Ablagern eines opaken Metallfilms auf der ersten Hauptfläche des Substrats und Mustergebung des opaken Metallfilms zur Bildung einer Gateelektrode; sukzessives Ausbilden eines isolierenden Films, einer aktiven Halbleiterschicht und einer Kanalschutzschicht auf der ersten Hauptfläche des Substrats und der Gateelektrode; Mustergebung der Kanalschutzschicht auf photolithographischem Wege mit einem durch rückseitige Überbelichtung unter Verwendung der Gateelektrode als Maske belichteten ersten Resist, und Mustergebung der aktiven Halbleiterschicht auf photolithographischem Wege mit einem durch rückseitige Belichtung belichteten zweiten Resist. Der Isolierfilm ist ein Laminat aus zwei auf der Hauptfläche des Substrats und der Gateelektrode gebildeten Filmen, von denen der eine aus einem Siliziumoxidfilm und der andere aus einem Siliziumnitridfilm besteht.
Die JP 3149883 A beschreibt eine Struktur eines Dünnfilmtransistors wobei nach der Gestaltung einer Gateelektrode unter Verwendung von Ta und einer transparenten Elektrode, Ta unter anodischer Oxidation durch sputtern über die gesamte Oberfläche in einer wässrigen Zitronensäurelösung aufgetragen wird und einen ersten Isolationsfilm aus Tantaloxid zu bilden. Dann wird ein Siliziumnitridfilm als zweiter Isolationsfilm und amorphes Silizium als Halbleiterschicht sukzessive aufgetragen.

Daher ist es Aufgabe der Erfindung, die vorstehenden mit dem Stand der Technik einhergehenden Probleme zu lösen, und ein Verfahren zur Herstellung eines TFT's bereitzustellen, das in der Lage ist, eine Überlappungslänge von bis zu 2μm oder mehr durch den Einsatz einer vollständigen Selbstjustierung zu erzielen, und die Breite einer Halbleiterschicht auf die Breite einer Gate-Elektrode oder darunter zu reduzieren, wodurch eine Verbesserung der TFT-LCD-Leistung und eine vereinfachte Herstellung ermöglicht wird.

Diese Aufgabe wird mit den Merkmalen der Patentansprüche 1, 10 und 19 gelöst.

Andere Aspekte der vorliegenden Erfindung werden aus der nachstehenden Beschreibung der Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich. Es stellen dar:
1a bis 1f Querschnittsansichten, die jeweils ein Verfahren zur Herstellung eines TFT's gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen;
2 eine schematische Ansicht, die den Weg des Lichts bei seinem Durchgang durch verschiedene Medien zeigt;
3 eine Tabelle mit Brechungsindizes verschiedener Isolationsmaterialien;
4 eine Querschnittsansicht, die ein Herstellungsverfahren für einen TFT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
5a bis 5d Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellen;
6a bis 6d Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellen;
7a bis 7f Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellen;
8a ein Schaltbild einer Schaltung eines üblichen TFT-LCD-Matrixfeldes;
8b ein Schaltbild einer Schaltung eines Bildpunktes des in 8a gezeigten Matrixfeldes;
9a bis 9e Querschnittsansichten, die jeweils ein konventionelles Verfahren zur Herstellung eines TFT's darstellen; und
10 eine schematische Querschnittsansicht zur Erläuterung der in Verbindung mit TFT's auftretenden Probleme, die nach dem herkömmlichen Verfahren hergestellt wurden.
1a bis 1f sind Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen.
Nach der ersten Ausführungsform wird eine aus Al, Cr, Ta oder Ti bestehende undurchsichtig Metallschicht auf einem isolierenden transparenten Substrat 11 ausgebildet und dann strukturiert um eine Gate-Elektrode 12, wie in 1a dargestellt, zu schaffen.
Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur wird ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate-Isolationsfilm 14 mit einem niedrigen Brechungsindex nacheinander abgeschieden, wie es in 1b dargestellt ist. Der erste Gate-Isolationsfilm 13 weist vorzugsweise einen Brechungsindex größer als 2 auf, während der zweite Gate-Isolationsfilm 14 einen Brechungsindex von nicht mehr als 2 aufweist. Gemäß 3, die Brechungsindizes verschiedener Isolationsmaterialien darstellt, können Ta₂O₅ und TiO₂, die einen Brechungsindex von größer als 2 aufweisen, für den ersten Gate-Isolationsfilm 13 verwendet werden, während Al₂O₃, SiO₂ und SiO_xN_y für den zweiten Gate-Isolationsfilm 14 verwendet werden können. Aufgrund eines derartigen Unterschiedes im Brechungsindex zwischen den Gate-Isolationsfilmen 13 und 14 ist es möglich, eine Überlappungsstrecke von etwa 2μm, wie es nachstehend beschrieben werden wird, zu erzielen.
Dort, wo der erste Gate-Isolationsfilm 13 aus einem Ta₂O₅ Isolationsfilm besteht, der durch anodische Oxidation hergestellt wird, kann dessen Brechungsindex abhängig von den Herstellungsbedingungen in einem Bereich von 2 bis 2,7 eingestellt werden.
Danach werden eine Halbleiterschicht 15, eine Ätzstoppschicht 16 und ein Fotoresistfilm 17 der Reihe nach über dem zweiten Gate-Isolationsfilm 14 abgeschieden. Die Halbleiterschicht 15 kann aus Polysilizium oder amorphem Silizium bestehen. Die Ätzstopschicht 16 besteht aus einer Si-N-Verbindung.
Unter Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur einer rückseitigen Belichtung unter Verwendung der Selbstjustierungstechnik ausgesetzt, wie es in 1c dargestellt ist. Bei dieser rückseitigen Belichtung werden die einfallenden. Lichtstrahlen an den Gate-Isolationsfilmen 13 und 14 nach innen gebeugt.
2 stellt den Weg des Lichts bei seinem Durchgang durch verschiedene Medien dar. Ein in zwei optischen Medien mit verschiedenen Brechungsindizes n₁ und n₂ verlaufender optischer Pfad kann durch die folgende Gleichung nach dem Gesetz von Snellius beschrieben werden: n1 sinθ1 = n2 sinθ2 (1)wobei;
θ₁ der Winkel des durch das n₁-Medium durchlaufenden Lichts ist;
θ₂ der Winkel des durch das n₂-Medium durchlaufenden Lichts ist.
Im Falle von n₁ > n₂, ist θ₁ kleiner θ₂. Andererseits ist θ₂ kleiner als θ₁, wenn n₁ < n₂ ist.
Dementsprechend werden dort, wo der erste Gate-Isolationsfilm 13 und der zweite Gate-Isolationsfilm 14, wie vorstehend erwähnt aus einem Material mit hohem Brechungsindex bzw. einem Material mit niedrigen Brechungsindex bestehen, die einfallenden Strahlen aufgrund ihrer Brechungseigenschaften bei dem rückseitigen Belichtungsschritt bei den über den Kanten der Gate-Elektroden 12 angeordneten Abschnitten "a" des ersten Gate-Isolationsfilms 13 zu der Gate-Elektrode 12 hin nach innen gebeugt. An den Grenzschichtabschnitten "b" zwischen dem ersten Gate-Isolationsfilm 13 und dem zweiten Gate-Isolationsfilm 14 werden die einfallenden Lichtstrahlen weiter nach innen zur Gate-Elektrode 12 hin gebrochen. Demzufolge wird der Fotoresistfilm dem Licht in der Weise ausgesetzt, daß eine vergrößerte Überlappungstrecke erzielt wird.
Danach wird der belichtete Fotoresistfilm 17 entwickelt und strukturiert, so daß er nur noch über der Gate-Elektrode 12 stehenbleibt, um eine Fotoresistfilmstruktur zu bilden, wie sie in 1d dargestellt ist. Dann wird unter Verwendung des Fotoresistfilms 17 als Maske die Ätzstoppschicht 16 selektiv an den Stellen entfernt, die nach der Strukturierung des Fotoresistfilms 17 freiliegen. Danach wird der Fotoresistfilm 17 entfernt.
Auf der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden eine mit n-Typ-Verunreinigungsionen hoch konzentriert dotierte Halbleiterschicht 18 und eine Metallschicht 19 nacheinander, wie in 1e dargestellt, abgeschieden.
Die hoch konzentriert dotierte n-Typ-Halbleiterschicht 18 und die Metallschicht 19 werden selektiv an ihren über der Ätzstoppschicht 16 angeordneten Stellen entfernt, um Source- und Drain-Elektroden 19a und 19b, wie in 1f dargestellt, zu bilden. Auf diese Weise wird ein TFT erzielt.
Andererseits ist die 4 eine Querschnittsansicht, die ein Verfahren zur Herstellung eines TFT's nach einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. Diese zweite Ausführungsform ist ähnlich wie die erste Ausführungsform mit der Ausnahme, daß eine dreifache Gate-Isolationsfilmstruktur mit drei Gate-Isolationsfilmen mit verschiedenen Brechungsindizes verwendet wird. In 4 sind Elemente, die denen in den 1a bis 1f entsprechen, mit denselben Bezugszeichen bezeichnet.
Nach der zweiten Ausführungsform wird eine aus Ta oder Ti bestehende undurchsichtige Metallschicht auf einem isolierenden Glassubstrat 11 aufgebracht und danach strukturiert, um eine Gate-Elektrode 12 zu bilden.
Über der Gate-Elektrode 12 wird ein aus TaO₅ oder TiO₂ bestehender erster Gate-Isolationsfilm 20 mit einem Brechungsindex größer als 2 durch einen anodischen Oxidationsprozess aufgebracht. Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden ein aus einem Material wie z.B. SiO₂ mit einem Brechungsindex von 1 bis 2 bestehender zweiter Gate-Isolationsfilm 21 und ein aus einem Material mit einem Brechungsindex von 1 bestehender dritter Gate-Isolationsfilm 22 nacheinander abgeschieden. Danach werden eine Halbleiterschicht 15, eine Ätzstopschicht 16 und ein Fotoresistfilm 17 nacheinander über dem dritten Isolationsfilm 22 abgeschieden. Unter Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur danach einer rückseitigen Belichtung mittels der Selbstjustierungstechnik in einer Weise unterworfen, wie sie in Verbindung mit 1c beschrieben wurde. Danach wird zur Strukturierung des Fotoresistfilms 17 eine Entwicklung durchgeführt. Die nachfolgenden Schritte zur Herstellung eines TFT's sind dieselben wie bei der ersten Ausführungsform.
Die Dicke eines jeden Gate-Isolationsfilms 20, 21 und 22 ist nicht kleiner als 100 nm.
Alternativ kann der dritte Gate-Isolationsfilm 22 mit einem Brechungsindex von 1 eine Dicke kleiner als 100 nm aufweisen, während der erste Gate-Isolationsfilm 20 mit dem Brechungsindex von mehr als 2 und der zweite Gate-Isolationsfilm 21 mit dem Brechungsindex von 1 bis 2 eine Dicke von nicht weniger als 100 nm aufweisen. Auch in dem letzteren Falle kann nach der rückseitigen Belichtung derselbe Effekt wie in dem ersteren Fall erzielt werden. Im letzteren Falle zieht man es vor, einen SiO₂-Film als zweiten Gate-Isolationsfilm mit dem Brechungsindex von 1-2 und einer Dicke von nicht weniger als 100 nm und einen aus einer Si-N-Verbindung bestehenden Film als dritten Gate-Isolationsfilm mit einem Brechungsindex von 1 bis 2 und einer Dicke von weniger als 100 nm einzusetzen.
Die 5a bis 5d sind Querschnittsansichten, die jeweils ein Verfahren zur Herstellung eines TFT's gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellen. Dieses Verfahren nutzt die Selbstjustierungstechnik zur Erzielung einer rückseitigen Belichtung und die Fotolithografie und den Ätzprozeß zur Erzielung einer gleichzeitigen Strukturierung sowohl einer Ätzstoppschicht als auch einer Halbleiterschicht. In den 5a bis 5d sind Elemente die denen in 1a bis 1f entsprechen mit denselben Bezugszeichen bezeichnet.
Der dritten Ausführungsform gemäß wird eine undurchsichtige Metallschicht auf einem isolierenden transparenten Substrat 11 ausgebildet und danach strukturiert, um eine. Gate-Elektrode 12 zu erzeugen, wie sie in 5a dargestellt ist. Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate-Isolationsfilm 14 mit einem niedrigen Brechungsindex nacheinander abgeschieden. Danach werden eine Halbleiterschicht 15, eine Ätzstoppschicht 16 und ein Fotoresistfilm 17 nacheinander über den zweiten Gate-Isolationsfilm 14 abgeschieden. Die Halbleiterschicht 15 kann aus Polysilizium oder amorphem Silizium bestehen. Die Ätzstoppschicht 16 besteht aus einer Si-N-Verbindung. Unter der Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur dann unter Verwendung der Selbstjustierungstechnik einer rückseitigen Belichtung in einer Weise ausgesetzt, wie sie in Verbindung mit 1e beschrieben wurde. Danach wird zur Strukturierung des Fotoresistfilms 17 eine Entwicklung in der Weise durchgeführt, daß der Fotoresistfilm 17 eine ausreichende Überlappung aufweisen kann.
Unter Verwendung des strukturierten Fotoresistfilms 17 als Maske werden dann sowohl die Ätzstopschicht 16 als auch die Halbleiterschicht 15 selektiv einer Schrägätzung (taper etching) unterworfen, um auf diese Weise ihre nach der Strukturierung des Fotoresistfilms 17 freiliegenden Abschnitte zu entfernen, wie es in 5b dargestellt ist. Natürlich kann auch ein vertikaler Ätzprozeß für die Entfernung der freiliegenden Abschnitte der Schichten 15 und 16 verwendet werden. Danach wird der Fotoresistfilm 17 entfernt.
Der Schrägätzprozeß wird durch Naßätzen der Ätzstoppschickt 16 unter Verwendung einer gepufferten Oxidätzlösung (BOE) und dann durch Trockenätzen der Halbleiterschicht 15 mittels eines Ätzgases aus CF₄ + O₂ oder C₂ClF₅ : O₂ erzielt.
Dort, wo die Halbleiterschicht 15 aus einer amorphen Siliziumschicht besteht, kann die Schrägätzung mit einem Schrägwinkel von nicht mehr als 20° unter Verwendung eines Ätzgases aus C₂ClF₅ : O₂ = 5 : 4 geteilt werden.
Alternativ werden sowohl die Ätzstopschicht 16 als auch die Halbleiterschicht 15 mittels des Trockenätzprozesses strukturiert. Dort, wo die Ätzstoppschicht 16 und die Halbleiterschicht 15 aus einer SiN_x-Schicht bzw. einer amorphen Siliziumschicht bestehen, können sie gleichzeitig unter Verwendung eines Ätzgases aus C₂ClF₅ : SF₆O₂ = 6 : 4 : 3 schräg geätzt werden.
Danach werden eine hoch konzentriert dotierte n-Typ-Halbleiterschicht 18 und eine Metallschicht 19 nacheinander über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur abgeschieden, wie es in 5c dargestellt ist. Die hoch konzentriert dotierte n-Typ-Halbleiterschicht 18 und die Metallschicht 19 werden selektiv an ihren über der Ätzstoppschicht 16 liegenden Stellen entfernt, um auf diese Weise Source- und Drain-Elektroden 19a und 19b zu bilden, wie es in 1f dargestellt ist. Auf diese Weise wird ein TFT erzielt.
Bei diesem, gemäß der dritten Ausführungsform hergestellten TFT, weist die Halbleiterschicht 15, die als aktive Schicht des TFT dient, eine kleinere Breite als die Gate-Elektrode 12 auf.
Die 6a bis 6d sind Querschnittsansichten, die jeweils ein Verfahren zur Herstellung eines TFT's gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellen. Nach diesem Verfahren wird die in den 5a und 5b dargestellte Schrägätztechnik sowohl zur Strukturierung einer Ätzstoppchicht als auch einer Halbleiterschicht verwendet. Ein freiliegender Bereich der Halbleiterschicht wird hoch konzentriert mit n-Typ-Verunreinigungsionen implantiert, um eine hoch konzentriert dotierte n-Typ-Halbleiterschicht zu bilden. Diesem Verfahren gemäß wird ebenfalls eine Silizidschicht ausgebildet, um einen Kontaktwiderstand an einer Grenzschicht zwischen der hoch konzentriert dotierten n-Typ-Halbleiterschicht und einer danach abgeschiedenen Metallschicht zu reduzieren. In den 6a bis 6d sind Elemente, die denen der 1a bis 1f entsprechen, mit denselben Bezugszeichen bezeichnet.
Der vierten Ausführungsform gemäß, wird eine undurchsichtige Metallschicht auf einem isolierenden Substrat 11 ausgebildet und danach strukturiert, um eine Gate-Elektrode 12 zu erzeugen, wie sie in 6a dargestellt ist. Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate-Isolationsfilm 14 mit einem niedrigen Brechungsindex, eine Halbleiterschicht 15, eine Ätzstoppschicht 16 und ein Fotoresistfilm 17 nacheinander abgeschieden. Unter der Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur dann unter Verwendung der Selbstjustierungstechnik einer rückseitigen Belichtung ausgesetzt. Danach wird zur Strukturierung des Fotoresistfilms 17 eine Entwicklung durchgeführt.
Unter Verwendung des strukturierten Fotoresistfilms 17 als Maske (bezeichnet durch die Andeutungslinie in 6a) werden dann sowohl die Ätzstoppschicht 16 als auch die Halbleiterschicht 15 selektiv geätzt. Danach wird der Fotoresistfilm 17 entfernt.
N-Typ-Verunreinigungsionen werden in hoher Konzentration in beide freiliegenden Seitenoberflächen der strukturierten Halbleiterschicht 15 implantiert, um hoch konzentriert dotierte n-Typ-Halbleiterschichten 23 zu bilden, wie es in 6b dargestellt ist. Die Ionenimplantation wird ohne jeden zusätzlichen Maskenprozeß, nur unter Verwendung der strukturierten Ätzstopschicht 16 als Maske ausgeführt.
Bei der Ionenimplantation werden Phosphorionen unter Verwendung von PH₃-Gas und H₂-Gas implantiert.
Danach wird eine aus einem Metall wie Cr oder Mo mit hohen Schmelzpunkt bestehende hochschmelzende Metallschicht 19 über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur abgeschieden und danach einer Wärmebehandlung oder einem Ausheilprozeß (annealing step) unterzogen, wie es in 6c dargestellt ist. Während des Ausheilprozesses reagiert die hochschmelzende Metallschicht 19 mit den Halbleiterschichten 23, wodurch an deren Grenzschichten jeweils Silizidschichten 24 gebildet werden, wie es in 6d dargestellt ist. Dort wo die hochschmelzende Metallschicht 19 aus Cr besteht, wird ein Silizid in der Form von CrSi_x gebildet. Andererseits wird ein Silizid in der Form von MoSi_x in dem Falle gebildet, daß Mo verwendet wird. Zum Schluß wird die hochschmelzende Metallschicht 19 an ihren Stellen, die über der Ätzstoppschicht 16 angeordnet sind, selektiv entfernt, um auf diese Weise Source- und Drain-Elektroden 19a und 19b zu bilden. Auf diese Weise wird ein TFT erzielt.
Nach der vierten Ausführungsform werden die Ätzstoppschicht, die Halbleiterstruktur und die hoch konzentriert dotierten n-Typ-Halbleiterschichten mittels einer sich vollständig selbst justierenden Technik ausgebildet. Dementsprechend wird die Herstellung vereinfacht.
Die 7a bis 7f sind Querschnittsansichten, die jeweils ein Verfahren zur Herstellung eines TFT's gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellen. Nach diesem Verfahren werden anstelle der vorstehend erwähnten gleichzeitigen Strukturierung zwei unabhängige Strukturierungsschritte für eine Ätzstoppschicht und eine Halbleiterschicht ausgeführt. Für die Ausbildung einer hoch konzentriert dotierten n-Typ-Halbleiterschicht wird eine Ionenimplantation durchgeführt. Diesem Verfahren gemäß wird auch eine Silizidschicht ausgebildet. In den 7a bis 7f sind Elemente, die denen in den 1a bis 1f entsprechen, mit denselben Bezugszeichen bezeichnet.
Der fünften Ausführungsform gemäß, wird eine undurchsichtige Metallschicht auf einem isolierenden transparenten Substrat 11 ausgebildet und danach strukturiert, um eine Gate-Elektrode 12 zu erzeugen, wie sie in 7a dargestellt ist. Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate-Isolationsfilm 14 mit einem niedrigen Brechungsindex, eine Halbleiterschicht 15, eine Ätzstoppschicht 16 und ein erster Fotoresistfilm 17 nacheinander abgeschieden.
Danach wird die sich ergebende Struktur unter Verwendung der Gate-Elektrode 12 als Maske einer rückseitigen Belichtung mittels der Selbstjustierungstechnik unterzogen. Anschließend wird zur Strukturierung des ersten Fotoresistfilms 17 ein Entwicklung durchführt, wie es in 7b dargestellt ist. Unter Verwendung des Fotoresistfilms als Maske wird dann die Ätzstoppschicht 16 selektiv geätzt. Anschließend wird der Fotoresistfilm entfernt.
Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur wird dann ein zweiter Fotoresistfilm 25, wie in 7c dargestellt, abgeschieden. Unter der Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur dann unter Verwendung der Selbstjustierungstechnik einer rückseitigen Belichtung ausgesetzt. Danach wird zur Strukturierung des zweiten Fotoresistfilms 25 eine Entwicklung durchgeführt. Unter Verwendung des strukturierten Fotoresistfilms 17 als Maske wird dann die Halbleiterschicht 15 selektiv geätzt.
Nach dem Abschluß der Strukturierungsschritte sollte die strukturierte Halbleiterschicht 15 ein Breite aufweisen, die größer als die der Ätzstoppschicht 16, aber kleiner als die der Gate-Elektrode 12 ist. Zu diesem Zweck wird die Belichtung des ersten Fotoresistfilms 17 unter Verwendung einer höheren Energie als der, die für den zweiten Fotoresistfilm 25 verwendet wird, ausgeführt. Alternativ fällt linear polarisiertes Licht in einem Winkel von 45° bei der Belichtung für den ersten Fotoresistfilm 17 auf das Substrat 11 und in einem Winkel von 90° bei der Belichtung für den zweiten Fotoresistfilm 25. Dementsprechend können die Fotoresistfilme 17 und 25 für verschiedene Breiten strukturiert werden. Durch die Verwendung der in der vorstehend erwähnten Art strukturierten Fotoresistfilme 17 und 25 wird die Halbleiterschicht 15 so strukturiert, daß sie eine größere Breite als die der Ätzstoppschicht 16, aber eine kleinere als die der Gate-Elektrode 12 aufweist.
Dann wird der zweite Fotoresistfilm 25, wie in 7 dargestellt, entfernt. Unter Verwendung der Ätzstoppschicht 16 als Maske werden in beide freiliegenden seitlichen Endabschnitte der strukturierten Halbleiterschicht 15 n-Typ-Verunreinigungsionen in hoher Konzentration implantiert, um hoch konzentriert dotierte n-Typ-Halbleiterschichten 23 zu erzeugen.
Danach wird eine aus einem Metall wie z.B. Cr oder Mo mit hohen Schmelzpunkt bestehende hochschmelzende Metallschicht 19 über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur abgeschieden und danach einem Ausheilprozess unterzogen, wie es in 7e dargestellt ist. Während des Ausheilprozesses reagiert die hochschmelzende Metallschicht 19 mit den Halbleiterschichten 15 und 23, wodurch an Stellen, an denen die hochschmelzende Metallschicht 19 mit der Halbleiterschicht 15 bzw. 23 in Kontakt steht, Silizidschichten 24 gebildet werden. Das Silizid jeder Schicht 24 ist ein aus der Reaktion zwischen der Metallschicht 19 und beider Halbleiterschichten 15 und 23 entstandenes Reaktionsprodukt und weist eine Ätzselektivität auf, die höher als die der Metallschicht 19 und der Halbleiterschichten 15 und 23 ist.
Zum Schluß wird die hochschmelzende Metallschicht 19 an ihren Stellen, die über der Ätzstoppschicht 16 angeordnet sind, selektiv entfernt, um auf diese Weise Source- und Drain-Elektroden 19a und 19b zu bilden. Auf diese Weise wird ein TFT erzielt.
Um, wie vorstehend erwähnt, nur den Bereich der Metallschicht 19, der über der Ätzstoppschicht 16 angeordnet ist, zu entfernen, kann eine Fotoresistfilmmaske zur ausschließlichen Belichtung derjenigen Metallschichtabschnitte, die über der Ätzstoppschicht 16 angeordnet sind, unter Verwendung eines weiteren Fotoresistfilms eingesetzt werden. Danach wird die freiliegende Metallschicht unter Verwendung der Fotoresistfilmmaske selektiv entfernt. In diesem Falle wird im Vergleich zum Fotolithographieprozeß ein größerer Rand erzielt. Dieses beruht darauf, daß die an der Grenzschicht zwischen der Metallschicht 19 und jeder Halbleiterschicht 15 und 23 ausgebildete Silizidschicht 24 als Ätzstopp auch dann dient, wenn eine leichte Fehlausrichtung bei der Ausrichtung der Fotoresistfilmmaske auftritt. In diesem Falle können die Source- und Drain-Elektroden 19a und 19b direkt ohne Ausbildung der Silizidschichten 24 gebildet werden.
Die vorstehend erwähnten Verfahren der vorliegenden Erfindung haben die folgenden Wirkungen:
Es wird erstens eine ausreichende Überlappungstrecke erzielt, da die Überlappungsstrecke bis zu einer Länge von 2μm oder größer unter Ausnutzung einer Berechungsindegdifferenz von zwei oder drei Gate-Isolationsfilmen mit unterschiedlichen Brechungsindizes justiert werden kann. Demzufolge wird eine Verbesserung der Ausbeute erreicht.
Es wird zweitens der Leckstrom aufgrund von Gegenlicht auf ein Minimum reduziert, da die Halbleiterschicht ein Breite aufweist, die kleiner als die der Gate-Elektrode ist. Da die Silizidschicht zwischen der Halbleiterschicht und der Metallschicht ausgebildet ist, ist es möglich, den Kontaktwiderstand zu verringern und somit die Bauelementeigenschaften zu verbessern.
Es wird drittens ein vereinfachter Herstellungsprozess und eine verbesserte Ausbeute erzielt, da die hoch konzentriert dotierte n-Typ-Halbleiterschicht durch eine Implantation von n-Typ-Verunreinigungsionen unter Verwendung eines selbstjustierenden Prozesses hergestellt wird; und es wird viertens eine verbesserte Bildqualität der LCD-Einrichtung erreicht, wenn ein TFT, der nach einem der vorstehend erwähnten Verfahren hergestellt wird, als Schaltelement der LCD verwendet wird.
Nachdem die bevorzugten Ausführungsformen der Erfindung zum Zwecke der Darstellung offenbart wurden, sind für den Fachmann auf diesem Gebiet verschiedene Modifikationen; Zusätze und Ersetzungen möglich, ohne vom dem Umfang und der Idee der Erfindung abzuweichen, so wie sie in den beigefügten Patentansprüchen offenbart ist.

Claims

Verfahren zur Herstellung eines Dünnfilmtransistors mit den Schritten: (a) Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat; (b) Aufeinanderschichten von mehr als zwei Gate-Isolationsfilmen mit verschiedenen Brechungsindizes in der Reihenfolge zu einem niedrigeren Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstoppschicht und eines Fotoresistfilms in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung des Gate-Isolationsfilms; (c) Unterziehen der sich ergebenden Struktur einer rückseitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des Fotoresistfilms in der Weise, daß die Gate-Elektrode sowohl mit einer in einem nachfolgenden Schritt auszubildenden Source-Elektrode bzw. Drain-Elektrode um eine vorgegebene Überlappungsstrecke überlappt werden kann; (d) selektives Ätzen der Ätzstopschicht unter Verwendung des strukturierten Fotoresistfilms als Maske; (e) Entfernen des strukturierten Fotoresistfilms und dann sequentielles Abscheiden einer hoch konzentriert dotierten n-Typ-Halbleiterschicht und einer Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur; und (f) selektives Entfernen der entsprechenden Bereiche der hoch konzentriert dotierten n-Typ-Halbleiterschicht und der Metallschicht, die über der strukturierten Ätzstoppschicht ausgebildet sind, um die Source-Elektrode und die Drain-Elektrode zu bilden.
Verfahren nach Anspruch 1, wobei ein erster Gate-Isolationsfilm einem Brechungsindex von größer als 2 und ein auf dem ersten Gate-Isolationsfilm angeordneter zweiter Gate-Isolationsfilm einen Brechungsindex von nicht größer als 2 aufweist.
Verfahren nach Anspruch 2, wobei der erste Gate-Isolationsfilm aus Ta₂O₅ oder TiO₂ und der zweite Gate-Isolationsfilm aus einem aus der Gruppe Al₂O₅, SiO₂ und SiO_xN_y ausgewählten Material besteht.
Verfahren nach Anspruch 1, wobei die Gate-Isolationsfilme einen Dreifachschichtaufbau mit einem ersten Gate-Isolationsfilm mit einem Brechungsindex von größer als 2, einem auf dem ersten Gate-Isolationsfilm angeordneten zweiten Gate Isolationsfilm mit einem Brechungsindex von nicht mehr als 2 und einem auf dem zweiten Gate-Isolationsfilm angeordneten dritten Gate-Isolationsfilm mit einem Brechungsindex von nicht mehr als 1 bilden.
Verfahren nach Anspruch 4, wobei der erste Gate-Isolationsfilm bis zu einer Dicke von nicht weniger als 100 nm abgeschieden ist, der zweite Gate-Isolationsfilm bis zu einer Dicke von nicht weniger als 100 nm abgeschieden ist, und der dritte Gate-Isolationsfilm bis zu einer Dicke von weniger als 100 nm abgeschieden ist.
Verfahren nach Anspruch 4 oder 5, wobei der zweite Gate-Isolationsfilm und der dritte Gate-Isolationsfilm aus SiO₂ bzw. einer Si-N-Verbindung bestehen.
Verfahren nach einem der Ansprüche 1 bis 6, wobei die Schritte zum Ausbilden der Gate-Elektrode und zum Aufeinanderschichten mehrerer Gate-Isolationsfilme die folgenden Schritte umfassen: Ausbilden der Gate-Elektrode mittels eines anodisch auftragbaren Metalls; Anodisches Oxidieren der Gate-Elektrode, um einen ersten Gate-Isolationsfilm über einer Oberfläche der Gate-Elektrode auszubilden; und sequentielles Ausbilden eines zweiten Gate-Isolationsfilms mit einem kleineren Brechungsindex als dem des ersten Gate-Isolationsfilms und eines dritten Gate-Isolationsfilms mit einem kleineren Brechungsindex als dem des zweiten Gate-Isolationsfilms über der gesamten freiliegenden Fläche der sich ergebenden Struktur.
Verfahren nach Anspruch 7, wobei die Gate-Elektrode aus Ta oder Ti besteht.
Verfahren nach einem der Ansprüche 1 bis 8, wobei die vorgegebene Überlappungslänge 1 bis 2 μm beträgt.
Verfahren zur Herstellung eines Dünnfilmtransistors mit den Schritten: (a) Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat; (b) Aufeinanderschichten mehrerer Gate-Isolationsfilme mit verschiedenen Brechungsindizes in der Reihenfolge zu einem niedrigern Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstoppschicht und eines Fotoresistfilms in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung des Gate-Isolationsfilms; (c) Unterziehen der sich ergebenden Struktur einer rückseitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des Fotoresistfilms; (d) selektives Schrägätzen der Ätzstoppschicht und der Halbleiterschicht unter Verwendung des strukturierten Fotoresistfilms als Maske; (e) Entfernen des strukturierten Fotoresistfilms und dann sequentielles Abscheiden einer hoch konzentriert dotierten n-Typ-Halbleiterschicht und einer Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur; und (f) selektives Entfernen der entsprechenden Bereiche der hoch konzentriert dotierten n-Typ-Halbleiterschicht und der Metallschicht, die über der strukturierten Ätzstoppschicht ausgebildet sind, um die Source-Elektrode und die Drain-Elektrode zu bilden.
Verfahren nach Anspruch 10, wobei die Ätzstoppschicht und die Halbleiterschicht in dem Schritt (d) selektiv vertikal geätzt werden.
Verfahren nach Anspruch 10 oder 11, das ferner anstelle des Schrittes (e) nach dem Schritt (d) die folgenden Schritte aufweist: Implantieren von n-Typ-Verunreinigungsionen in hoher Konzentration in beide freiliegenden Seitenoberflächen der strukturierten Halbleiterschicht, um eine hoch konzentriert dotierte n-Typ-Halbleiterschicht auszubilden; und Abscheiden einer hochschmelzenden Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur und Wärmebehandlung oder Ausheilen der hochschmelzenden Metallschicht, um eine Silizidschicht an einer Grenzschicht zwischen der Metallschicht und jeder der hoch konzentriert dotierten n-Typ-Halbleiterschichten herzustellen.
Verfahren nach Anspruch 12, wobei bei dem Schritt, der die hoch konzentrierten n-Typ-Verunreinigungsionen betrifft, Phosphorionen mittels eines PH₃-Gases und eines H₂-Gases implantiert werden.
Verfahren nach Anspruch 12 oder 13, wobei die hochschmelzende Metallschicht aus Cr oder Mo besteht.
Verfahren nach einem der Ansprüche 10 bis 14, wobei der Schritt (d) die folgenden Schritte umfaßt: Naßätzen der Ätzstoppschicht mittels einer gepufferten Ogidätzlösung unter einer Bedingung, daß der strukturierte Fotoresistfilm als Maske verwendet wird; und Trockenätzen der Halbleiterschicht mittels eines Ätzgases aus CF₄ + O₂ oder C₂ClF₅ : O₂ unter derselben Maskenbedingung wie bei dem Naßätzen.
Verfahren nach Anspruch 15, wobei in einem Falle, bei dem die Halbleiterschicht aus einem amorphen. Silizium besteht, die Halbleiterschicht in dem Trockenätzschritt mittels eines Ätzgases aus C₂ClF₅ : O₂ = 5 : 4 schräg geätzt wird.
Verfahren nach einem der Ansprüche 10 bis 16, wobei die Ätzstoppschicht und die Halbleiterschicht aus einer Si-N-Verbindung bzw. amorphen Silizium bestehen, so daß sie gleichzeitig mittels eine Ätzgases aus C₂ClF₅ : SF₆ : O₂ = 6 : 4 : 3 in dem Schritt (d) geätzt werden können.
Verfahren nach 10 oder 12, wobei das Schrägätzen in dem Schritt (d) bei einem Schrägwinkel von nicht mehr als 20° durchgeführt wird.
Verfahren zur Herstellung eines Dünnfilmtransistors mit den Schritten: (a) Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat; (b) Aufeinanderschichten mehrerer Gate-Isolationsfilme mit verschiedenenBrechungsindizes in der Reihenfolge zu einem niedrigerem Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstoppschicht und eines ersten Fotoresistfilms in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung der Gate-Isolationsfilme; (c) Unterziehen der sich ergebenden Struktur einer ersten rückseitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des ersten Fotoresistfilms in der Weise, so daß der strukturierte erste Fotoresistfilm eins Breite aufweist, die kleiner als die der Gate-Elektrode ist; (d) selektives Ätzen der Ätzstopschicht unter Verwendung des strukturierten ersten Fotoresistfilms als Maske und dann Entfernen des strukturierten ersten Fotoresistfilms; (e) Abscheiden eines zweiten Fotoresistfilms über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur, Unterziehen der sich ergebenden Struktur einer zweiten rückseitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des zweiten Fotoresistfilms in der Weise, so daß der strukturierte zweite Fotoresistfilm eine Breite aufweist, die kleiner als die der Gate-Elektrode, aber größer als die der strukturierten Ätzstopschicht ist; (f) selektives Ätzen der Halbleiterschicht unter Verwendung des strukturierten zweiten Fotoresistfilms als Maske und dann Entfernen des strukturierten zweiten Fotoresistfilms; (g) Implantieren von n-Typ-Verunreinigungsionen in hoher Konzentration in beide freiliegenden seitlichen Endabschnitte der strukturierten Halbleiterschicht unter Verwendung der Ätzstoppschicht als Maske, und dann Abscheiden einer hochschmelzenden Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur; (h) Wärmebehandeln oder Ausheilen der hochschmelzenden Metallschicht, um eine Silizidschicht an einer Grenzschicht zwischen der Metallschicht und der Halbleiterschicht auszubilden; und (i) selektives Entfernen des Bereichs der Metallschicht, der über der strukturierten Ätzstopschicht ausgebildet ist, um die Source-Elektrode und die Drain-Elektrode zu bilden.
Verfahren nach Anspruch 19, wobei die erste rückseitige Belichtung und die zweite rückseitige Belichtung unter einer Bedingung ausgeführt werden, daß die bei der ersten Belichtung eingesetzte Energie höher als die bei der zweiten rückseitigen Belichtung eingesetzte ist, so daß die Halbleiterschicht in der Weise strukturiert werden kann, daß sie eine größere Breite als die strukturierte Ätzstoppschicht, aber eine kleinere Breite als die Gate-Elektrode aufweist.
Verfahren nach Anspruch 19 oder 20, wobei linear polarisiertes Licht mit einem Winkel von 45° bei der ersten rückseitigen Belichtung und mit einem Winkel von 90° bei der zweiten rückseitigen Belichtung auf das Substrat fällt.
Verfahren nach einem der Ansprüche 19 bis 21, wobei die Source-Elektrode und die Drain-Elektrode ohne Ausbildung der Silizidschicht ausgebildet werden.
Dünnfilmtransistor, der nach einem Verfahren nach einem der vorstehenden Ansprüche hergestellt werden kann.