DE4324479A1 - Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen - Google Patents

Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen

Info

Publication number
DE4324479A1
DE4324479A1 DE4324479A DE4324479A DE4324479A1 DE 4324479 A1 DE4324479 A1 DE 4324479A1 DE 4324479 A DE4324479 A DE 4324479A DE 4324479 A DE4324479 A DE 4324479A DE 4324479 A1 DE4324479 A1 DE 4324479A1
Authority
DE
Germany
Prior art keywords
pads
solder
solder paste
structures
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4324479A
Other languages
English (en)
Other versions
DE4324479B4 (de
Inventor
Frank-Dieter Hauschild
Frank Lamping
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Blaupunkt Werke GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Blaupunkt Werke GmbH filed Critical Blaupunkt Werke GmbH
Priority to DE4324479A priority Critical patent/DE4324479B4/de
Publication of DE4324479A1 publication Critical patent/DE4324479A1/de
Application granted granted Critical
Publication of DE4324479B4 publication Critical patent/DE4324479B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen nach dem Oberbegriff des Anspruchs 1.
Komplexe elektrische Schaltungen werden häufig in Teilbereiche unterteilt, die auch mechanisch voneinander separiert werden, zum Beispiel aus Gründen der separaten Testbarkeit oder der Austauschbarkeit von Teilbereichen der Schaltung. Diese Teilbereiche werden Module genannt. Ein Beispiel für solche Module sind auf Keramik gedruckte Dickschichten, die mit SMD-Bauele­ menten und ggf. unverpackten ICs bestückt sind - sogenannte Hybride. Ein Modul könnte im Extremfall auch nur ein einziges Bauelement umfassen, zum Beispiel einen integrierten Schaltkreis. Die elektrische und mechanische Verbindung von Modulen mit dem Rest der elektrischen Schaltung, der "Mutter-Leiterplatte", erfolgt über die Anschlüsse des Moduls.
Bei randständiger Anordnung der Anschlüsse am Modul ist durch die Länge des Modulrandes entweder die Anzahl der Anschlüsse beschränkt (für gegebe­ nes Raster), oder das Raster wird sehr fein ("Fine Pitch", bei hoher Anschlußzahl). Beispiele für Module mit randständigen Anschlüssen sind Hybride, Small-Outline-ICs (SO-ICs), Quad Flat Packs (QFPs).
Es sind jedoch auch Module bekannt, die wesentlich größere Abstände zwischen den Anschlußkontakten zulassen, wobei die Anschlußkontakte auf der Unterseite der Module flächig angeordnet sind und jeder einzelne Anschluß von einer lötfähigen Metallstruktur gebildet wird (Ball Grid Array (BGA)). Zur Herstellung der Metallstrukturen werden aus Blei-Zinn- Lot oder anderen Loten hergestellte Lotkugeln sequentiell (langsam, hoher Zeitaufwand) oder parallel (sehr teure Maschinen) aus einem Vorrat aufge­ nommen, die Kugeln oder das Substrat (Keramik, Modulleiterplatte usw.) mit einem Flußmittel benetzt, die Kugeln auf die zur Kontaktierung vorgesehe­ nen Stellen aufgesetzt und in einem Reflow-Prozeß umgeschmolzen. Ein derartiges Herstellungsverfahren erfordert eine sehr hohe Genauigkeit der Kugelgrößen, einen hohen Maschinenaufwand oder lange Bestückungszeiten und eine hohe Bestückungsgenauigkeit. Für jedes Anschlußmuster sind zudem teure Werkzeuge erforderlich. Der Verlust einer einzigen Kugel führt bereits zu einem fehlerhaften Modul.
Die Hauptanmeldung Az.: P 43 16 007.7 bezieht sich auf ein Verfahren zur Herstellung von lötfähigen Metall-Strukturen zur Kontaktierung von elektri­ schen Modulen, bei dem die zur elektrischen und mechanische Verbindung mit einer Mutter-Leiterplatte vorgesehenen lötfähigen Strukturen auf der Unterseite des Moduls angeordnet werden (Ball Grid Arrays), und bei dem ferner auf kreisförmig ausgebildete, an der Unterseite des Moduls vorgese­ hene Leiterbahnen-Pads aus einer Lotpaste bestehende, die Leiterbahnen- Pads überdeckende Lotpasten-Pads aufgetragen werden, wobei der Durchmesser der Lotpasten-Pads wesentlich größer als der Durchmesser der Leiterbahnen- Pads ist und die Durchmesser der Pads und die Lotpasten-Schichtdicke derart aufeinander abgestimmt sind, daß bei einem anschließenden, durch Wärmeeinwirkung erzielten Aufschmelzen der Lotpasten-Pads diese in annä­ hernd kugelförmig oder warzenartig ausgebildete lötfähige Strukturen umgeformt werden.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren nach der Hauptan­ meldung so zu verbessern, daß die lötfähigen Strukturen mit einer sehr hohen Zuverlässigkeit hergestellt werden können.
Diese Aufgabe wird bei einem gattungsgemäßen Verfahren durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß beim Aufschmelzen der Lotpasten-Pads ein Abwandern und damit ein Verloren­ gehen einzelner Lotkugeln weitgehend ausgeschlossen wird. Mit den im Anspruch 2 angegebenen Maßnahmen wird das Einfangen und Anstechen der aufgeschmolzenen Lotkugeln zusätzlich erleichtert.
In den Fig. 1 bis 5 sind Skizzen eines nach dem erfindungsgemäßen Verfahren der Hauptanmeldung mit lötfähigen Metallstrukturen versehenen elektrischen Moduls dargestellt.
Es zeigen:
Fig. 1 die Draufsicht,
Fig. 2 eine Seitenansicht und
Fig. 3 die Unteransicht eines nach dem vorgeschlagenen Verfahren mit lötfähigen Anschlüssen versehenen Moduls,
Fig. 4 eine geschnittene Seitenansicht mit aufgebrachten Lotpasten-Pads und
Fig. 5 eine geschnittene Seitenansicht mit aufgeschmolzenen Lotpasten-Pads.
Ferner zeigen, stark vergrößert dargestellt:
Fig. 6 einen Ausschnitt einer geschnittenen Seitenansicht mit einem aufgebrachten Lotpasten-Pad,
Fig. 7 den Ausschnitt mit dem zu einer Kugel aufgeschmolzenen flüssigen Lötzinn und
Fig. 8 den Ausschnitt mit einer auf einem Leiterbahnen-Pad erstarrten kugelförmig ausgebildeten Lötstruktur gemäß dem Zusatz zur Hauptanmeldung.
Eine als Substrat 1 dienende Leiterplatte eines elektrischen Moduls ist auf ihrer Unterseite beispielsweise mit einer 12×12 Kontaktstellen umfassenden Anschlußmatrix 3 versehen. Die von der Modulbauform erfaßten Bauelemente befinden sich auf der Oberseite des Substrats, unter einer Kappe 4. Die Kontaktstellen werden durch Leiterbahnen-Pads 5 bestimmt, die in einem Rasterabstand A von beispielsweise 2 mm auf der Unterseite des Substrats 1 angeordnet sind.
Zur Herstellung von lötfähigen Metallstrukturen 6 auf der Unterseite des Substrats 1 wird wie folgt verfahren: Auf die kreisförmig ausgebildeten Leiterbahnen-Pads 5 werden diese überdeckende kreisförmig ausgebildeten Lotpasten-Pads 7 aufgetragen. Das Auftragen kann durch Dispensen von Lotpaste oder durch Lotpastendruck (Sieb, Schablone, . . . ) erfolgen. Anschließend werden die gegebenenfalls noch feuchten Lotpasten-Pads bei einem durch Wärmeeinwirkung erzielten Aufschmelzen zu den kugelförmig bis warzenartig ausgebildeten lötfähigen Strukturen 6 umgeformt. Für das vorgenannte Ausführungsbeispiel, bei dem die Leiterbahnen-Pads 5 einen Durchmesser D von 0,5 mm aufweisen, wurden Lotpasten-Pads 7 mit einem Durchmesser D₂ von 1,2 mm und einer Lotpastenschichtdicke S von 0,28 mm als sehr vorteilhaft für die Bildung von kugelförmigen Metallstrukturen 6 ermittelt. Bei einer derartigen Abstimmung und bei einer Lotpaste mit Sn60 Pb40 entstehen durch die Oberflächenspannung des Lotes annähernd kugelförmige Strukturen mit einer Höhe von etwa 0,4 mm.
Um zu verhindern, daß die beim Aufschmelzen während einer Übergangsphase aus den Lotpasten-Pads 7 sich bildenden Kugeln 7′ aus flüssigem Lötzinn die Leiterbahnen-Pads 5 verlassen, sind die einzelnen Leiterbahnen-Pads 5 einerseits mit einer scharf ausgebildeten Kante 8 versehen und anderer­ seits in einem vorgegebenen Abstand von einer Schicht Lötstopplack 9 umgeben. Der die Kante 8 des Leiterbahnen-Pads 5 ringförmig umgebende lötstopplackfreie Zwischenraum 10, der von dem Lotpasten-Pads 7 überragt wird, ist derart ausgelegt, daß er die beim Aufschmelzen des zugehörigen Lotpasten-Pads 7 sich bildende Kugel 7′ aus flüssigem Lötzinn derart auffängt, daß sie einen von der scharf ausgebildeten Kante 8 des Leiterbahnen-Pads 5 hervorgerufenen Anstich ihrer durch die Oberflächen­ spannung bedingten Außenhaut erfährt, der bewirkt, daß die noch flüssige Kugel 7′ auf das Leiterbahnen-Pad 5 aufspringt, dieses benetzt und dort zu einer kugelförmig oder warzenartig ausgebildeten Struktur 6 erstarrt. Um das Einfangen und Anstechen der aufgeschmolzenen Lotkugel 7′ noch sicherer zu machen, sind die die lötstopplackfreien Zwischenräume 10 umgebenden inneren Wandungen der Lötstopplackschicht 9 als trichterförmige Schrägen 11 ausgebildet.

Claims (2)

1. Verfahren zur Herstellung von lötfähigen Metall-Strukturen zur Kontaktierung von elektrischen Modulen, bei dem die zur elektrischen und mechanischen Verbindung mit einer Mutter-Leiterplatte vorgesehe­ nen lötfähigen Strukturen auf der Unterseite des Moduls angeordnet werden (Ball-Grid-Arrays), nach Patentanmeldung Az.: P 43 16 007.7, und bei dem auf kreisförmig ausgebildete, an der Unterseite des Moduls vorgesehene Leiterbahnen-Pads aus einer Lotpaste bestehende, die Leiterbahnen-Pads überdeckende Lotpasten-Pads aufgetragen werden, wobei der Durchmesser der Lotpasten-Pads wesentlich größer als der Durchmesser der Leiterbahnen-Pads ist und die Durchmesser der Pads und die Lotpasten-Schichtdicke derart aufeinander abgestimmt sind, daß bei einem anschließenden, durch Wärmeeinwirkung erzielten Auf­ schmelzen der Lotpasten-Pads diese in annähernd kugelförmig oder warzenartig ausgebildete lötfähige Strukturen umgeformt werden, dadurch gekennzeichnet, daß bei jedem der vorgesehenen Lötpunkte ein die Kante (8) eines Leiterbahnen-Pads (5) ringförmig umgebender lötstopplackfreier Zwischenraum (10) vorgesehen ist, welcher eine beim Aufschmelzen des zugehörigen Lotpasten-Pads (7) sich bildende Kugel (7′) aus flüssigem Lötzinn derart auffängt, daß sie einen von der scharf ausgebildeten Kante (8) des Leiterbahnen-Pads (5) hervorgerufenen Anstich ihrer Außenhaut erfährt, der bewirkt, daß die noch flüssige Kugel (7′) auf das Leiterbahnen-Pad (5) aufspringt, dieses benetzt und dort zu einer kugelförmig oder warzenartig ausgebildeten lötfähigen Struktur (6) erstarrt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die die lötstopplackfreien Zwischenräume (10) umgebenden inneren Wandungen der Lötstopplackschicht (9) als trichterförmige Schrägen (11) ausgebildet sind.
DE4324479A 1993-07-22 1993-07-22 Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen Expired - Fee Related DE4324479B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4324479A DE4324479B4 (de) 1993-07-22 1993-07-22 Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4324479A DE4324479B4 (de) 1993-07-22 1993-07-22 Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen

Publications (2)

Publication Number Publication Date
DE4324479A1 true DE4324479A1 (de) 1995-03-09
DE4324479B4 DE4324479B4 (de) 2009-03-26

Family

ID=6493368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4324479A Expired - Fee Related DE4324479B4 (de) 1993-07-22 1993-07-22 Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen

Country Status (1)

Country Link
DE (1) DE4324479B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778723A1 (de) * 1995-12-07 1997-06-11 Sagem S.A. Anordnung von elektronischen Karten, sowie Verfahren zu ihrer Herstellung
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10327882A1 (de) * 2003-06-19 2005-01-27 Infineon Technologies Ag Anordnung zur Verbesserung der Zuverlässigkeit von Lötverbindungen an Halbleiterprodukten mit BGA- oder BGA-ähnlichen Komponenten
DE102010042379A1 (de) 2010-10-13 2012-04-19 Robert Bosch Gmbh Elektronisches Bauteil
DE102021129364A1 (de) 2021-11-11 2023-05-11 Cariad Se Verfahren und Prüfsystem zum Messen zumindest eines elektrischen Signals an einem BGA-Baustein im auf einer Leiterplatte verlöteten Zustand sowie zugehörige Leiterplatte und Messsonde

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307766A1 (de) * 1987-09-09 1989-03-22 Siemens Aktiengesellschaft Leiterplatte zum Bestücken mit SMD-Bausteinen
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
EP0542149A2 (de) * 1991-11-11 1993-05-19 Siemens Aktiengesellschaft Verfahren zur Herstellung von Lotflächen auf einer Leiterplatte und Lotpastenfolie zur Durchführung des Verfahrens

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307766A1 (de) * 1987-09-09 1989-03-22 Siemens Aktiengesellschaft Leiterplatte zum Bestücken mit SMD-Bausteinen
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
EP0542149A2 (de) * 1991-11-11 1993-05-19 Siemens Aktiengesellschaft Verfahren zur Herstellung von Lotflächen auf einer Leiterplatte und Lotpastenfolie zur Durchführung des Verfahrens

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778723A1 (de) * 1995-12-07 1997-06-11 Sagem S.A. Anordnung von elektronischen Karten, sowie Verfahren zu ihrer Herstellung
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10327882A1 (de) * 2003-06-19 2005-01-27 Infineon Technologies Ag Anordnung zur Verbesserung der Zuverlässigkeit von Lötverbindungen an Halbleiterprodukten mit BGA- oder BGA-ähnlichen Komponenten
DE102010042379A1 (de) 2010-10-13 2012-04-19 Robert Bosch Gmbh Elektronisches Bauteil
WO2012048997A1 (de) 2010-10-13 2012-04-19 Robert Bosch Gmbh Elektronisches bauteil
DE102021129364A1 (de) 2021-11-11 2023-05-11 Cariad Se Verfahren und Prüfsystem zum Messen zumindest eines elektrischen Signals an einem BGA-Baustein im auf einer Leiterplatte verlöteten Zustand sowie zugehörige Leiterplatte und Messsonde

Also Published As

Publication number Publication date
DE4324479B4 (de) 2009-03-26

Similar Documents

Publication Publication Date Title
DE69118642T2 (de) Montageeinrichtung zum Montieren von einem elektronischen Bauelement über einem Substrat bei der Oberflächemontagetechnologie
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE102006003931B3 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
EP1393604B1 (de) Leiterplatte mit einer darauf aufgebrachten kontakthülse
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
EP0867932B1 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE4326104A1 (de) Elektrische Baugruppe
DE4324479B4 (de) Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen
DE19816794A1 (de) Leiterplattenverbund
EP0484756A2 (de) Widerstandsanordnung in SMD-Bauweise
DE3853673T2 (de) Automatische Bandmontage-Packung.
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE4339989A1 (de) Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen
DE19831634B4 (de) Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE4208594A1 (de) Verfahren zur herstellung einer elektrischen, vorgefertigten baueinheit und deren befestigung auf einer leiterplatte
WO2005008772A2 (de) Elektronisches bauteil und flachleiterrahmen mit einer von lötmaterial nicht benetzbaren strukturen metallschicht zur herstellung des bauteils
DE19802580A1 (de) Elektrischer Schaltungsträger
DE102021117131A1 (de) Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses
DE4243356A1 (de) Bestückungsverfahren für eine Leiterplatte
DE102004027774A1 (de) Verfahren zur Herstellung mindestens einer Lötverbindung und elektrische Schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee