DE4244436C2

DE4244436C2 - Emitter-geschalteter Thyristor und Verfahren zu seiner Herstellung

Info

Publication number: DE4244436C2
Application number: DE4244436A
Authority: DE
Inventors: Tomohide Terashima; Gourab Majumdar
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-03-16
Filing date: 1992-12-29
Publication date: 2001-01-25
Anticipated expiration: 2012-12-30
Also published as: JPH05259183A; US5460981A; DE4244436A1; US5389801A; FR2688631A1; JP2957795B2; FR2688631B1

Description

Die Erfindung betrifft einen emitter-geschalteten Thyristor mit den Merkmalen des Oberbegriffes, von Patentan spruch 1 sowie ein Verfahren zur Herstellung eines solchen Thyristors. Thyristoren der hier betrachteten Art sind bei spielsweise aus der Veröffentlichung "Charakteristics of the Emitter Switched Thyristor" in IEEE Transactions on Electron Devices, Band 38, 1991, Seiten 1619-1623, be kannt. Folgende allgemeine Betrachtungen seien zum besseren Verständnis der Erfindung vorausgeschickt:

Fig. 27 zeigt in einer schematische Schnittansicht ei ne als sog. EST (Emitter Switched Thyristor = emitterge schalteter Thyristor) bezeichnete Halbleitervorrichtung. Auf einem p⁺-Substrat 1 ist durch epitaktisches Wachstum eine n^--Schicht 2 gebildet, auf einer Oberfläche der n^-- Schicht 2 ist ein p-Diffusionsbereich 3 gebildet, und des weiteren sind getrennt voneinander auf einer Oberfläche des Diffusionsbereiches 3 n⁺-Diffusionsbereiche 4a und 4b ge bildet.

Auf der Oberfläche des p-Diffusionsbereiches 3 zwischen den n⁺-Bereichen 4a und 4b liegt eine erste Gate-Elektrode 5a, die von der Umgebung durch einen Isolierfilm 6 isoliert ist. Ferner liegt auf der Oberfläche des p-Diffusionsberei ches 3 zwischen den n⁺-Diffusionsbereichen 4b und der n^-- Schicht 2 eine zweite Gate-Elektrode 5b, die durch den Isolier film 6 von der Umgebung isoliert ist. Eine Al-Si-Elektrode 7 befindet sich in Kontakt mit dem p-Diffusionsbereich 3 und dem n⁺-Diffusionsbereich 4a, und eine Metallelektrode 8 befindet sich in Kontakt mit dem p⁺-Substrat 1. Fig. 28 zeigt eine Äquivalenzschaltung dieser Halbleiter vorrichtung. Gemäß Fig. 28 ist ein Diffusionswiderstand, der sich von einem Teil in Kontakt mit der Elektrode 7 bis unterhalb der Elektrode 5a erstreckt, durch einen Wider stand R1 bezeichnet. Ferner ist ein Diffusionswiderstand, der sich unterhalb der Elektrode 5a bis unterhalb der Elektrode 5b erstreckt, mit einem Widerstand R2 be zeichnet.

Ein npn-Transistor B11 weist als Emitter den n⁺-Diffu sionsbereich 4a, als Basis den p-Diffusionsbereich 3 und als Kollektor den n⁺-Diffusionsbereich 4b und die n^-- Schicht 2 auf, und ein npn-Transistor B12 weist als Emitter den n⁺-Diffusionsbereich 4b, als Basis den p-Diffusionsbe reich 3 und als Kollektor die n^--Schicht 2 auf. Ein pnp- Transistor B13 weist als Emitter das p⁺-Substrat 1, als Ba sis die n^--Schicht 2 und als Kollektor den p-Diffusionsbe reich 3 auf.

Ein n-Kanal-MOS-Transistor M11 weist als Source den n⁺-Diffusionsbereich 4a, als Drain den n⁺-Diffusionsbereich gib, als Gate die Elektrode 5a sowie einen Kanalbereich des p⁺-Diffusionsbereiches 3 auf, und ein n-Kanal-MOS-Transi stor M12 weist als Source den n⁺-Diffusionsbereich 4b, als Drain die n^--Schicht 2, sowie einen Kanalbereich des p-Dif fusionsbereiches 3 auf.

Da die Elektroden 5a und 5b im allgemeinen auf demsel ben Potential in dieser Halbleitervorrichtung verwendet sind, bezeichnet "Elektrode 5" in einigen Fällen beide Elektroden. Falls ein Potential an der Elektrode 8 angeho ben wird, wobei die Elektroden 7 und 5 auf demselben Poten tial gehalten sind, erstreckt sich eine Verarmungsschicht vom pn-Übergang zwischen dem p-Diffusionsbereich 3 und der n^--Schicht 2, in die n^--Schicht. Im allge meinen wird sich zwischen dem p⁺-Substrat 1 und der n^--Schicht 2 eine n⁺-Schicht befinden, um zu verhindern, daß ein Ende der Verarmungsschicht das p⁺-Substrat 1 erreicht und ein Durchgreifen ("Punch Through") verursacht.

Falls die Spannung an der Elektrode 5 bezüglich der Elektrode 7 bei vorstehend dargestellter Situation angeho ben wird, wird im p-Diffusionsbereich 3 unmittelbar un terhalb der Elektrode 5 ein n-Inversionsbereich gebildet, und als Folge da von schalten die Transistoren M11 und M12 ein, und der EST schaltet ebenfalls ein. Fig. 29 zeigt den Fluß von Ladungs trägern in einem solchen EIN-Zustand. In Fig. 29 ist ein Fluß von Elektronen durch einen Pfeil mit unterbrochenen Linien dargestellt, während ein Fluß von Löchern durch ei nen Pfeil mit einer durchgehenden Linie dargestellt ist.

Elektronen fließen von dem n⁺-Diffusionsbereich 4a über den n⁺-Diffusionsbereich 4b zu der n^--Schicht 2, wäh rend Löcher von dem p⁺-Substrat 1 in den p-Diffusionsbe reich 3 eingeführt werden, wobei der Transistor B13 einge schaltet wird. Im allgemeinen fließen Löcher entsprechend einer Elektronenstromdichte, und demzufolge tritt eine re lativ große Anzahl von Löchern in den p-Diffusionsbereich 3 von der Umgebung der n-Inversionsschicht unmittelbar unter halb der Elektrode 5b ein. Viele von den hereinströmenden Löchern werden in einer horizontalen Richtung (eine Rich tung senkrecht zu den Grenzen zwischen den Bereichen) in den p-Diffusions bereich 3 geführt und erreichen die Elektrode 7.

Dabei verursacht der als Widerstände R1 und R2 wirken de p-Diffusionsbereich 3 einen Potentialanstieg bezüglich der Elektrode 7 bei dem p-Diffusi onsbereich 3 unmittelbar unterhalb des n⁺-Diffusionsberei ches 4b. Auf der anderen Seite ist der n⁺-Diffusionsbereich 4b über den n⁺-Diffusionsbereich 4a und die Inversionsschicht unmittel bar unterhalb der Elektrode 5a mit der Elektrode 7 verbun den, so daß der Potentialanstieg bei dem n⁺-Diffusi onsbereich 4b beträchtlich kleiner als der oben erwähnte Potentialanstieg an dem p-Diffusionsbereich 3 ist. Somit wird mit einem Anstieg des Löcherflusses in den p-Diffusionsbereich 3 ein Bereich zwischen dem n⁺-Diffusionsbereich 4b und dem p-Diffusionsbereich 3 in Durchlaßrichtung vorwärts vorgespannt, so daß Elektronen über den p-Diffusionsbereich 3 in die n^-- Schicht 2 eingeführt werden und den Transistor B12 ein schalten.

Der n⁺-Diffusionsbereich 4b, der p-Diffusionsbereich 3, die n^--Schicht 2 und das p⁺-Substrat 1 stellen Komponenten eines Thyristors bestehend aus den Transistoren B12 und B13 dar, wobei der Thyristor betätigt wird, wenn der Löcher strom bis zu einem gewissen Wert oder darüber ansteigt. Das Einschalten des Thyristors bewirkt, daß eine Stromdichte in einem EIN-Zustand des EST ansteigt, und daß dessen EIN-Wi derstand abfällt.

Wenn die Spannung an der Elektrode 5 verringert wird, wird die n-Inversionsschicht unmittelbar unter halb der Elektrode 5a gelöscht, und der Transistor M11, der in Reihe mit dem Thyristor aus den Transistoren B12 und B13 angeordnet ist, wird ausgeschaltet. Als Folge hiervon kön nen die von dem Emitter des n⁺-Diffusionsbereiches 4b des Transistors B12 in die Basis des p-Diffusionsbereiches 3 eingeführten Elektronen nicht geliefert werden, und der Be trieb des Thyristors stoppt. Die Löcher, die zuvor in die n^--Schicht 2 geführt Borden sind, fließen von dem p-Diffu sionsbereich 3 zur Elektrode 7 weg. Auf diese Weise wird der EST ausgeschaltet.

Der Thyristor gemäß der vorstehend beschriebenen Halb leitervorrichtung, bestehend aus den Transistoren B11 und B13 wird betätigt, wenn der Strom zwischen den Elektroden 7 und 8 erhöht wird. Wenn der Thyristor in diesem Zustand be tätigt wird, geht die Elektrode 5 in einen Zustand, bei dem der Strom nicht steuerbar ist (Latch-up-Zustand). Um dies zu vermeiden, sollte ein Vorrichtungsentwurf, bei dem der Widerstand R1 einen so klein wie möglichen Wert annimmt, derart durchgeführt werden, daß der Spannungsabfall auf grund des in den Widerstand R1 fließenden Löcherstromes keine Aktivierung des Transistors B11 verursacht. Insbeson dere ist es notwendig, den Widerstand R1 zu verringern, um den durch die Elektrode 5 steuerbaren Strom zwischen den Elektroden 7 und 8 erheblich größer zu machen (maximal steuerbarer Strom).

Fernerhin ist es möglich, den p-Diffusionsbereich 3 unmittelbar unterhalb des n⁺-Diffusionsbereiches 4a tiefer auszuführen, um den Widerstand R1 zu verringern, und dem entsprechend den Anteil der Löcher, die lediglich in dem tief ausgeführten p-Diffusionsbereich 3 fließen, gegenüber dem Anteil der Löcher, die von dem p⁺-Substrat 1 in die Elektrode 7 geführt werden, anzuheben. Die zuerst genannten Löcher nehmen nicht am Be trieb des Thyristors aus den Transistoren B12 und B13 teil, und demzufolge wird ein minimaler Stromwert (Haltestrom) zum Aufrechterhalten des Thyristorbetriebes notwendigerweise groß. Dieser somit angehobene maximale steuerbare Strom bewirkt oftmals nachteilige Wirkungen auf andere Eigenschaften.

Andererseits existiert eine Grenze zur Verringerung eines Widerstandswertes des p-Diffusionsbereiches 3.

Ausgehend von einem emitter-geschalteten Thyristor mit den Merkmalen des Oberbegriffes von Patentanspruch 1 soll durch die Erfindung die Aufgabe gelöst werden, das Einra sten ("latching") in Richtung zu größeren Strömen hin zu verschieben.

Diese Aufgabe wird erfindungsgemäß durch einen Thyri stor mit den Merkmalen von Patentanspruch 1 gelöst. Vor teilhafte Ausgestaltungen und Weiterbildungen sind Gegen stand der Ansprüche 2 bis 11. Die Erfindung umfaßt auch ein Verfahren zur Herstellung der die angegebene Aufgabe lösen den Thyristoren gemäß Patentanspruch 12. Vorteilhafte Aus gestaltungen dieses Verfahrens sind Gegenstand der Ansprü che 13 bis 28. Auf den Inhalt dieser Ansprüche sei hier ausdrücklich hingewiesen, ohne an dieser Stelle den Wort laut zu wiederholen.

Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.

Es zeigt:

Fig. 1 eine schematische Schnittansicht eines er sten Ausführungsbeispiels der vorliegenden Erfindung;

Fig. 2 eine Äquivalenzschaltung des ersten Ausfüh rungsbeispieles;

Fig. 3 eine schematische Schnittansicht eines Flusses der Ladungsträger in einem EIN-Zu stand des ersten Ausführungsbeispieles;

Fig. 4 eine teilweise Schnittansicht einer Varia tion des ersten Ausführungsbeispieles;

Fig. 5 eine X-X-Schnittansicht gemäß Fig. 4;

Fig. 6 bis 11 schematische Schnittansichten zur Darstel lung eines Verfahrens zur Herstellung des ersten Ausführungsbeispieles in der Reihen folge der Herstellungsschritte;

Fig. 12 eine schematische Schnittansicht eines zweiten Ausführungsbeispieles;

Fig. 13 eine Äquivalenzschaltung des zweiten bevor zugten Ausführungsbeispieles;

Fig. 14 eine schematische Schnittansicht eines Flusses der Ladungsträger in einem EIN-Zu stand des zweiten Ausführungsbeispieles;

Fig. 15 eine teilweise Schnittansicht einer Varia tion des zweiten Ausführungsbeispieles;

Fig. 16 eine X-X-Schnittansicht gemäß Fig. 15;

Fig. 17 und 18 schematische Schnittansichten zur Darstel lung eines Verfahrens zur Herstellung des zweiten Ausführungsbeispieles;

Fig. 19 eine teilweise Schnittansicht eines dritten Ausführungsbeispieles;

Fig. 20 eine X-X-Schnittansicht gemäß Fig. 19;

Fig. 21 eine Äquivalenzschaltung des dritten Aus führungsbeispieles;

Fig. 22 eine teilweise Schnittansicht eines vierten Ausführungsbeispieles;

Fig. 23 eine X-X-Schnittansicht gemäß Fig. 22;

Fig. 24 eine Y-Y-Schnittansicht gemäß Fig. 22;

Fig. 25 eine Äquivalenzschaltung des vierten Aus führungsbeispieles;

Fig. 26 eine Schnittansicht der ersten Ausführungs form zu deren weiteren Erläuterung;

Fig. 27 eine schematische Schnittansicht einer Halbleitervorrichtung, nach dem Stande der Technik;

Fig. 28 eine Äquivalenzschaltung dieser Halbleiter vorrichtung; und

Fig. 29 eine schematische Schnittansicht eines Flusses von Ladungsträgern in einem EIN-Zu stand der Halbleitervorrichtung.

A. Erstes Ausführungsbeispiel

Fig. 1 zeigt ein erstes bevorzugtes Ausführungsbei spiel eines Halbleitervorrichtung gemäß der vorliegenden Erfindung. Auf einem p⁺-Substrat 1 ist eine n^--Schicht 2 durch epitaktisches Wachstum abgeschieden, und p-Diffusi onsbereiche 3a, 3b und 3c sind in einer Oberfläche der n^-- Schicht 2 gebildet. Desweiteren sind n⁺-Diffusionsbereiche 4a und 4b auf Oberflächen der p-Diffusionsbereiche 3a, 3b und 3c derart gebildet, daß sie nicht aneinander angrenzen. Der p-Diffusionsbereich 3b ist von den p-Diffusionsbereichen 3a und 3c durch einen Oxidationsfilm 9 getrennt, welcher einen Isolator darstellt.

Auf der Oberfläche des p-Diffusionsbereiches 3b zwi schen dem n⁺-Diffusionsbereich 4a und dem n⁺-Diffusionsbe reich 4b liegt eine erste Gate-Elektrode 5a, die von der Umgebung durch einen Oxidationsfilm 6, der einen Isolator darstellt, isoliert ist. Desweiteren liegt auf der Oberfläche des p- Diffusionsbereiches 3c zwischen dem n⁺-Diffusionsbereich 4b und der n^--Schicht 2 eine zweite Gate-Elektrode 5b, die von der Umgebung durch den Oxidationsfilm 6 isoliert ist. Eine Al- Si-Elektrode 7 befindet sich in Kontakt mit dem p-Diffusi onsbereich 3a und dem n⁺-Diffusionsbereich 4a, während sich eine Metallelektrode 8 in Kontakt befindet mit dem p⁺- Substrat 1.

In Fig. 2 ist eine Äquivalenzschaltung des ersten Aus führungsbeispieles dargestellt. Ein npn-Transistor B1 weist als Emitter den n⁺-Diffusionsbereich 4a, als Basis den p- Diffusionsbereich 3b und als Kollektor den n⁺-Diffusionsbe reich 4b auf, und ein npn-Transitor B2 weist als Emitter den n⁺-Diffusionsbereich 4b, als Basis den p-Diffusionsbe reich 3c und als Kollektor die n^--Schicht 2 auf. Ein pnp- Transitor B3 weist als Emitter das p⁺-Substrat 1 sowie als Basis die n^--Schicht 2 und als Kollektor die p-Diffusions bereiche 3a und 3c auf. Durch eine Diode D1 soll nicht etwa angedeutet werden, daß das erste Ausführungsbeispiel mit einer Diode ausgestattet ist, sondern daß die Basis des Transistors B1 schwebend ("floating") ausgebildet ist. Dies wird in weiteren Ausführungsbeispielen verwendet.

Ein n-Kanal-MOS-Transistor M1 weist als Source den n⁺- Diffusionsbereich 4a, als Drain den n⁺-Diffusionsbereich 4b, als Gate die Elektrode 5a und als Kanalbereich den p- Diffusionsbereich 3b auf, und ein n-Kanal-MOS-Transistor M2 weist als Source den n⁺-Diffusionsbereich 4b, als Drain die n^--Schicht 2, als Gate die Elektrode 5b und als Kanalbe reich den p-Diffusionsbereich 3c auf.

Bei einer derartigen Halbleitervorrichtung werden die Elektroden 5a und 5b im allgemeinen bei demselben Potential verwendet, so daß im folgenden die Bezeichnung "Elektrode 5" einige Male zur gemeinsamen Bezeichnung dieser beiden Elektroden dient.

Falls ein Potential bei der Elektrode 8 angehoben wird, wobei die Elektroden 7 und 5 auf demselben Potential liegen, erstreckt sich eine Verarmungsschicht ausgehend vom pn-Übergang zwischen den p-Diffusionsbereichen 3a und 3c und der n^--Schicht 2 in die n^--Schicht 2. Im allgemeinen wird sich zwischen dem p⁺-Substrat 1 und der n^--Schicht 2 eine n⁺-Schicht befinden, um zu verhindern, daß ein Ende der Verarmungsschicht das p⁺-Substrat 1 erreicht und ein Durchgreifen ("Punch Through") erfolgt.

Wenn die Spannung bei der Elektrode 5 bezüglich der Elektrode 7 bei dem oben erwähnten Zustand angehoben wird, werden die p-Diffusionsbereiche 3b und 3c unmittelbar un terhalb der Elektroden 5a und 5b negativ invertiert, und als Folge davon werden die Transistoren M1 und M2 einge schaltet, so daß die Halbleitervorrichtung gemäß Fig. 1 ebenfalls eingeschaltet wird. Fig. 3 zeigt den Fluß der La dungsträger in einem derartigen EIN-Zustand. Gemäß Fig. 3 ist ein Fluß von Elektronen durch einen Pfeil mit einer un terbrochenen Linie dargestellt, während der Fluß der Löcher durch einen Pfeil mit einer durchgehender Linie dargestellt ist.

Elektronen fließen von dem n⁺-Diffusionsbereich 4a über den n⁺-Diffusionsbereich 4b zu der n^--Schicht 2, wäh rend Löcher von dem p⁺-Substrat 1 in die p-Diffusionsberei che 3a und 3c eingeführt werden, wobei der Transistor B3 eingeschaltet wird. Im allgemeinen fließen Löcher entspre chend einer Elektronenstromdichte, und demzufolge tritt ein relativ großer Betrag von Löchern in den p-Diffusionsbe reich 3c von der Umgebung der n-Inversionsschicht unmittel bar unterhalb der Elektrode 5b ein. Viele der einfließenden Löcher werden in den n⁺-Diffusionsbereich 4b geführt, wobei der Transistor B2 eingeschaltet wird.

Der Diffusionsbereich 4b, der p-Diffusionsbereich 3c, die n^--Schicht 2 und das p⁺-Substrat 1 bilden zusammen den Thyristor bestehend aus den Transistoren B2 und B3, wobei der Thyristor betätigt wird, wenn der Löcherstrom bis zu einem gewissen Wert oder darüber ansteigt. Die Betätigung des Thyristors bewirkt einen Anstieg der Stromdichte in ei nem EIN-Zustand, wobei der EIN-Widerstand des Thyristors bestehend aus den Transitoren B2 und B3 abfällt. Desweite ren ist der gesamte EIN-Widerstand der Halbleitervorrich tung die Summe des EIN-Widerstandes des Transistors M1 und des EIN-Widerstandes des Thyristors bestehend aus den Tran sistoren B2 und B3, so daß dieser ebenfalls abfällt.

Bei dem ersten Ausführungsbeispiel rekombinieren die in den p-Diffusionsbereich 3c geführten Löcher in dem n⁺- Diffusionsbereich 4b und erreichen den p-Diffusionsbereich 3b nicht (gemäß Fig. 2 ist dies durch einen Pfeil mit un terbrochenen Linien dargestellt). Da sich die Basis des Transistors B2 in einem schwebenden Zustand befindet und deren Potential leicht angehoben wird, wird der Transistor B2 leicht zwischen seinem Emitter und der Basis in Vor wärtsrichtung vorgespannt, und dementsprechend wird ein Thyristor auf leichte Weise betätigt. Somit ist es möglich, den Haltestrom im Vergleich zur eingangs beschriebenen Vor richtung kleiner zu machen.

Bei der Halbleitervorrichtung bekannter Art gemäß Fig. 27 führt wegen der Existenz der Widerstände R1 und R2 ein Spannungsabfall, der durch den Löcherstrom in einem Teil des Widerstandes R1 verursacht wird, auf leichte Weise zu der Gefahr eines Latch-Up. Wie in Fig. 2 gezeigt ist ent hält jedoch das erste Ausführungsbeispiel nicht den Wider stand R2. Der Grund hierfür liegt darin, daß die in den n⁺- Diffusionsbereich 4b eingeführten Löcher annähernd mit Elektronen in dem n⁺-Diffusionsbereich 4b rekombinieren, wobei kein Löcherstrom an den p-Diffusionsbereich 3b gelie fert wird, welcher als Basis des Transistors B1 wirkt. So mit ergibt sich kaum ein großer Spannungsabfall zwischen dem Emitter und der Basis des Transistors B1, und somit er geben sich keine Gefahren eines Latch-Up, der durch die Be tätigung des Thyristors bestehend aus den Transistoren B1 und B3 verursacht wird.

Wenn die Spannung bei der Elektrode 5 verringert wird, verschwindet die n-Inversionsschicht unmittelbar unterhalb der Elektrode 5a, und der Transistor M1, der in Reihe mit dem Thyristor bestehend aus den Transistoren B2 und B3 an geordnet ist, wird ausgeschaltet. Somit können keine einge führten Elektronen aus dem n⁺-Diffusionsbereich 4b, der als Emitter des Transistors B2 wirkt, an den p-Diffusionsbe reich 3c, welcher als dessen Basis wirkt, geliefert werden, und der Thyristorbetrieb wird gestoppt. Löcher, die vorher in die n^--Schicht 2 eingeführt wurden, fließen von dem p- Diffusionsbereich 3a weg zur Elektrode 7. Auf diese Weise wird die Halbleitervorrichtung gemäß Fig. 1 ausge schaltet.

Durch Herstellen eines ausreichend dünnen p-Diffusi onsbereiches 3b wird der p-Diffusionsbereich 3b durchgehend verarmt, wenn die Oberfläche des p-Diffusionsbereiches 3b unmittelbar unterhalb der Elektrode 5a negativ invertiert wird, bis ein Ende der Verarmungsschicht den Oxidationsfilm 9 erreichen kann. In diesem Fall wird das elektrische Feld in einer Richtung senkrecht zur Elektrode 5a hauptsächlich von dem Oxidationsfilm 9 getragen, so daß das elektrische Feld in der n-Inversionsschicht verringert wird. Somit steigt die Beweglichkeit der Elektronen in der n-Inversi onsschicht an, und der EIN-Widerstand des Transistors M1 kann weiterhin verringert werden. In diesem Fall verschwin det der Transistor B1 wegen der fast vollständigen Verar mung des p-Diffusionsbereiches 3b. Der Transistor B3 kann ohne den Transistor B1 den Thyristor nicht bilden, und dem zufolge ergibt sich eine wesentlich kleinere Wahrschein lichkeit eines "Latch-Up".

Obwohl sich in dem ersten Ausführungsbeispiel der Ka nalbereich des Transistors M1 in einem schwebenden Zustand befindet, da sich die Elektrode 7 nicht in Kontakt mit dem p-Diffusionsbereich 3b befindet, kann die Elektrode 7 und der p-Diffusionsbereich 3b in Kontakt zueinander sein, um die Kanalbereich-Spannung zu stabilisieren. Die Elektrode 7 und der p-Diffusionsbereich 3b können in Kontakt zueinander sein durch diskretes Bilden des n⁺-Diffusionsbereiches 4a derart, daß die p-Diffusionsbereiche 3a und 3b in einer Richtung senkrecht zu einer Schnittansicht gemäß Fig. 1 teilweise in Kontakt zueinander sind. Die Fig. 4 und 5 zeigen derartige Konfigurationen als Variationen des ersten Ausführungsbeispieles.

Eine Schnittansicht an der Vorderseite der Darstellung von Fig. 4 zeigt eine in Fig. 1 dargestellte Konfiguration, wobei bei dieser Schnittansicht die p-Diffusionsbereiche 3a und 3b diskret angeordnet sind. Es gibt jedoch keinen n⁺- Diffusionsbereich 4a in einem X-X-Schnitt gemäß Fig. 4 aus Fig. 5, wobei die p-Diffusionsbereiche 3a und 3b in Kontakt zueinander sind, und der p-Diffusionsbereich 3b kann mit der Elektrode 7 durch den zwischenliegenden p-Diffusionsbe reich 3a verbunden werden.

In diesem Fall wird die Diode D1, bestehend aus der Elektrode 7 und der Basis des Transistors B1, gemäß Fig. 2 kurzgeschlossen. Somit ergibt sich nahezu kein Spannungsab fall zwischen dem Emitter und der Basis des Transistors B1.

Im folgenden wird ein Verfahren zur Herstellung des ersten Ausführungsbeispieles unter Bezugnahme auf die Fig. 6 bis 11 beschrieben. Als erstes wird die n^--Schicht 2 auf dem p⁺-Substrat 1 durch epitaktisches Wachstum gebildet. Daran anschließend wird eine Sauerstoffionenimplantation mit einer (nicht näher dargestellten) Maske aus Photolack durchgeführt (SIMOX = Separation by IMplanted OXygen), und nach der Entfernung des Photolackes wird eine Ausheilung zur selektiven Bildung des Oxidationsfilmes 9 in der n^-- Schicht 2 durchgeführt (Fig. 6).

Nach der Bildung eines Oxidationsfilmes 11 über die gesamte Oberfläche der oberen Hauptoberfläche der n^-- Schicht 2 durch thermische Oxidation wird als nächstes ein Polysiliciumfilm 12 auf der gesamten Oberfläche des Oxida tionsfilmes 11 gebildet (Fig. 7).

Ein Photolack 13 wird selektiv auf dem Polysilicium film 12 gebildet, und der Polysiliciumfilm 12 wird mit ei ner Maske des Photolackes 13 zur Bildung der Elektroden 5a und 5b geätzt. Daran anschließend wird Bor in die gesamte Oberfläche der resultierenden Einrichtung implantiert (Fig. 8).

Anschließend wird zur Bildung des p-Diffusionsberei ches 3 eine Ausheilung durchgeführt. Implantiertes Bor wird durch den Photolack 13 und die Elektroden 5a und 5b bloc kiert, jedoch schreitet die Diffusion des Bors aufgrund des Ausheilens zur Innenseite der Oberfläche des Substrates weiter, wobei der p-Diffusionsbereich 3 ebenfalls unterhalb der Elektrode 5a gebildet wird. Da jedoch die Diffusion des Bors durch den Oxidationsfilm 9 eingeschränkt ist, wird der p-Diffusionsbereich nicht unterhalb des Oxidationsfilmes 9 gebildet. Ein Oxidationsfilm 15 wird auf einer oberen Hauptoberfläche dieser Einrichtung bei der Ausheilung ge bildet, ein Photolack 14 wird selektiv hierüber gebildet, und anschließend wird der Oxidationsfilm 15 mit einer Maske des Photolackes 14 geätzt. In die gesamte Oberfläche der resultierenden Einrichtung wird Arsen implantiert (Fig. 9).

Daran anschließend wird ein Ausheilen durchgeführt zur Bildung der n⁺-Diffusionsbereiche 4a und 4b, die den p-Dif fusionsbereich 3 in die Bereiche 3a, 3b und 3c teilen. Die Diffusion von Arsen wird durch den Oxidationsfilm 9 be schränkt, und somit wird kein n⁺-Diffusionsbereich unter halb des Oxidationsfilmes 9 gebildet (Fig. 10).

Nachdem ein Oxidationsfilm über der gesamten Oberflä che der gemäß Fig. 10 erhaltenen Einrichtung gebildet ist, wird der Oxidationsfilm mit einer (nicht näher dargestell ten) Photolackmaske zur selektiven Bildung des Oxidations filmes 6 geätzt. Desweiteren wird die Elektrode 7 durch Al- Si-Sputtern gebildet. Es wird eine Metallabscheidung auf der bodenseitigen Oberfläche der Einrichtung zur Bildung der Elektrode 8 durchgeführt (Fig. 11).

B. Zweites Ausführungsbeispiel

Fig. 12 zeigt ein zweites bevorzugtes Ausführungsbei spiel der Halbleitervorrichtung entsprechend der vorliegen den Erfindung. Das zweite bevorzugte Ausführungsbeispiel unterscheidet sich von dem ersten bevorzugten Ausführungs beispiel lediglich dadurch, daß die p-Diffusionsbereiche 3a und 3c teilweise aneinander angrenzen. Mit anderen Worten, der p-Diffusionsbereich 3a liegt ebenfalls unter halb des Oxidationsfilmes 9. In Fig. 13 ist eine Äquiva lenzschaltung des zweiten bevorzugten Ausführungsbeispieles dargestellt. Die Entsprechung der Äquivalenzschaltung gemäß Fig. 13 zu der Konfiguration gemäß Fig. 12 ist ähnlich wie bei dem ersten Ausführungsbeispiel. Da jedoch die p-Diffu sionsbereiche 3a und 3c aneinander angrenzend ausgebil det sind, ist ein Widerstand R3 des unterhalb des Oxidati onsfilmes 9 gebildeten p-Diffusionsbereiches 3a zwischen die Basiselektrode des Transistors B2 und die Elektrode 7 gelegt.

Im folgenden wird ein Fall erläutert, bei dem das Po tential der Elektrode 8 angehoben wird, während sich die Elektroden 7 und 5 auf demselben Potential befinden, und eine Spannung zwischen den Elektroden 7 und 8 gehalten wird. Da sich bei dem ersten Ausführungsbeispiel der p-Dif fusionsbereich 3c in einem schwebenden Zustand befindet, wird die Durchbruchsspannung zwischen diesem Bereich und der n^--Schicht 2 im allgemeinen niedriger sein als zwischen dem p-Diffusionsbereiches 3a, an dem ein Potential durch die Elektrode 7 angelegt ist, und der n^--Schicht 2. Somit zeigt sich eine Reduktion der Vorrichtungsdurchbruchsspannung und eine In stabilität, und es besteht das Risiko der Zerstörung des Transistors M1 oder der Variation seiner Schwellenspannung V_th, welche durch einen Avalanche-Effekt zwischen dem p- Diffusionsbereich 3b und dem n⁺-Diffusionsbereich 4b zum Zeitpunkt des Durchbruches oder der Wiedererholung in Ge genrichtung verursacht wird. Bei dem zweiten Ausführungs beispiel sind jedoch die Elektrode 7 und der p⁺-Diffusions bereich 3c durch einen zwischenliegenden Widerstand R3 ver bunden, so daß derartige Gefahren vermieden werden können.

Wenn die Spannung bei der Elektrode 5 zur Elektrode 7 bei der vorstehend erläuterten Situation angehoben wird, werden die p-Diffusionsbereiche 3b und 3c unmittelbar un terhalb der Elektroden 5a und 5b negativ invertiert, und die Transistoren M1 und M2 werden eingeschaltet, wobei die Halbleitervorrichtung entsprechend eingeschaltet wird. Fig. 14 zeigt den Fluß der Ladungsträger, wenn die Halbleiter vorrichtung eingeschaltet wird. Ähnlich wie bei der Fig. 3 ist der Fluß der Elektronen durch einen Pfeil mit unterbro chenen Linien dargestellt, während der Fluß der Löcher durch einen Pfeil mit einer durchgehenden Linie gemäß Fig. 14 dargestellt ist. Elektronen fließen von dem n⁺-Diffusi onsbereich 4a über den n⁺-Diffusionsbereich 4b zu der n^-- Schicht 2, und Löcher werden von dem p⁺-Substrat 1 zum Ein schalten des Transistors B3 eingeführt. Ähnlich wie bei dem Fall bei dem ersten bevorzugten Ausführungsbeispiel bewegen sich relativ große Teile der eingeführten Löcher aus der Nachbarschaft der n-Inversionsschicht unmittelbar unterhalb der Elektrode 5b in den p-Diffusionsbereich 3c.

Bei dem zweiten Ausführungsbeispiel fließen jedoch Teile der in den p-Diffusionsbereich 3c bewegten Löcher über den p-Diffusionsbereich 3a unmittelbar unterhalb des Oxidationsfilmes 9 zu der Elektrode 7. Dabei verursacht der in dem p-Diffusionsbereich 3a fließende Löcherstrom einen Spannungsabfall in dem Widerstand R3, so daß der n⁺-Diffu sionsbereich 4b und der p-Diffusionsbereich 3c in Vorwärts richtung vorgespannt werden. Falls der Spannungsabfall bis zu einem gewissen Grad oder darüber fortfährt, wird der Transistor B2 eingeschaltet.

Wenn der Transistor B2 eingeschaltet wird und der Lö cherstrom bis zu einem gewissen Grad oder darüber ansteigt, wird ein Thyristor bestehend aus den Transistoren B2 und B3 ähnlich wie bei dem ersten bevorzugten Ausführungsbeispiel betätigt. Eine Stromdichte in einem derartigen EIN-Zustand steigt an, der EIN-Widerstand des Thyristors bestehend aus den Transistoren B2 und B3 fällt ab, und der gesamte EIN- Widerstand fällt ebenfalls ab.

Ähnlich wie bei dem ersten Ausführungsbeispiel rekom binieren die meisten der in den n⁺-Diffusionsbereich 4b eingeführten Löcher und erreichen den p-Diffusionsbereich 3b nicht (dies ist gemäß Fig. 2 durch einen Pfeil mit un terbrochener Linie dargestellt). Somit besteht bei dem zweiten bevorzugten Ausführungsbeispiel annähernd kein Ri siko eines "Latch-Up", welches durch die Betätigung des Thyristors bestehend aus den Transistoren B1 und B3 verur sacht wird.

Die bei dem zweiten Ausführungsbeispiel beschriebene Halbleitervorrichtung kann auf dieselbe Weise wie bei dem ersten bevorzugten Ausführungsbeispiel ausgeschaltet wer den. Da darüberhinaus bei dem zweiten Ausführungsbeispiel der p-Diffusionsbereich 3c mit der Elektrode 7 durch den zwischenliegenden Widerstand R3 verbunden ist, können die in dem p-Diffusionsbereich 3c angesammelten Löcher auf schnelle Weise zu der Elektrode 7 geführt werden, so daß die Ausschaltgeschwindigkeit verbessert werden kann.

Wie bei dem ersten Ausführungsbeispiel kann mit dem ausreichend dünnen p-Diffusionsbereich 3b die Beweglichkeit der Elektronen in der darin gebildeten n-Inversionsschicht angehoben werden, der EIN-Widerstand des Transistors M1 kann weiterhin verringert werden, der Transistor B1 kann gelöscht werden, und das Risiko eines Latch-Up kann deswei teren verringert werden.

Wie bei der Variation des ersten Ausführungsbeispieles können die Elektrode 7 und der p-Diffusionsbereich 3b in Kontakt zueinander sein, um die rückseitige Gate-Spannung bei dem Transistor M1 zu stabilisieren. Die Fig. 15 bis 16 zeigen derartige Konfigurationen von Variationen des zwei ten Ausführungsbeispieles.

Eine Schnittansicht bei der Vorderseite der Fig. 15 entspricht der Konfiguration gemäß Fig. 12, bei der die p- Diffusionsbereiche 3a und 3b diskret angeordnet sind. Bei einer in Fig. 16 dargestellten X-X-Schnittansicht aus Fig. 15 ist jedoch kein n⁺-Diffusionsbereich 4a vorhanden, wobei sich die p-Diffusionsbereiche 3a und 3b in Kontakt zueinan der befinden, und der p-Diffusionsbereich 3b mit der Elek trode T durch den zwischenliegenden p-Diffusionsbereich 3a verbunden sein Rann.

In diesem Fall wird eine Diode D1 bestehend aus der Elektrode 7 und der Basis des Transistors B1 gemäß Fig. 13 kurzgeschlossen. Somit ergibt sich annähernd kein Spannungs abfall zwischen dem Emitter und der Basis des Transistors B1.

Im folgenden wird ein Verfahren zur Herstellung des zweiten Ausführungsbeispieles beschrieben. Zuerst wird die n^--Schicht 2 auf dem p⁺-Substrat 1 durch epitaktisches Wachstum gebildet. Daran anschließend wird der p-Diffusi onsbereich 3 selektiv auf einer Oberfläche der n^--Schicht 2 gebildet, und daran anschließend wird der Oxidationsfilm 9 in dem p-Diffusionsbereich 3 auf ähnliche Weise wie bei dem Herstellungsverfahren gemäß dem ersten Ausführungsbeispiel gebildet (Fig. 17). Daran anschließend werden ähnlich zu dem in den Fig. 7 bis 11 dargestellten Verfahren die p- Diffusionsbereiche 3a, 3b und 3c, die n⁺-Diffusionsbereiche 4a und 4b, die Elektroden 5a und 5b, der Elektrodenisolier film 6, die Elektroden 7 und 8 gebildet. Auf diese Weise wird die Halbleitervorrichtung mit der in Fig. 12 darge stellten Konfiguration erhalten.

Andererseits kann die Borionenimplantation gemäß Fig. 8 mit höherer Energie durchgeführt werden, so daß Bor un terhalb des Bodens des Oxidationsfilmes 9 geführt werden kann, oder der Oxidationsfilm kann derart dünn sein, daß die Bordiffusion auf leichte Weise nach unten über den Oxi dationsfilm 9 fortschreitet, so daß somit der p-Diffusions bereich 3 unterhalb des Oxidationsfilmes 9 gebildet werden kann. Die auf diese Weise resultierende Konfiguration weist jedoch den p-Diffusionsbereich 3 in einer Fläche 9a unter halb des Oxidationsfilmes 9 auf, der gemäß Fig. 18 dünner ausgebildet ist als der verbleibende Teil, anders als bei der Konfiguration gemäß Fig. 12.

C. Drittes Ausführungsbeispiel

Fig. 19 zeigt ein drittes Ausführungsbeispiel entspre chend der vorliegenden Erfindung. Das dritte Ausführungs beispiel weist eine Konfiguration auf, die ähnlich ist zur Variation des ersten Ausführungsbeispieles gemäß Fig. 4, und unterscheidet sich hiervon, daß der n⁺-Diffusionsbe reich 4b ebenfalls diskret gebildet ist, ähnlich wie der n⁺-Diffusionsbereich 4a. Bei einer X-X-Schnittansicht gemäß Fig. 19 ist die Konfiguration dargestellt, wobei weder der n⁺-Diffusionsbereich 4a noch der Bereich 4b freiliegt (Fig. 20).

Ähnlich wie bei dem zweiten Ausführungsbeispiel ist der p-Diffusionsbereich 3c mit der Elektrode 7 durch den zwischenliegenden p-Diffusionsbereich bei dem dritten Aus führungsbeispiel verbunden. Insbesondere sind die p-Diffu sionsbereiche 3c und 3b in Kontakt zueinander in einem Be reich, in dem kein n⁺-Diffusionsbereich 4b liegt, wobei die p-Diffusionsbereiche 3b und 3a in Kontakt zueinander sind in einem Bereich, in dem kein n⁺-Diffusionsbereich 4a liegt, und der p-Diffusionsbereich 3a mit der Elektrode 7 verbunden ist. Somit ist eine Äquivalenzschaltung des drit ten Ausführungsbeispieles in Fig. 21 auf ähnliche Weise wie die Äquivalenzschaltung des zweiten bevorzugten Ausfüh rungsbeispieles gemäß Fig. 13 gezeigt.

Jedoch sind der p-Diffusionsbereich 3b und die Elek trode 7 aneinander angrenzend bei dem be vorzugten Ausführungsbeispiel gebildet, eine Diode D1 gemäß Fig. 13 ist kurzgeschlossen, und der gesamte Diffusionswi derstand, erstreckend von dem p-Diffusionsbereich 3c über den Bereich ohne den n⁺-Diffusionsbereich 4b zu der Elek trode 7 entspricht einem Widerstand R4.

Da der p-Diffusionsbereich 3c mit der Elektrode 7 durch den zwischenliegenden Widerstand R4 verbunden ist, arbeitet, die Halbleitervorrichtung gemäß dem dritten Aus führungsbeispiel ähnlich wie bei dem zweiten Ausführungs beispiel, wobei dieselbe Wirkung erhalten werden kann. Da die p-Diffusionsbereiche 3b und 3c in dem Bereich ohne den n⁺-Diffusionsbereich 4b verbunden sind, wird ein parasitä rer Bipolartransistor zur Verfügung gestellt, der als Ba sis die p-Diffusionsbereiche 3b und 3c, als Emitter den n⁺-Diffusionsbereich 4a und als Kollektor die n^-- Schicht 2 aufweist. Da jedoch die Basis über die p-Diffusi onsbereiche 3b und 3c groß ist in der Länge, beträgt ein Verstärkungsfaktor Hfe annähernd Null. Desweiteren sind der als Emitter arbeitende n⁺-Diffusionsbereich 4a und der als ein Teil der Basis arbeitende p-Diffusionsbereich 3b kurz geschlossen und arbeiten nicht, so daß somit keine Notwen digkeit für diese Maßnahme besteht.

D. Viertes Ausführungsbeispiel

Fig. 22 zeigt ein viertes Ausführungsbeispiel gemäß der vorliegenden Erfindung. Das vierte Ausführungsbeispiel weist eine ähnliche Konfiguration wie die Variation des er sten Ausführungsbeispieles gemäß Fig. 4 auf, wobei der Un terschied darin besteht, daß der Oxidationsfilm 9, ähnlich wie der n⁺-Diffusionsbereich 4a, bei dem vierten Ausfüh rungsbeispiel diskret gebildet ist. Bei einer Schnittan sicht gemäß der Schnittlinie X-X von Fig. 22 ist eine Kon figuration dargestellt, bei der weder der n⁺-Diffusionsbe reich 4a noch der Oxidationsfilm 9 erscheint (Fig. 23).

In Fig. 24 ist eine Schnittansicht gemäß der Schnitt linie Y-Y aus Fig. 22 dargestellt. Aus dieser Figur ergibt sich, daß der Oxidationsfilm 9 um eine Breite L länger als der n⁺-Diffusionsbereich 4a gebildet ist. Die Breite L be trägt etwa 3 µm und enthält eine Fertigungstoleranz bei der Bildung des n⁺-Diffusionsbereiches 4a.

Ähnlich wie bei dem zweiten Ausführungsbeispiel ist der p-Diffusionsbereich 3c mit der Elektrode 7 durch den zwischenliegenden p-Diffusionsbereich bei dem vierten Aus führungsbeispiel verbunden. Insbesondere grenzen die p-Diffu sionsbereiche 3c und 3b in einem Bereich, bei dem kein Oxidationsfilm 9 liegt, aneinander und die p-Diffusions bereiche 3b und 3a grenzen in einem Bereich aneinander, bei dem kein n⁺-Diffusionsbereich 4a liegt, wobei der p- Diffusionsbereich 3a mit der Elektrode 7 verbunden ist. So mit ergibt sich eine Äquivalenzschaltung des Ausführungs beispieles gemäß Fig. 25 ähnlich wie Äquivalenzschaltung des zweiten Ausführungsbeispieles gemäß Fig. 13.

Da jedoch der p-Diffusionsbereich 3b und die Elektrode 7 kontinuierlich zueinander bei dem vierten bevorzugten Ausführungsbeispiel angeordnet sind, wird eine Diode D1 ge mäß Fig. 13 kurzgeschlossen, und der gesamte Diffusionswi derstand erstreckend von dem p-Diffusionsbereich 3c über den Bereich, bei dem kein Oxidationsfilm 9 liegt, zu der Elektrode 7 entspricht einem Widerstand R5.

Da der p-Diffusionsbereich 3c mit der Elektrode 7 durch den Widerstand R5 verbunden ist, arbeitet die Halb leitervorrichtung gemäß dem vierten Ausführungsbeispiel ähnlich wie bei dem zweiten Ausführungsbeispiel, so daß dieselbe Wirkung erzielt werden kann.

Da die p-Diffusionsbereiche 3b und 3c in dem Bereich, bei dem kein Oxidationsfilm 9 liegt, verbunden sind, ist ein parasitärer Bipolartransistor vorhanden mit den p-Diffusionsbereichen 3b und 3c, als Basis den n⁺-Diffusionsbereich 4a als Emitter und der n^--Schicht 2 als Emitter. Da jedoch der p-Diffu sionsbereich, der zwischen dem n⁺-Diffusionsbereich 4a und der n^--Schicht 2 angeordnet ist, lang ausgebildet ist, er gibt sich keine Notwendigkeit dafür, diesen Transistor zu ermöglichen.

Allgemeine Konfiguration

Obwohl im Zusammenhang mit den ersten bis vierten Aus führungsbeispielen spezielle Formen der vorliegenden Erfin dung beschrieben wurden, ist die vorliegende Erfindung nicht lediglich auf diese speziellen Formen anwendbar, son dern auch auf andere Formen mit der folgenden grundsätzlichen Konfiguration.

Diese Konfiguration ist den ersten bis vierten Ausfüh rungsbeispielen und deren jeweiligen Variationen gemeinsam. Nachfolgend wird diese Konfiguration anhand des repräsenta tiven ersten Ausführungsbeispieles beschrieben. Fig. 30 zeigt eine schematische Schnittansicht des ersten Ausfüh rungsbeispieles ähnlich wie Fig. 1.

Es ist ein Substrat 1 vorgesehen mit einer ersten Halbleiterschicht vom p-Typ und einer oberen und einer un teren Hauptoberfläche. Daran anschließend wird eine n^-- Schicht 2, welche n-Typ Halbleiterschicht mit ersten bis vierten Bereichen A₁, A₂, A₃ und A₄ ist, aufeinanderfolgend in einer ersten Richtung senkrecht zu einer Dickenrichtung des Substrates 1 auf der oberen Hauptoberfläche des Substrates 1 gebildet.

Die zweiten und vierten Bereiche A₂ und A₄ stellen Flächen dar, bei denen die Elektrode 5a bzw. die erste Steuerelektrode und die Elektrode 5b bzw. die zweite Steu erelektrode darüber gebildet werden sollen. Ein Bereich in der Projektion der Elektrode 5a definiert einen zweiten Be reich A₂, ein Bereich in der Projektion der Elektrode 5b ist als ein vierter Bereich A₄ definiert. Ein zwischen dem zweiten und dem vierten Bereich A₂ bzw. A₄ liegender Be reich ist als dritter Bereich A₃ definiert und angrenzend an den zweiten Bereich A₂ und dem dritten Bereich gegen überliegend ist ein erster Bereich A₁ definiert.

Der Oxidationsfilm 9 bzw. ein vergrabener Isolations film wird selektiv in der n^--Schicht 2 vergraben und er streckt sich von zumindest einem ersten Ende des ersten Be reiches A₁ zu dem zweiten Bereich A₂.

Die p-Diffusionsbereiche 3a, 3b und 3c bzw. p-Typ dritten Halbleiterschichten werden gebildet und erstrecken sich von dem ersten Bereich A₁ über den zweiten Bereich A₂ und den dritten Bereich A₃ bis zu einem ersten Ende des vierten Bereiches A₄ in der oberen Hauptoberfläche der n^-- Schicht 2. Insbesondere liegt der p-Diffusionsbereich 3a annähernd in dem ersten Bereich A₁, der p-Diffusionsbereich 3b liegt annähernd in dem zweiten Bereich A₂, und der p- Diffusionsbereich 3c liegt annähernd von dem dritten Be reich A₃ bis zu dem ersten Ende des vierten Bereiches A₄.

Der n⁺-Diffusionsbereich 4a bzw. eine p-Typ vierte Halbleiterschicht wird von einem ersten Ende des zweiten Bereiches A₂ bis zumindest einem Teil eines ersten Endes des ersten Bereiches A₁ gebildet und verläuft kontinuier lich zu dem Oxidationsfilm 9.

Der n⁺-Diffusionsbereich 4b bzw. eine fünfte p-Typ Halbleiterschicht wird gebildet und erstreckt sich von ei nem zweiten Ende des zweiten Bereiches A₂ getrennt von dem ersten Ende des zweiten Bereiches A₂ über den dritten Be reich A₃ zu einem Teil des ersten Endes des vierten Berei ches A₄ und ist kontinuierlich zu dem Oxidationsfilm 9 ge bildet.

Die Al-Si-Elektrode 7 bzw. eine erste Stromelektrode ist mit dem p-Diffusionsbereich 3a und dem n⁺-Diffusionsbe reich 4a in dem ersten Bereich A₁ verbunden. Die Metall elektrode 8 bzw. eine zweite Hauptelektrode ist mit der un teren Hauptoberfläche des Substrates 1 verbunden.

Aufgrund der Zwischenlage des Oxidationsfilmes 9 weist bei einer derartigen Konfiguration der n⁺-Diffusionsbereich 4a kaum eine Verbindung seines unteren Abschnittes mit dem p-Diffusionsbereich 3a auf. Somit verursacht der n⁺-Diffu sionsbereich 4a, der p-Diffusionsbereich 3a, die n^--Schicht 2 und das Substrat 1 niemals einen unerwünschten Thyristor betrieb.

Claims

1. Emitter-geschalteter Thyristor mit
einem Halbleitersubstrat (1) eines ersten Leitungstyps mit einer oberen und einer unteren Hauptoberfläche;
einer zweiten Halbleiterschicht (2) eines zweiten Lei tungstyps, welche auf der oberen Hauptoberfläche des halb leitersubstrats (1) gebildet ist;
einer ersten Gate-Elektrode (5a), die durch einen Iso lierfilm (11) getrennt oberhalb der zweiten Halbleiter schicht (2) gebildet ist und in ihrer Projektion einen zweiten Bereich (A₂) in der zweiten Halbleiterschicht (2) definiert;
einer zweiten Gate-Elektrode (5b), die durch einen Isolierfilm (11) getrennt oberhalb der zweiten Halbleiter schicht (2) gebildet ist und in ihrer Projektion einer vierten Bereich (A₄) in der zweiten Halbleiterschicht (2) definiert;
wobei zwischen dem zweiten und vierten Bereich (A₂, A₄) ein dritter Bereich (A₃) und angrenzend an den zweiten Bereich (A₂) und dem dritten Bereich gegenüberliegend ein erster Bereich (A₁) in der zweiten Halbleiterschicht (2) definiert sind;
einer dritten Halbleiterschicht (3) des ersten Lei tungstyps, welche in einer oberen Hauptoberfläche der zwei ten Halbleiterschicht (2) gebildet ist und in dem ersten (A₁), zweiten (A₂) und dritten Bereich (A₃) und einem er sten, an den dritten Bereich angrenzenden Ende des vierten Bereichs (A₄) liegt;
einer vierten Halbleiterschicht (4a) des zweiten Lei tungstyps in der dritten Halbleiterschicht (3), welche sich von dem an den ersten Bereich angrenzenden ersten Ende des zweiten Bereichs (A₂) bis in den ersten Bereich erstreckt;
einer fünften Halbleiterschicht (4b) des zweiten Lei tungstyps in der dritten Halbleiterschicht (3), welche sich von einem zweiten, dem ersten Ende gegeüberliegenden Ende des zweiten Bereichs (A₂) über den dritten Bereich (A₃) zu einem Teil des ersten Endes des vierten Bereiches (A₄) er streckt;
einer ersten Hauptelektrode (7), die von der ersten Gate-Elektrode (5a) isoliert ist und mit den dritten und vierten Halbleiterschichten (3, 4a) in dem ersten Bereich (A₁) verbunden ist; und
einer zweiten Hauptelektrode (8), die mit der unteren Hauptoberfläche des Halbleitersubstrats (1) verbunden ist;
dadurch gekennzeichnet,
daß in der zweiten Halbleiterschicht (2) ein vergrabe ner Isolierfilm (9) angeordnet ist, welcher sich von zumin dest einem ersten Ende des ersten Bereichs (A₁) bis zum zweiten Bereich (A₂) erstreckt und an die vierte und fünfte Halbleiterschicht (4a, 4b) angrenzt.

2. Thyristor nach Anspruch 1, gekennzeichnet durch einen Elektrodenisolierfilm (6) zur Isolierung der er sten Hauptelektrode (7) von den ersten und zweiten Gate- Elektroden (5a, 5b).

3. Thyristor nach Anspruch 1 oder 2, dadurch gekenn zeichnet, daß der vergrabene Isolierfilm (9) sich zu einem ersten Ende des dritten Bereiches (A₃) erstreckt.

4. Thyristor nach Anspruch 3, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (3b), soweit sie im zwei ten Bereich gelegen ist, so ausgebildet ist, daß sie in ei nem Zustand, bei dem die ausgehaltene Spannung zwischen den ersten und zweiten Hauptelektroden (7, 8) anliegt, durchge hend verarmt ist.

5. Thyristor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der vergrabene Isolierfilm (9) und die zweiten und fünften Halbleiterschichten (2, 4b) ein Ende der dritten Halbleiterschicht (3c) von dem Verbleibenden der dritten Halbleiterschicht (3) getrennt halten.

6. Thyristor nach Anspruch 5, dadurch gekennzeichnet, daß der vergrabene Isolierfilm (9) und die vierten und fünften Halbleiterschichten (4a, 4b) einen anderen Teil (3b) der dritten Halbleiterschicht (3b) als das Ende (3c) hiervon von dem Verbleibenden der dritten Halbleiterschicht (3) trennen.

7. Thyristor nach Anspruch 5, dadurch gekennzeichnet, daß die vierte Halbleiterschicht (4a) in Richtung der Gren zen zwischen den Bereichen fortschreitend Unterbrechungen aufweist (Fig. 4).

8. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (3) in dem zweiten Bereich auch unterhalb des vergrabenen Isolierfilmes (9) gebildet ist und sich nach oben von dem ersten Bereich (A₁) zu dem ersten Ende des vierten Bereiches (A₄) erstreckt.

9. Thyristor nach Anspruch 8, dadurch gekennzeichnet, daß die vierte Halbleiterschicht (4a) in Richtung der Gren zen zwischen den Bereichen fortschreitend Unterbrechungen aufweist (Fig. 15).

10. Thyristor nach Anspruch 7, dadurch gekennzeichnet, daß die fünfte Halbleiterschicht (4b) in Richtung der Gren zen zwischen den Bereichen forschreitend Unterbrechungen aufweist (Fig. 19).

11. Thyristor nach Anspruch 7, dadurch gekennzeichnet, daß der vergrabene Isolierfilm (9) in Richtung der Grenzen zwischen den Bereichen forschreitend Unterbrechungen auf weist und daß die Teile des Isolierfilms in Dickenrichtung zwischen den vierten und zweiten Halbleiterschichten (4a, 2) gelegen sind.

12. Verfahren zur Herstellung eines Emitter-geschalte ten Thyristors nach Anspruch 1 mit folgenden Schritten:

a) Vorbereiten einer Halbleiterschicht (1) eines er sten Leitungstyps mit einer oberen und einer unte ren Hauptoberfläche;
b) Bilden einer zweiten Halbleiterschicht (2) eines zweiten Leitungstyps auf der oberen Hauptoberfläche der ersten Halbleiterschicht (1), wobei sich diese zweite Halbleiterschicht (2) über vier aneinan der anschließende Bereiche (A₁-A₄) von einem er sten bis zu einem vierten dieser Bereiche er streckt;
c) Bilden eines vergrabenen Isolierfilmes (9), der se lektiv in der zweiten Halbleiterschicht (2) vergra ben ist, und sich von zumindest einem ersten Ende des ersten Bereiches (A₁) zu dem zweiten Bereich (A₂) erstreckt;
d) selektives Bilden einer ersten Steuerelektrode (5a) in dem zweiten Bereich (A₂) oberhalb der zweiten Halbleiterschicht (2);
e) selektives Bilden einer zweiten Steuerelektrode (5b) in dem vierten Bereich (A₄) oberhalb der zwei ten Halbleiterschicht (2);
f) selektives Bilden einer dritten Halbleiterschicht (3) des ersten Leitungstyps in der oberen Haupt oberfläche der zweiten Halbleiterschicht (2), wel che sich von dem ersten Bereich (A₁) über die zwei ten (A₂) und dritten (A₃) Bereiche zu einem ersten Ende eines vierten Bereiches (A₄) erstreckt;
g) selektives Bilden einer vierten Halbleiterschicht (4a) des ersten Leitungstyps angrenzend an den vergrabenen Isolierfilm (9) in der dritten Halb leiterschicht (3), welche sich von einem ersten En de des zweiten Bereiches (A₂) zu zumindest einem Teil des ersten Endes des ersten Bereiches (A₁) er streckt;
h) selektives Bilden einer fünften Halbleitersicht (4b) des ersten Leitungstyps angrenzend an den vergrabenen Isolierfilm (9) in der dritten Halblei terschicht (3), welche sich von einem zweiten Ende des zweiten Bereiches (A₂), welches getrennt ist von dem ersten Ende des zweiten Bereiches (A₂), über den dritten Bereich (A₃) zu einem Teil des er sten Endes des vierten Bereiches (A₄) erstreckt;
i) Bilden einer von der ersten Steuerelektrode (5a) isolierten ersten Hauptelektrode (7), welche mit den dritten und vierten Halbleiterschichten (3, 4a) in dem ersten Bereich (A₁) verbunden ist;
j) Bilden einer mit der unteren Hauptoberfläche der ersten Halbleiterschicht (1) verbundenen zweiten Hauptelektrode (8).

13. Verfahren nach Anspruch 12, dadurch gekennzeich net, daß die dritte Halbleiterschicht (3b), soweit sie in dem zweiten Bereich (A₂) liegt, derart gebildet wird, daß sie in einem Zustand, bei dem die ausgehaltene Spannung zwischen den ersten und zweiten Hauptelektroden (7, 8) an liegt, durchgehend verarmt ist.

14. Verfahren nach Anspruch 12, dadurch gekennzeich net, daß der Schritt (f) folgende Schritte umfaßt:

1. (f-1) Zuführen einer ersten Verunreinigung des ersten Leitungstyps zu der das Er gebnis von Schritt (e) darstellenden Halbleiteranordnung; und
2. (f-2) Bilden der dritten Halbleiterschicht (3) durch Diffundieren der ersten Ver unreinigung.

15. Verfahren nach Anspruch 14, dadurch gekennzeich net, daß der Schritt (d) folgende Schritte umfaßt:

1. (d-1) selektives Bilden eines ersten Isolierfilmes (11) in dem zweiten Bereich (A₂) auf der zweiten Halbleiterschicht (2); und
2. (d-2) Bilden der ersten Gate-Elektrode (5a) auf dem ersten Isolierfilm (11);

und der Schritt (e) die Schritte aufweist:

1. (e-1) selektives Bilden eines zweiten Iso lierfilmes (11) in dem vierten Bereich (A₄) auf der zweiten Halbleiterschicht (2); und
2. (e-2) Bilden der zweiten Gate-Elektrode (5b) auf dem zweiten Isolierfilm (11);

und der Schritt (i) die Schritte aufweist:

1. (i-1) Bilden eines Elektrodenisolierfilmes (6) über der gesamten Oberfläche der das Ergebnis von Schritt (h) darstel lenden Halbleiteranordnung;
2. (i-2) Herstellen einer Öffnung im Elektro denisolierfilm (6) in einem Teil des ersten Bereiches (A₁) und Freilegen ei nes Teiles der dritten und vierten Halbleiterschichten (3, 4a); und
3. (i-3) Bilden der ersten Hauptelektrode (7) auf der gesamten Oberfläche der das Er gebnis von Schritt (i-2) darstellenden Halbleiteranordnung.

16. Verfahren nach Anspruch 15, dadurch gekennzeich net, daß der vergrabene Isolierfilm (9) sich bis zu einem ersten Ende des dritten Bereiches (A₃) erstreckend erzeugt wird.

17. Verfahren nach Anspruch 16, dadurch gekennzeich net, daß der Schritt (c) folgende Schritte umfaßt:

1. (c-1) Bilden einer Ionenimplantationsmaske zum Freilegen der zweiten Halbleiter schicht (2) von zumindest dem ersten Ende des ersten Bereiches (A₁) bis zu dem zweiten Bereich (A₂);
2. (c-2) Implantieren von bestimmten Ionen über die Ionenimplantationsmaske in die zweite Halbleiterschicht (2); und
3. (c-3) Bilden des vergrabenen Isolierfilms (9) durch Ausheilen.

18. Verfahren nach Anspruch 17, dadurch gekennzeich net, daß das Hauptelement der zweiten Halbleiterschicht (2) Silizium darstellt, und die bestimmten Ionen Sauerstoffio nen sind.

19. Verfahren nach Anspruch 17, dadurch gekennzeich net, daß bei dem Schritt (f) die dritte Halbleiterschicht (3) derart gebildet wird, daß die Grenze zwischen der zwei ten Halbleiterschicht (2) und dem vergrabenen Isolierfilm (9) erhalten bleibt, und der vergrabene Isolierfilm (9) und die zweiten und fünften Halbleiterschichten (2, 4b) ein Ende der dritten Halbleiterschicht (3c) umgeben, und von dem Rest der dritten Halbleiterschicht (3) getrennt sind.

20. Verfahren nach Anspruch 19, dadurch gekennzeich net, daß bei dem Schritt (g) der vergrabene Isolierfilm (9) und die vierten und fünften Halbleiterschichten (4a, 4b) einen anderen Teil der dritten Halbleiterschicht (3b) als das Ende hiervon (3c) von dem Rest der dritten Halbleiter schicht (3) trennen.

21. Verfahren nach Anspruch 19, dadurch gekennzeich net, daß die vierte Halbleiterschicht (4a) in Richtung der Grenzen zwischen den Bereichen fortschreitend Unterbrechun gen aufweist.

22. Verfahren nach Anspruch 17, dadurch gekennzeich net, daß bei dem Schritt (f) die dritte Halbleiterschicht (3) derart gebildet wird, daß sie unterhalb des vergrabenen Isolierfilmes (9) zu liegen kommt und sich oben von dem ersten Bereich (A₁) bis zu dem ersten Ende des vierten Bereiches (A₄) erstreckt.

23. Verfahren nach Anspruch 22, dadurch gekennzeich net, daß der Schritt (f-1) folgendermaßen ausgestaltet ist:

1. (f-1-1) Implantieren von Ionen der ersten Ver unreinigung des ersten Leitungstyps in eine Halbleiteranordnung, die Ergebnis des Schrittes (e) ist, wobei die Ionen der ersten Verunreinigung in den ver grabenen Isolierfilm (9) eindringen.

24. Verfahren nach Anspruch 22, dadurch gekennzeich net, daß bei dem Schritt (f-2) die erste Verunreinigung in den vergrabenen Isolierfilm (9) eindringt und diffundiert.

25. Verfahren nach Anspruch 22, dadurch gekennzeich net, daß der vergrabene Isolierfilm (9) und die vierten und fünften Halbleiterschichten (4a, 4b) ein Ende der dritten Halbleiterschicht (3b) von dem Rest der dritten Halbleiter schicht (3) zur Bildung einer sechsten Halbleiterschicht des ersten Leitungstyps trennen.

26. Verfahren nach Anspruch 22, dadurch gekennzeich net, daß die vierte Halbleiterschicht (4a) in Richtung der Grenzen zwischen den Bereichen fortschreitend Unterbrechun gen aufweist.

27. Verfahren nach Anspruch 17, dadurch gekennzeich net, daß die fünfte Halbleiterschicht (4b) in Richtung der Grenzen zwischen den Bereichen fortschreitend Unterbrechun gen aufweist.

28. Verfahren nach Anspruch 17, dadurch gekennzeich net, daß die vierte Halbleiterschicht (4a) und der vergra bene Isolierfilm (9) in Richtung der Grenzen zwischen den Bereichen fortschreitend Unterbrechungen aufweisend zwi schen den vierten und dritten Halbleiterschichten (4a, 3) in Richtung der Grenzen zwischen den Bereichen gebildet wird.