DE4240897C2 - Schaltungsmodul - Google Patents

Schaltungsmodul

Info

Publication number
DE4240897C2
DE4240897C2 DE4240897A DE4240897A DE4240897C2 DE 4240897 C2 DE4240897 C2 DE 4240897C2 DE 4240897 A DE4240897 A DE 4240897A DE 4240897 A DE4240897 A DE 4240897A DE 4240897 C2 DE4240897 C2 DE 4240897C2
Authority
DE
Germany
Prior art keywords
circuit board
circuit
conductor
conductor pattern
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4240897A
Other languages
English (en)
Other versions
DE4240897A1 (de
Inventor
Minoru Hirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE4240897A1 publication Critical patent/DE4240897A1/de
Application granted granted Critical
Publication of DE4240897C2 publication Critical patent/DE4240897C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Description

Die Erfindung bezieht sich auf einen Schaltungsmodul, der eine Treiberschaltung für eine Flüssigkristallanzeige und dergleichen bildet.
Nimmt man beispielsweise an, daß in einer Flüssigkristallan­ zeige ein Schriftbild aus 5 × 7 Punkten als ein Schriftzeichen zählt, so ist für die Anzeige von 16 Zeichen auf einer Zeile oder 8 Zeichen auf zwei Zeilen für das Ansteuern der Flüssig­ kristallanzeige eine nachfolgend als integrierte Schaltung bezeichnete Halbleitervorrichtung mit ungefähr 80 Anschluß­ stiften erforderlich. Diese Treiberschaltung wird mit einer Leiterplatte gebildet, an die integrierte Schaltungen ange­ schlossen sind, und wird als Schaltungsmodul bezeichnet.
Die Fig. 4 zeigt einen herkömmlichen Schaltungsmodul, der aus einer mit Kunststoff vergossenen integrierten Schaltung 10 besteht, die an eine Leiterplatte 11 angeschlossen ist, welche auf beiden Seiten, nämlich der Vorderseite und der Rückseite mit Leitermustern versehen ist. Der Grund für die beidseitige Leiterbelegung der Leiterplatte 11 ist es, für eine glatte Verbindung mit einem Flüssigkristall-Anzeigeele­ ment in bezug auf die Anschlußzuordnungen der integrierten Schaltung 10 und der tatsächlichen Elektrodenanordnung des Anzeigeelements eine zweckdienliche Leitungsänderung und Leitungsverlegung für das Ändern der Anschlußaufeinanderfolge zu ermöglichen.
Im Vergleich zu einer Leiterplatte mit einseitiger Leiterbe­ legung führt jedoch die Leiterplatte 11 mit der beidseitigen Belegung zu hohen Herstellungskosten, was eine Erhöhung der Kosten eines Schaltungsmoduls ergibt. Die Herstellungskosten der Leiterplatte 11 mit der beidseitigen Leiterbelegung steigen proportional zu deren Fläche an.
Ferner ist aus der Druckschrift Patent Abstract JP-57 69 766 ein Schaltungsmodul mit den Merkmalen des Oberbegriffs des Patentanspruchs 1 bekannt.
Zudem offenbart die Druckschrift Patent Abstracts of Japan, E-988, 8. Oktober 1990, Bd. 14, Nr. 463, JP 2-188988 A eine keramische Schaltungsplatine zur Anbringung auf einer Hauptplatine, wobei dazwischen eine Gehäusebasis mit Anschlußflächen auf Vorder- und Rückseite zur selektiven Veränderung der Anschlußaufeinanderfolge dient. Diese Änderung der Anschlußaufeinanderfolge zur Vereinfachung der inneren Leiterbahnen der keramischen Schaltungsplatine sowie der Hauptplatine erfolgt im Inneren der Gehäusebasis.
Der Erfindung liegt infolgedessen die Aufgabe zugrunde, einen im Aufbau einfachen und somit preisgünstigen Schaltungsmodul zu schaffen.
Die Aufgabe wird erfindungsgemäß mit einem gemäß Patentanspruch 1 definierten Schaltungsmodul gelöst.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist eine perspektivische Ansicht eines Schaltungsmoduls gemäß einem Ausführungsbeispiel der Erfindung.
Fig. 2(a) und 2(b) sind jeweils eine Draufsicht und eine Schnittansicht einer ersten Leiterplatte, an der ein Halbleiterelement angebracht ist.
Fig. 3 ist eine Draufsicht auf eine zweite Lei­ terplatte.
Fig. 4 ist eine perspektivische Ansicht eines herkömmlichen Schaltungsmoduls.
Die Fig. 1 ist eine perspektivische Darstellung eines Schal­ tungsmoduls gemäß einem Ausführungsbeispiel, bei dem eine Leiterplatte 20 eine beidseitig mit Leitungszügen belegte Leiterplatte ist und eine Leiterplatte 21 eine einseitig belegte Leiterplatte ist. Auf die Leiterplatte 20 ist Kunst­ harz 22 aufgebracht, in das ein (nicht gezeigtes) Integra­ tionsschaltungsplättchen eingeschlossen ist. Die Leiterplatte 20 wird zum Bilden eines Schaltungsmoduls mit einer vorbe­ stimmten Fläche der Leiterplatte 21 verbunden.
Die Fig. 2(a) und 2(b) sind jeweils eine Draufsicht und eine Schnittansicht der Leiterplatte 20, an der ein Integra­ tionsschaltungsplättchen angebracht ist.
An der Leiterplatte 20 ist ein Integrationsschaltungsplätt­ chen 23 befestigt. Elektroden 24 des Integrationsschaltungs­ plättchens 23 sind durch Metalldrähte 25 mit einem auf der Leiterplatte 20 ausgebildeten Leitermuster 26 verbunden. Nachdem alle Elektroden des Integrationsschaltungsplättchens 23 angeschlossen sind, werden das Integrationsschaltungs­ plättchen 23 und die Drähte 25 mit Kunstharz 22 eingekapselt. Gemäß der vorangehenden Beschreibung ist die Leiterplatte 20 beidseitig mit Leitungen belegt und die Leiterübergänge und Leitungszüge an der Leiterplatte 20 sind derart ausgeführt, daß die in Fig. 1 gezeigte Leiterplatte 21, an der die Lei­ terplatte 20 angebracht wird, eine einfache einseitig belegte Leiterplatte sein kann. Die in Fig. 3 gezeigte Leiterplatte 21 ist eine auf einer Seite mit einem Leitermuster versehene Platte mit einem mittigen Bereich für das Anbringen der Leiterplatte 20, um die herum ein erforderliches Leitermuster 27 ausgebildet ist.
Es wird nun im einzelnen beschrieben, in wieweit durch die Erfindung die Kosten verringert werden können.
Es sei angenommen, daß die Abmessungen und die Kosten der in Fig. 4 gezeigten herkömmlichen Leiterplatte 11 mit der beid­ seitigen Leitermusterbelegung jeweils 80 mm × 40 mm bzw. 1 sind. Gleichermaßen sei angenommen, daß die Abmessungen der in Fig. 3 gezeigten Leiterplatte 21 ebenfalls 80 mm × 40 mm sind und die Abmessungen der in Fig. 2 gezeigten Leiterplatte 20 30 mm × 15 mm sind.
Die Kosten einer beidseitig belegten Leiterplatte betragen das 1,5-fache derjenigen einer einseitig belegten Leiterplat­ te, wenn die Platten den gleichen Flächeninhalt haben. Daher ergeben sich aus dem Verhältnis der beidseitig belegten Platte zu der einseitig belegten Platte die Kosten für die Leiterplatte 21 zu 1 × 1/1,5 = 0,67 und aus dem Flächenver­ hältnis die Kosten für die Leiterplatte 20 zu 1 × (30 × 15)/ (80 × 40) = 0,14. Die Summe dieser Werte ist 0,81, so daß daher die Kosten für die Leiterplatten des gemäß Fig. 1 gestalteten Schaltungsmoduls im Vergleich zu den Kosten der herkömmlichen Leiterplatte um ungefähr 20% gesenkt werden können.
Gemäß der vorstehenden Beschreibung ist erfindungsgemäß nur eine erste Leiterplatte, deren Fläche klein sein kann, da daran ein Halbleiterelement in Chipform angebracht wird, auf beiden Seiten mit Leitermustern versehen, während eine zweite Leiterplatte, an der die erste Leiterplatte angebracht wird, auf nur einer Seite mit einem Leitermuster versehen werden muß, so daß daher die Herstellungskosten für die Leiterplat­ ten insgesamt gesenkt werden können und auch ein mit den Leiterplatten gebildeter Schaltungsmodul unter geringen Kosten hergestellt werden kann.
Es wird ein Schaltungsmodul beschrieben, der eine erste Leiterplatte, an der ein Plättchen einer integrierten Schal­ tung angebracht ist, deren Elektroden durch Drähte mit einem Leitermuster der ersten Leiterplatte verbunden sind, wobei das Plättchen mit der integrierten Schaltung und die Drähte mit Kunstharz umhüllt sind, und eine zweite Leiterplatte enthält, an der zumindest eine Einheit aus der ersten Leiter­ platte und dem Schaltungsplättchen angebracht ist. Die erste Leiterplatte ist eine auf beiden Seiten mit Leitermustern versehene Leiterplatte, während die zweite Leiterplatte eine auf einer Seite mit einem Leitermuster versehene Leiterplatte ist.

Claims (2)

1. Schaltungsmodul mit:
einer ersten Leiterplatte (20) mit einem Leitermuster (26);
einem Halbleiterelement (23), das auf der ersten Leiterplatte (20) angebracht und mit dem Leitermuster (26) über Drähte (25) verbunden ist;
wobei das Halbleiterelement (23) und die Drähte (25) mit Kunstharz (22) umhüllt sind; und
einer zweiten Leiterplatte (21) mit einem Leitermuster (27), auf der die erste Leiterplatte (20) angebracht ist,
dadurch gekennzeichnet, dass
die erste Leiterplatte (20) auf beiden Seiten mit Leitermustern (26) versehen ist, die über die gesamte Dicke der Stirnfläche aufgebrachte Leitungs­ muster verbunden sind, und die zweite Leiterplatte (21) auf nur einer Seite mit Leitermustern (27) versehen ist; und
die erste Leiterplatte (20) eine geringere Fläche einnimmt als die zweite Leiterplatte (21),
wobei das beidseitige Leitermuster (26) der ersten Leiterplatte (20) bereits eine Leitungsverlegung zur Änderung der Anschlussaufeinanderfolge für das Halbleiterelement (23) bereitstellt.
2. Schaltungsmodul nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterelement (23) ein Halbleiterplättchen mit einer integrierten Schaltung ist.
DE4240897A 1991-12-06 1992-12-04 Schaltungsmodul Expired - Fee Related DE4240897C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3349529A JPH05160290A (ja) 1991-12-06 1991-12-06 回路モジュール

Publications (2)

Publication Number Publication Date
DE4240897A1 DE4240897A1 (de) 1993-06-09
DE4240897C2 true DE4240897C2 (de) 2002-03-14

Family

ID=18404345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4240897A Expired - Fee Related DE4240897C2 (de) 1991-12-06 1992-12-04 Schaltungsmodul

Country Status (3)

Country Link
US (1) US5309326A (de)
JP (1) JPH05160290A (de)
DE (1) DE4240897C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889445A2 (de) 1997-06-11 1999-01-07 Anatoli Stobbe Verfahren zur Identifizierung von an sportlichen Wettbewerben teilnehmenden Personen oder Tieren

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798620A (ja) * 1992-11-13 1995-04-11 Seiko Epson Corp 電子装置およびこれを用いたコンピュータ
JPH0750762B2 (ja) * 1992-12-18 1995-05-31 山一電機株式会社 Icキャリア
JPH0831544B2 (ja) * 1993-06-29 1996-03-27 山一電機株式会社 Icキャリア
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
JP2709283B2 (ja) * 1995-04-07 1998-02-04 山一電機株式会社 Icキャリア
US5847930A (en) * 1995-10-13 1998-12-08 Hei, Inc. Edge terminals for electronic circuit modules
TW327247B (en) * 1996-05-31 1998-02-21 Ibm Ball grid array having no through holes or via interconnections
US5825630A (en) * 1996-11-07 1998-10-20 Ncr Corporation Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density
US6060169A (en) 1997-11-24 2000-05-09 International Business Machines Corporation Coating Material and method for providing asset protection
US5956234A (en) * 1998-01-20 1999-09-21 Integrated Device Technology, Inc. Method and structure for a surface mountable rigid-flex printed circuit board
FI112288B (fi) * 2000-01-17 2003-11-14 Rafsec Oy Menetelmä älytarrasyöttörainan valmistamiseksi
FI112287B (fi) * 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
FI111881B (fi) * 2000-06-06 2003-09-30 Rafsec Oy Älykorttiraina ja menetelmä sen valmistamiseksi
FI112121B (fi) * 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
FI112550B (fi) * 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
FI117331B (fi) * 2001-07-04 2006-09-15 Rafsec Oy Menetelmä ruiskuvaletun tuotteen valmistamiseksi
FI119401B (fi) * 2001-12-21 2008-10-31 Upm Raflatac Oy Älytarraraina ja menetelmä sen valmistamiseksi
US20030131472A1 (en) * 2002-01-15 2003-07-17 Mitac International Corp. Method of fabricating a multi-layer circuit board assembly
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
TWI342457B (en) * 2006-05-05 2011-05-21 Chimei Innolux Corp Printed circuit board module used in liquid crystal display device
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2716882A1 (de) * 1976-04-22 1977-11-03 Hasler Ag Uhrenmodul fuer elektronische kleinuhr

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769766A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Ship carrier
JPH03214691A (ja) * 1990-01-18 1991-09-19 Fujitsu Ltd フレキシブルプリント板の集積回路実装構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2716882A1 (de) * 1976-04-22 1977-11-03 Hasler Ag Uhrenmodul fuer elektronische kleinuhr

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 57-69766 A (abstract). In: Patent Abstracts of Japan (CD-ROM) *
Patent Abstracts of Japan, E-988 Oct. 8, 1990, Vol. 14 No. 463. JP 2-188988 A *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889445A2 (de) 1997-06-11 1999-01-07 Anatoli Stobbe Verfahren zur Identifizierung von an sportlichen Wettbewerben teilnehmenden Personen oder Tieren

Also Published As

Publication number Publication date
DE4240897A1 (de) 1993-06-09
US5309326A (en) 1994-05-03
JPH05160290A (ja) 1993-06-25

Similar Documents

Publication Publication Date Title
DE4240897C2 (de) Schaltungsmodul
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE3882477T2 (de) Perlenförmiges zusammengesetztes Element.
DE3607049C2 (de)
DE4202265C2 (de) IC-Karte mit erhöhter Biegefestigkeit im Bereich der Anschlußkontakte
DE3850224T2 (de) Verbindungstechnik mit dielektrischen Schichten.
DE3535923C2 (de)
DE2937886C2 (de)
DE3539531A1 (de) Fluessigkristallanzeige
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
CH667562A5 (de) Verfahren zum aendern einer elektrischen flachbaugruppe.
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10316096B4 (de) Platte mit gedruckter Schaltung und mit einer barrieregeschützten Durchgangsöffnung und Verfahren zu deren Herstellung
DE2843710A1 (de) Mehrlagige flexible schaltungsplattenanordnung und verfahren zu ihrer herstellung
DE69833401T2 (de) Oberflächenmontierte Anordnung von elektronischen Bauteilen
DE69015879T2 (de) Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE68906160T2 (de) Gedruckte Schaltungsplatte.
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE3739985A1 (de) Is-karte
DE3930858C2 (de) Modulaufbau
DE4036079A1 (de) Elektronisches bauteil und elektronische vorrichtung mit einem derartigen bauteil
DE3810486C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701