DE4131413C2 - Bondierungsverfahren für Halbleiterchips - Google Patents
Bondierungsverfahren für HalbleiterchipsInfo
- Publication number
- DE4131413C2 DE4131413C2 DE4131413A DE4131413A DE4131413C2 DE 4131413 C2 DE4131413 C2 DE 4131413C2 DE 4131413 A DE4131413 A DE 4131413A DE 4131413 A DE4131413 A DE 4131413A DE 4131413 C2 DE4131413 C2 DE 4131413C2
- Authority
- DE
- Germany
- Prior art keywords
- ball
- bonding
- gold
- chip
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000004065 semiconductor Substances 0.000 title claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 38
- 239000010931 gold Substances 0.000 claims description 35
- 229910052737 gold Inorganic materials 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 24
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
Die Erfindung betrifft ein Bondverfahren zum
Befestigen eines Halbleiterchips auf einem Substrat. Bei einem
derartigen Bondverfahren werden Flip-Chips durch ein
Verfahren mit der Oberfläche nach unten (Face-down-Verfahren)
derart bondiert, daß Kontakttropfen auf den Elektroden des
Chips gebildet werden und der Chip danach mit der Oberfläche
nach unten weisend auf dem Substrat befestigt wird.
EP 0 388 011 A2 beschreibt ein Bondverfahren zum
Aufbringen eines Chips auf einem Substrat, wobei zunächst auf
einer Elektrode des Chips eine Plattierung aus Gold
aufgebracht wird und diese danach in ein Metallbad oder eine
Metallschicht eingetaucht wird. Beim Herausziehen ergibt sich
eine Kontaktstruktur aus der Goldplattierung und einer
Metallkugel darauf. Der Halbleiterchip mit der
Kontaktstruktur wird dann auf eine Verdrahtung des Substrats
mit einem Bondverfahren aufgebracht, bei dem ein Druck
ausgeübt wird, um die Metallkugel zu einer Deformation zur
Beseitigung von Oxidschichten auf der Verdrahtung und der
Metallkugel zu veranlassen. Dabei darf die Metallkugel nicht
über ihren Schmelzpunkt erwärmt werden, da sonst die
Beseitigung der Oxidschichten nicht ausgeführt wird.
Die EP 0 320 244 A2 beschreibt die Aufbringung eines Chips
auf einem Substrat, wobei in einem Drahtbondprozeß
zunächst ein Goldtropfen am Ende eines Golddrahts mit der
Elektrode eines Halbleiterchips kontaktiert wird. Danach wird
der Draht zurückgezogen und durch die Bondungsvorrichtung
umgebogen, so daß ein hakenförmiger verdünnter Abschnitt auf
dem Goldtropfen gebildet wird. Dieser hakenförmige Abschnitt
wird in eine Haftungsmittelschicht bis zu dem Goldtropfen
eingetaucht, aus der Haftungsmittelschicht zurückgezogen und
direkt mit einer Verdrahtung des Substrats kontaktiert.
Nachdem der hakenförmige Abschnitt einen kleineren
Durchmesser als der Goldtropfen aufweist, kann eine große
Menge von Haftungsmittel um diesen hakenförmigen Abschnitt
herum angeordnet werden, so daß die Haftung und der Kontakt
zwischen dem Substrat und dem Chip erhöht werden kann.
In der EP 0 265 927 A2 wird beschrieben, daß ein
kugelförmiger Endabschnitt eines Golddrahts in eine Scheibe
geplättet wird. Danach wird eine weitere Kugel am Ende eines
weiteren Golddrahts auf diese geplättete Scheibe aufgebracht
und ebenfalls mittels Druck geplättet. Auf eine derartige
Struktur wird eine weitere Kugel am Ende eines weiteren
Drahts aufgebracht und wiederum mittels Druck in eine
scheibenartige Form geplättet. Die Drei-Scheiben-Struktur ist
direkt auf einem Verbindungsanschluß eines Halbleiterelements
angeordnet. Während der sukzessiven Aufbringung der einzelnen
Scheiben wird eine Erwärmung vorgenommen.
JP 61-212029 A beschreibt, daß bei einem Bondverfahren
eine Oxidation eines Bonddrahts durch Verwendung von
Argon-Gas oder Stickstoffgas verhindert werden kann.
Die GB 2 201 545 A beschreibt das Bilden eines Goldballens
auf einer Elektrode eines Substrats. Eine Goldkugel, die sich
am Ende eines Golddrahts befindet, wird mittels einer
elektrischen Erwärmungseinrichtung erwärmt.
Die JP 2-302049 A beschreibt einen Druckbondprozeß, bei
dem eine Goldkugel auf einem Substrat mittels Druckbondens
aufgebracht wird.
Die JP 1-202830 A beschreibt das Bilden einer Lötkugel auf
einer Elektrode 2 eines Substrats.
Im allgemeinen wird ein solches Flip-Chip
Bondverfahren, im Unterschied zum Drahtbond
verfahren und dem TAB(band-automatisches Bonden)-
Verfahren, derart ausgeführt, daß die Tropfen für das
Bonden des Chips auf dem Substrat in einer gewünschten
Form während eines gesonderten Schrittes des
Halbleiterherstellungsprozesses gebildet werden.
Wie in Fig. 1A bis 1F gezeigt, umfaßt das herkömmliche
Tropfenbildungsverfahren einen Schritt, bei dem Ti oder Cr
auf einem auf einem Chip 1 gebildeten Aluminiumpolster 2
zur Bildung einer Schicht zerstäubt wird, einen Schritt,
bei dem eine Überzugsbasis 3 durch Ablagerung von Cu oder
Au auf der Schicht gebildet wird nachdem eine Haftung
daran erreicht ist, einen Schritt, bei dem eine
lichtempfindliche Schicht 4 auf der Überzugsbasis 3
gebildet wird, um die Größe des Tropfens durch das
fotolithographische Verfahren zu definieren, einen
Schritt, bei dem durch Galvanisieren von Pb/Sn oder Au,
Au/Cu in dem freien Raum zwischen den fotoempfindlichen
Schichten 4 ein Tropfen 5 gebildet wird, einen Schritt, bei
dem die fotoempfindlichen Schichten 4 und die Ablagerungen
aufgrund des Galvanisierens entfernt werden, und einen
Schritt, bei dem ein Tropfen 5 durch Umfließen dieses in
einer Wasserstoffatmosphäre nach thermischen Prozessen für
den Tropfen 5 in eine gewünschte Form geformt wird.
Im allgemeinen wird bei dem Flip-Chip Bondierungsverfahren
für die Tropfen ein Pb/Sn-Stoff verwendet.
Jedoch ist das oben beschriebene Tropfenbildungsverfahren
sehr kompliziert, und deswegen ist es schwierig, dieses
Verfahren während des Aufbau-Vorgangs anzuwenden.
Dementsprechend ist es aufwendig, daß das
Tropfenbildungsverfahren in einem gesonderten
Herstellungsverfahren ausgeführt werden muß.
Kürzlich ist ein Chip-Bondierungsverfahren vorgestellt
worden, bei dem das Chip-Bondieren während dem Aufbau-
Vorgang, wie in Fig. 3A bis 3F gezeigt, ausgeführt werden
kann.
Wie in Fig. 2 gezeigt, wird ein Draht 11 zur Bildung einer
Kugel bzw. eines Ballens 12, im folgenden Kugel genannt,
an seiner Spitze durch eine Kapillare 13 geführt, und der
Draht mit einem Halter 14 durch die in diesem Prozeß
verwendete Draht-Kugel-Tropfen-Bondierungs-Vorrichtung
geschnitten.
Wie in Fig. 3 gezeigt, umfaßt das Verfahren folgende
Schritte: Schritte B und C, in denen ein Golddraht 22 in
die Draht-Kugel-Tropfen-Bondierungs-Vorrichtung eingelegt
und eine Goldkugel 23 auf der Elektrode 21a des Chips 21
gebildet wird; Schritte D und E, in denen eine Ag-Paste 25
aufgetragen wird, indem die Goldkugel 23 in einen mit der
Ag-Paste 25 gefüllten Behälter 24 gelegt und daraus
herausgezogen wird, und einen Schritt F, in dem das Chip
21 auf das Substrat 26 nach unten bondiert wird.
Das oben beschriebene Chip-Bondierungsverfahren hat den
Vorteil, daß die Gold-Kugel 23 während des Aufbau-Vorgangs
gebildet werden kann. Jedoch weist es noch die Probleme
auf, daß die Gold-Kugeln 23 sehr dicht aneinander in ihren
Abschnitten gebildet werden und deswegen mit den
benachbarten Gold-Kugeln 23 verbunden werden können, wenn
die Ag-Paste 25 auf der Gold-Kugel 23 aufgebracht wird.
Zusätzlich ist es schwierig, eine geeignete Ag-Paste auf
den Gold-Kugel aufzubringen, nachdem die Höhe der Tropfen
sehr klein ist. Das bedeutet, daß eine Ag-Paste auf dem
Chip zwischen den nahe benachbarten Gold-Kugeln 23 sowie
zwischen den Elektroden verbunden werden könnte, und daß
die Ag-Paste 25 bei hohen Temperaturen weich wird und
dadurch die Zuverlässigkeit des Produkts absinkt.
Die Aufgabe der Erfindung ist es,
ein Bondverfahren zum Aufbringen eines
Halbleiterchips auf ein Substrat bereitzustellen, durch
das eine hohe Haftungsfähigkeit zwischen dem
Halbleiterchip und dem Substrat unter Vermeidung von
Kurzschlüssen zwischen Elektroden des Halbleiterchips
gewährleistet wird.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1
gelöst. Da die Bleikugel lediglich auf eine niedrige
Temperatur erwärmt werden muß, um eine Bondung zwischen
Halbleiterchip und Substrat herzustellen, und ferner ein
ausreichender Abstand zwischen Halbleiterchip und Substrat
durch die Struktur mit drei Kugeln gewährleistet ist, werden
weder Kurzschlüsse noch thermische Spannungen bei der
Aufbringung des Halbleiterchips auf das Substrat verursacht.
Weitere vorteilhafte Ausführungsformen der Erfindung ergeben
sich aus den Unteransprüchen. Nachstehend wird die Erfindung
anhand ihrer Ausführungsformen unter Bezugnahme auf die
Zeichnungen erläutert. In den Zeichnungen zeigen:
Fig. 1 das Verfahren zur Bildung eines herkömmlichen
Tropfens;
Fig. 2 die Struktur einer herkömmlichen
Draht-Kugel-Tropfen-Bondierungs-Vorrichtung;
Fig. 3 ein herkömmliches Chip-Bondierungsverfahren; und
Fig. 4 ein Chip-Bondierungsverfahren entsprechend der
vorliegenden Erfindung.
Die vorliegende Erfindung wird nun unter Bezugnahme auf
die beigefügten Zeichnungen näher erläutert.
Fig. 4 zeigt ein Chip-Bondierungsverfahren entsprechend
der vorliegenden Erfindung. Wie in Fig. 4 gezeigt, umfaßt
das Chip-Bondierungsverfahren nach der vorliegenden
Erfindung die Schritte B und C, in denen durch Anwendung
eines Kugel-Bondierungsverfahrens eine Kugel auf einer
Elektrode 33a eines Chips 33 gebildet wird, und nach
Durchführen des Drahtes durch eine Kapillare 31 zur
Bildung einer Kugel, durch Ausführen eines Drahtschnittes
mit einer Draht-Kugel-Tropfen-Bondierungs-Vorrichtung (zum
Abschneiden des Kugelhalses) und mit einem Halter 32 eine
erste Gold-Kugel 34 gebildet wird und die Kugel auf die
Elektrode 33a des Chips 33 aufgebracht wird; Schritte D und E
zur Bildung einer Kugel wiederum auf einer ersten
Gold-Kugel 34 und Aufschichten einer zweiten Gold-Kugel 35,
indem ein zweites Gold-Draht-Kugel-Bondieren mit der
Kugel-Tropfen-Bondierungs-Vorrichtung durchgeführt und ein
Drahtschnitt ausgeführt wird; Schritte F bis I zum
Ausführen eines Blei-Draht-Kugel-Bondierens mit der
Bondierungsvorrichtung und Aufschichten einer Blei-Kugel
37 auf die zweite Gold-Kugel 35 in einer H2 oder Ar+H2
Atmosphäre, und einen Schritt J, in dem das aus der ersten und zweiten
Gold-Kugel 34, 35 und der Blei-Kugel 37 bestehende Chip 33
mit der Oberfläche nach unten (faced down) auf ein
Substrat 38 aufgebracht
und das Substrat 38 mit einem Eingangs/Ausgangs-Muster
versehen wird.
Hierbei wird die Blei-Kugel 37 bei dem Aufbring-Schritt
des Chips 33 auf das Substrat 38 aufgeheizt, so daß sie
schmilzt und mit dem Muster auf dem Substrat 38 bondiert
wird. Außer der Blei-Kugel 37 kann jedes beliebige
Material benutzt werden, solange es ähnliche Schmelzpunkte
wie das der Blei-Kugel 37 aufweist und auch die
Leitfähigkeit dieselbe ist.
Entsprechend der vorliegenden Erfindung, wie oben
beschrieben, können die Bildung der ersten und zweiten
Gold-Kugel 34, 35 und der Blei-Kugel 37 während des
Aufbauvorgangs durch Verwendung der bekannten Draht-Kugel-
Tropfen-Bondierungs-Vorrichtung durchgeführt werden, und
deswegen wird der Bondierungs-Wirkungsgrad verbessert.
Außerdem können die Durchmesser der Drähte zur Bildung
der ersten und zweiten Gold-Kugel 34, 35 und der Blei-Kugel
37 verkleinert werden und so zusätzlicher Platz auf dem
Chip gewonnen 7 werden, daß die Zahl der Elektroden 33a
auf dem Chip 33 erhöht werden kann und die Auslegung des
Chips einfacher gemacht wird. Deswegen wird die Blei-Kugel
37 mit einem niedrigen Schmelzpunkt auf die zweite
Gold-Kugel 35 aufgeschichtet, so daß ein
Niedrigtemperatur-Chip-Bondieren möglich wird. Folglich
kann der Prozeß verkürzt und die Kosten verkleinert
werden. Überdies wird die Blei-Kugel 37 nicht auf die
Elektrode, sondern auf die aufgeschichteten ersten und
zweiten Gold-Kugeln aufgeschichtet, und deswegen treten
Schlitzdefekte wie in herkömmlichen Verfahren aufgrund der
auf die Gold-Kugel angewendeten Ag-Paste nicht mehr auf.
Entsprechend der vorliegenden Erfindung, wie oben
beschrieben, wird das komplizierte Tropfen-Herstellungs
verfahren durch Verwendung der Chip-Bondierungs-Technik
während des Aufbau Vorgangs vermieden, und deswegen kann
das Verfahren verkürzt und die Ausfallrate während des
Chip-Bondierens minimiert werden, wodurch der Ausstoß
erhöht wird und Herstellungskosten eingespart werden.
Claims (3)
1. Bondverfahren zum Befestigen eines
Halbleiterchips (33) auf einem mit
Elektroden versehenen Substrat nach dem Flip-Chip-Prinzip, gemäß
dessen:
- a) ein erstes ballenförmiges Bondelement aus Gold (34) auf einer Elektrode (33a) des Halbleiterchips (33) gebildet wird,
- b) ein zweites ballenförmiges Bondelement aus Gold (35) auf dem ersten Bondelement aus Gold (34) gebildet wird,
- c) ein ballenförmiges Kontaktelement (37) aus Blei auf dem zweiten Bondelement aus Gold (35) gebildet wird, derart, daß
- d) in den Schnitt an a) bis c) das erste ballenförmige Bondelement (34), das zweite ballenförmige Bondelement (35) und das ballenförmige Kontaktelement (37) jeweils nach einem Draht-Kugel- Bondverfahren gebildet werden, wobei jeweils ein Gold- bzw. Bleidraht durch eine Kapillare (31) geführt wird, an den Drahtenden jeweils eine Kugel gebildet wird, die beim Bonden zu einem Ballen (34, 35 bzw. 37) geformt wird, wonach der Draht abgeschnitten wird,
- e) Halbleiterchip (33) mit dem ersten Bondelement (34), dem zweiten Bondelement (35) und dem Kontaktelement (37) mit dem Substrat (38) verbunden wird, in dem das Kontaktelement (37) auf eine Temperatur über dessen Schmelzpunkt erwärmt wird.
2. Bondverfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
der Schritt c) zum Bilden des ballenförmigen Kontaktelements (37) in einer H2-
oder Ar+H2-Atmosphäre ausgeführt wird.
3. Bondverfahren nach Anspruch 1,
dadurch gekennzeichnet, daß das
erste und zweite Bondelement (34, 35) und das Kontaktelement
(37) von oben auf der Oberfläche der Elektrode (33a) des
Halbleiterchips (33) gebildet werden, der Halbleiterchip
(33) umgedreht wird und der Halbleiterchip
(33) mit seiner Oberfläche nach unten weisend
mit dem Substrat (38) verbunden wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910006053A KR940001149B1 (ko) | 1991-04-16 | 1991-04-16 | 반도체 장치의 칩 본딩 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4131413A1 DE4131413A1 (de) | 1992-10-22 |
DE4131413C2 true DE4131413C2 (de) | 1999-07-29 |
Family
ID=19313315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4131413A Expired - Fee Related DE4131413C2 (de) | 1991-04-16 | 1991-09-20 | Bondierungsverfahren für Halbleiterchips |
Country Status (4)
Country | Link |
---|---|
US (1) | US5186381A (de) |
JP (1) | JPH0758722B2 (de) |
KR (1) | KR940001149B1 (de) |
DE (1) | DE4131413C2 (de) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2662131B2 (ja) * | 1991-12-26 | 1997-10-08 | 松下電器産業株式会社 | ボンディング装置 |
US5616520A (en) * | 1992-03-30 | 1997-04-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
KR100245257B1 (ko) * | 1993-01-13 | 2000-02-15 | 윤종용 | 웨이퍼 수준의 반도체 패키지의 제조방법 |
KR960016007B1 (ko) * | 1993-02-08 | 1996-11-25 | 삼성전자 주식회사 | 반도체 칩 범프의 제조방법 |
DE4307162C2 (de) * | 1993-03-06 | 2000-06-08 | Amatech Advanced Micromechanic | Verbindung, Verfahren und Vorrichtung zur Herstellung einer Verbindung auf einer Chipanschlußfläche |
US5390080A (en) * | 1993-05-03 | 1995-02-14 | Motorola | Tin-zinc solder connection to a printed circuit board of the like |
JP3248778B2 (ja) * | 1993-05-21 | 2002-01-21 | ローム株式会社 | 半田ワイヤーにボール部を形成する方法 |
US5523920A (en) * | 1994-01-03 | 1996-06-04 | Motorola, Inc. | Printed circuit board comprising elevated bond pads |
JP3348528B2 (ja) * | 1994-07-20 | 2002-11-20 | 富士通株式会社 | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 |
US6614110B1 (en) * | 1994-12-22 | 2003-09-02 | Benedict G Pace | Module with bumps for connection and support |
DE4446471C2 (de) * | 1994-12-23 | 1997-05-22 | Fraunhofer Ges Forschung | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger |
JP2735022B2 (ja) * | 1995-03-22 | 1998-04-02 | 日本電気株式会社 | バンプ製造方法 |
KR100186752B1 (ko) * | 1995-09-04 | 1999-04-15 | 황인길 | 반도체 칩 본딩방법 |
KR100386061B1 (ko) * | 1995-10-24 | 2003-08-21 | 오끼 덴끼 고오교 가부시끼가이샤 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
JP3146345B2 (ja) * | 1996-03-11 | 2001-03-12 | アムコー テクノロジー コリア インコーポレーティド | バンプチップスケール半導体パッケージのバンプ形成方法 |
JP3863213B2 (ja) * | 1996-03-27 | 2006-12-27 | 株式会社ルネサステクノロジ | 半導体装置 |
FR2758015A1 (fr) * | 1996-12-30 | 1998-07-03 | Commissariat Energie Atomique | Micro-champignons conducteurs et element de connexion electrique utilisant de tels micro-champignons |
JP3407275B2 (ja) | 1998-10-28 | 2003-05-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | バンプ及びその形成方法 |
US6278191B1 (en) * | 1999-05-28 | 2001-08-21 | National Semiconductor Corporation | Bond pad sealing using wire bonding |
US6501663B1 (en) * | 2000-02-28 | 2002-12-31 | Hewlett Packard Company | Three-dimensional interconnect system |
DE10035175C1 (de) * | 2000-07-19 | 2002-01-03 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer elektrischen und/oder mechanischen Verbindung von flexiblen Dünnfilmsubstraten |
TW465064B (en) * | 2000-12-22 | 2001-11-21 | Advanced Semiconductor Eng | Bonding process and the structure thereof |
US7202155B2 (en) | 2003-08-15 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing wiring and method for manufacturing semiconductor device |
WO2006004671A2 (en) * | 2004-06-25 | 2006-01-12 | Tessera, Inc. | Microelectronic package structure with spherical contact pins |
US7009305B2 (en) * | 2004-06-30 | 2006-03-07 | Agere Systems Inc. | Methods and apparatus for integrated circuit ball bonding using stacked ball bumps |
US7205177B2 (en) * | 2004-07-01 | 2007-04-17 | Interuniversitair Microelektronica Centrum (Imec) | Methods of bonding two semiconductor devices |
US7378297B2 (en) * | 2004-07-01 | 2008-05-27 | Interuniversitair Microelektronica Centrum (Imec) | Methods of bonding two semiconductor devices |
CN101053079A (zh) | 2004-11-03 | 2007-10-10 | 德塞拉股份有限公司 | 堆叠式封装的改进 |
DE102005006333B4 (de) * | 2005-02-10 | 2007-10-18 | Infineon Technologies Ag | Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
US20070200234A1 (en) * | 2006-02-28 | 2007-08-30 | Texas Instruments Incorporated | Flip-Chip Device Having Underfill in Controlled Gap |
JP5481769B2 (ja) * | 2006-11-22 | 2014-04-23 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
JP5062283B2 (ja) | 2009-04-30 | 2012-10-31 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8872318B2 (en) | 2011-08-24 | 2014-10-28 | Tessera, Inc. | Through interposer wire bond using low CTE interposer with coarse slot apertures |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9515036B2 (en) | 2012-04-20 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
CN202816916U (zh) * | 2012-10-10 | 2013-03-20 | 矽力杰半导体技术(杭州)有限公司 | 一种倒装封装装置 |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US9351436B2 (en) * | 2013-03-08 | 2016-05-24 | Cochlear Limited | Stud bump bonding in implantable medical devices |
US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
CN104485292A (zh) * | 2014-12-10 | 2015-04-01 | 华进半导体封装先导技术研发中心有限公司 | 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法 |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
CN111029267B (zh) * | 2019-11-22 | 2021-12-24 | 中国电子科技集团公司第十三研究所 | 一种倒装互连结构及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0265927A2 (de) * | 1986-10-31 | 1988-05-04 | Hitachi, Ltd. | Verfahren zum Stapelverbinden von Drähten |
GB2201545A (en) * | 1987-01-30 | 1988-09-01 | Tanaka Electronics Ind | Bump electrodes for semiconductor devices |
EP0320244A2 (de) * | 1987-12-08 | 1989-06-14 | Matsushita Electric Industrial Co., Ltd. | Elektrische Kontaktstellen und damit versehene Gehäuse |
EP0388011A2 (de) * | 1989-03-14 | 1990-09-19 | Kabushiki Kaisha Toshiba | Verfahren zum Herstellen einer Halbleiteranordnung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US509019A (en) * | 1893-11-21 | xxdavidson | ||
US3986255A (en) * | 1974-11-29 | 1976-10-19 | Itek Corporation | Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein |
US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
US4750666A (en) * | 1986-04-17 | 1988-06-14 | General Electric Company | Method of fabricating gold bumps on IC's and power chips |
US4875617A (en) * | 1987-01-20 | 1989-10-24 | Citowsky Elya L | Gold-tin eutectic lead bonding method and structure |
US4889274A (en) * | 1988-03-22 | 1989-12-26 | Texas Instruments Incorporated | Gas mixture for use in control and formation of ball bonds |
US5090609A (en) * | 1989-04-28 | 1992-02-25 | Hitachi, Ltd. | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals |
-
1991
- 1991-04-16 KR KR1019910006053A patent/KR940001149B1/ko not_active IP Right Cessation
- 1991-09-09 US US07/756,911 patent/US5186381A/en not_active Expired - Lifetime
- 1991-09-12 JP JP3233342A patent/JPH0758722B2/ja not_active Expired - Fee Related
- 1991-09-20 DE DE4131413A patent/DE4131413C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0265927A2 (de) * | 1986-10-31 | 1988-05-04 | Hitachi, Ltd. | Verfahren zum Stapelverbinden von Drähten |
GB2201545A (en) * | 1987-01-30 | 1988-09-01 | Tanaka Electronics Ind | Bump electrodes for semiconductor devices |
EP0320244A2 (de) * | 1987-12-08 | 1989-06-14 | Matsushita Electric Industrial Co., Ltd. | Elektrische Kontaktstellen und damit versehene Gehäuse |
EP0388011A2 (de) * | 1989-03-14 | 1990-09-19 | Kabushiki Kaisha Toshiba | Verfahren zum Herstellen einer Halbleiteranordnung |
Non-Patent Citations (3)
Title |
---|
JP 1-202 830 A. In: P. Abstr. of J., 1989, Vol. 13, Nr. 305, E-844 * |
JP 2-302 049 A. In: P. Abstr. of J., 1991, Vol. 15, Nr. 86, E-1039 * |
JP 61-212029 A. In: P. Abstr. of J., 1987, Vol. 11, Nr. 46, E-479 * |
Also Published As
Publication number | Publication date |
---|---|
KR920020658A (ko) | 1992-11-21 |
JPH04326534A (ja) | 1992-11-16 |
DE4131413A1 (de) | 1992-10-22 |
US5186381A (en) | 1993-02-16 |
JPH0758722B2 (ja) | 1995-06-21 |
KR940001149B1 (ko) | 1994-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4131413C2 (de) | Bondierungsverfahren für Halbleiterchips | |
DE69133497T2 (de) | Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren | |
DE60219779T2 (de) | Flussmittelfreie flip-chip-verbindung | |
DE2424857C2 (de) | Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten | |
DE102005059224B4 (de) | SiC-Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE19743767B4 (de) | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip | |
DE60131402T2 (de) | Layout und verfahren für eine anordnung mit segmentierter blm (ball limiting metallurgy) für ein- und ausgänge | |
DE69635083T2 (de) | Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats | |
DE3233225C2 (de) | ||
DE69813701T2 (de) | Elektrodenstruktur einer Siliziumhalbleiteranordnung | |
DE112004000360T5 (de) | Zweimetallisches Stud-Bumping für Flipchip-Anwendungen | |
DE102012109319B4 (de) | Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben | |
EP2283714A2 (de) | Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte | |
DE102009014582A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3824008A1 (de) | Elektronische schaltung sowie verfahren zu deren herstellung | |
DE69738324T2 (de) | Herstellungsverfahren einer halbleiteranordnung mit niedrig schmelzendem metallhöckern | |
DE4230030A1 (de) | Halbleitergehaeuse und verfahren zu dessen zusammenbau | |
DE2807350C2 (de) | Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis | |
DE10011368A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
WO2024110246A1 (de) | Verfahren zum herstellen eines elektronischen bauelements | |
DE19715926B4 (de) | Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil | |
DE112005003629T5 (de) | IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe | |
DE3137570A1 (de) | Verfahren zum direkten verbinden von kupferteilen mit oxidkeramiksubstraten | |
DE102007046329A1 (de) | Substrat zum Befestigen eines Flip-Chips und Herstellungsverfahren desselben | |
DE102006006561B4 (de) | Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |