WO2024110246A1 - Verfahren zum herstellen eines elektronischen bauelements - Google Patents

Verfahren zum herstellen eines elektronischen bauelements Download PDF

Info

Publication number
WO2024110246A1
WO2024110246A1 PCT/EP2023/081683 EP2023081683W WO2024110246A1 WO 2024110246 A1 WO2024110246 A1 WO 2024110246A1 EP 2023081683 W EP2023081683 W EP 2023081683W WO 2024110246 A1 WO2024110246 A1 WO 2024110246A1
Authority
WO
WIPO (PCT)
Prior art keywords
capsules
contact surface
semiconductor chip
carrier
electronic semiconductor
Prior art date
Application number
PCT/EP2023/081683
Other languages
English (en)
French (fr)
Inventor
Thomas Schwarz
Klaus Mueller
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Publication of WO2024110246A1 publication Critical patent/WO2024110246A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture

Definitions

  • the present invention relates to a method for producing an electronic component.
  • One object of the present invention is to provide a method for producing an electronic component. This object is achieved by a method having the features of the independent patent claim. Various further developments are specified in the dependent claims.
  • a method for producing an electronic component comprises steps of providing an electronic semiconductor chip with a contact surface with a layer comprising gold, providing a carrier with a mating contact surface, arranging capsules on the mating contact surface, the capsules each having a solid shell enclosing a supercooled metallic liquid, the supercooled metallic liquid comprising tin, arranging the electronic semiconductor chip on the carrier such that the contact surface faces the mating contact surface, and opening the capsules, the supercooled metallic liquid wetting the mating contact surface and the contact surface, tin and gold forming an intermetallic compound.
  • This method enables a soldered connection to be produced between the contact surface of the electronic semiconductor chip and the counter-contact surface of the carrier.
  • the soldered connection can advantageously be produced at a low temperature, in particular at a temperature which is lower than the melting temperature of the intermetallic compound.
  • the method therefore advantageously enables soldered connections to be produced with only low mechanical stresses, even in the case of different thermal expansion coefficients of the interconnected components.
  • a further process step is carried out to temper the electronic semiconductor chip and carrier. Tempering can, for example, increase the quality and homogeneity of the solder joint produced by the method.
  • tempering is carried out at a temperature between 150 ° C and 180 ° C.
  • this comparatively low temperature causes only slight mechanical stresses in the solder joint produced by the method.
  • the intermetallic compound is formed at a temperature of less than 200 ° C.
  • the intermetallic compound can be formed at a temperature of 180 ° C.
  • this only produces slight mechanical stresses in the solder joint produced by the method.
  • the electronic semiconductor chip is arranged on the carrier using a heatable tool.
  • the heatable tool can be, for example, a heated bond head.
  • the use of a heatable tool makes it possible to electronic semiconductor chip simultaneously on the carrier and heat it to a temperature sufficient to produce the intermetallic compound.
  • the electronic semiconductor chip is pressed against the carrier to open the capsules, in particular with a pressure of between 0.05 kgf/mm 2 and 0.2 kgf/mm 2 .
  • the electronic semiconductor chip can be pressed against the carrier, for example, using the tool used to arrange the electronic semiconductor chip on the carrier. This advantageously achieves a controlled and reliable opening of the capsules.
  • the capsules are opened by dissolving the solid shells, for example by an etching process, for example in an atmosphere containing formic acid.
  • This also advantageously achieves a controlled and reliable opening of the capsules.
  • One advantage of this embodiment is that it enables capsules arranged on several counter-contact surfaces of the carrier to be opened simultaneously.
  • the capsules are arranged by spraying using a mask, by a printing process using a printing screen or a printing stencil, by spin coating or by contactless needle dosing.
  • the capsules are dissolved in a solvent for arrangement on the counter-contact surface. After the capsules have been arranged, the solvent evaporates.
  • the solvent can advantageously facilitate the arrangement of the capsules on the counter-contact surface of the carrier.
  • a layer thickness of the gold-containing layer and a quantity of the capsules arranged on the counter-contact surface are dimensioned such that gold has a material proportion of at least 60% in the intermetallic compound formed. In this case, the intermetallic compound formed by the method has favorable mechanical properties.
  • the layer containing gold has a layer thickness of between 1 pm and 3 pm, in particular a layer thickness of between 1 pm and 2 pm.
  • the layer containing gold can, for example, have a layer thickness of 1.5 pm. This advantageously enables the production of an intermetallic compound with a favorable amount of gold.
  • the capsules are applied as a layer with a layer thickness of between 1 pm and 5 pm, in particular with a layer thickness of between 2 pm and 3 pm.
  • a layer thickness of the capsules enables the production of an intermetallic compound with a favorable proportion of tin.
  • the capsules are applied as a single layer.
  • a particularly uniform wetting of the counter contact surface and the contact surface can advantageously be achieved by the supercooled metallic liquid.
  • the electronic semiconductor chip is an optoelectronic semiconductor chip.
  • the electronic semiconductor chip can be, for example, a light-emitting diode chip (LED chip).
  • the carrier is a QFN chip package.
  • components of the Carrier and components of the electronic semiconductor chip have significantly different thermal expansion coefficients.
  • the method nevertheless enables a solder connection to be produced with only minimal mechanical stress.
  • Fig. 1 is a sectional side view of an electronic semiconductor chip with a contact surface
  • Fig. 2 is a sectional side view of a carrier with a counter contact surface
  • Fig. 3 shows capsules dissolved in a solvent which are arranged on the counter contact surface using a mask
  • Fig. 4 shows the capsules arranged on the counter contact surface after evaporation of the solvent
  • Fig. 5 is a plan view of the counter contact surface with the capsules arranged thereon;
  • Fig. 6 shows an arrangement of the electronic semiconductor chip on the carrier
  • Fig. 7 shows wetting of the contact surface and the counter-contact surface by a supercooled metallic liquid contained in the capsules after opening the capsules;
  • Fig. 8 shows a solder joint formed between the contact surface and the counter-contact surface by an intermetallic compound;
  • Fig. 9 is a plan view of an electronic component formed from the carrier and the electronic semiconductor chip.
  • Fig. 1 shows a schematic sectional side view of an electronic semiconductor chip 100.
  • the electronic semiconductor chip 100 has a front side 101 and a contact side 102 opposite the front side 101.
  • the electronic semiconductor chip 100 can be, for example, an optoelectronic semiconductor chip, for example a light-emitting diode chip (LED chip).
  • the front side 101 of the electronic semiconductor chip 100 can be provided for light emission.
  • a contact surface 110 is formed on the contact side 102 of the electronic semiconductor chip 100.
  • the contact surface 110 is intended to electrically, mechanically and thermally contact the electronic semiconductor chip 100 via a solder connection.
  • the electronic semiconductor chip 100 can have further contact surfaces for electrical contacting, which can be arranged on the contact side 102 or on the front side 101 of the electronic semiconductor chip 100. In the example shown in Fig. 1, the electronic semiconductor chip 100 has a further contact surface on its front side 101.
  • a layer 120 comprising gold is arranged on the contact surface 110 on the contact side 102 of the electronic semiconductor chip 100.
  • the layer 120 has a layer thickness 125 which can be between 1 pm and 3 pm, in particular between 1 pm and 2 pm.
  • the layer thickness 125 of the layer 120 can be 1.5 pm.
  • semiconductor chips 100 may be formed, for example, with one or more metallic layers with low solubility, for example layers comprising nickel (Ni), palladium (Pd) or platinum (Pt).
  • the gold-containing layer 120 forms the outermost layer of such a layer stack in any case.
  • Fig. 2 shows a schematic sectional side view of a carrier 200.
  • the carrier 200 can also be referred to as a substrate.
  • the carrier 200 can be designed, for example, as a ceramic carrier, as a printed circuit board (PCB), as a semiconductor chip or as another carrier.
  • the carrier 200 is designed as a QFN chip housing 205 with lead frame sections embedded in a plastic material.
  • the carrier 200 has a top side 201 and a bottom side 202 opposite the top side 201.
  • a counter contact surface 210 is formed on the top side 201 of the carrier 200.
  • the counter contact surface 210 is intended to be connected in an electrically conductive manner to the contact surface 110 of the electronic semiconductor chip 100 by means of a solder connection.
  • Fig. 3 shows an enlarged sectional side view of a part of the counter contact surface 210 formed on the top side 201 of the carrier 200.
  • a coating 220 is formed on the counter contact surface 210, which in the example shown has a metallic layer with low solubility and a layer covering it made of a readily wettable metal.
  • the layer with low solubility can comprise nickel, palladium or platinum, for example.
  • the readily wettable layer can comprise gold, palladium or platinum, for example.
  • the readily wettable layer can have a thickness of less than 200 nm, for example.
  • Fig. 3 shows the carrier 200 during the execution of a
  • the capsules 300 can be spherical, for example, and each have a solid shell 310.
  • the solid shell 310 encloses a supercooled metallic liquid 320.
  • the supercooled metallic liquid 320 contains tin (Sn), preferably pure tin.
  • the shell 310 can contain a tin oxide, for example.
  • Each of the capsules can have a diameter 305 of between 0.5 pm and 10 pm, for example, in particular a diameter 305 of between 1 pm and 5 pm.
  • the capsules 300 are arranged on the counter-contact surface 210 of the carrier 200 by a spraying process using a mask 500.
  • the capsules 300 are dissolved in a solvent 340.
  • the solvent 340 evaporates after being sprayed onto the counter-contact surface 210 of the carrier 200, so that only the capsules 300 remain on the counter-contact surface 210.
  • Alternative possibilities for arranging the capsules 300 on the counter contact surface 210 are a printing process using a printing screen or a printing stencil, spin coating or application by contactless needle dosing (jetting). In these processes too, the capsules 300 can initially be dissolved in a solvent, which then evaporates.
  • the capsules 300 are arranged as a layer 330 on the counter contact surface 210 of the carrier 200.
  • the layer 330 has a layer thickness 335 which can be, for example, between 1 pm and 5 pm, in particular, for example, between 2 pm and 3 pm. It can be expedient if the layer 330 is a single layer of capsules 300.
  • Fig. 4 shows a schematic sectional side view of a part of the counter contact surface 210 of the carrier 200 with the capsules 300 arranged thereon after the evaporation of the solvent 340.
  • Fig. 5 shows a plan view of a part the counter contact surface 210 with the capsules 300 arranged thereon.
  • Fig. 6 shows a schematic sectional side view of a part of the carrier 200 with the capsules 300 arranged on the counter contact surface 210 during the execution of a processing step that follows the representation in Figs. 4 and 5 for arranging the electronic semiconductor chip 100 on the carrier 200.
  • the electronic semiconductor chip 100 is arranged on the carrier 200 in such a way that the contact surface 110 of the electronic semiconductor chip 100 faces the counter contact surface 210 of the carrier 200 and the capsules 300 arranged thereon.
  • the electronic semiconductor chip 100 is arranged using a tool 600 that is only shown schematically. This can be referred to as a die-attach step.
  • the tool 600 can be designed as a heatable tool (heated bond head) and can heat the electronic semiconductor chip 100 to a specified temperature during the arrangement on the carrier 200, for example to a temperature of 180°C.
  • the carrier 200 can be at room temperature during this time, for example at a temperature of 25°C.
  • the shells 310 of the capsules 300 are opened so that the supercooled metallic liquid 320 contained in the capsules 300 escapes.
  • the supercooled metallic liquid 320 then wets the counter contact surface 210 of the carrier 200 and the contact surface 110 of the electronic semiconductor chip 100, an intermetallic compound 400 being formed from the tin of the supercooled metallic liquid 320 and the gold of the layer 120 on the contact surface 110 of the electronic semiconductor chip 100.
  • This process is shown schematically in the sectional side view of Fig. 7.
  • the intermetallic compound 400 After the intermetallic compound 400 has solidified, it forms a solder connection 410 which electrically connects the contact surface 110 of the electronic semiconductor chip 100 to the counter-contact surface 210 of the carrier 200.
  • This processing stage is shown schematically in the sectional side view of Fig. 8.
  • the opening of the capsules 300 can be carried out by pressing the electronic semiconductor chip 100 against the carrier 200, for example with a pressure between 0.05 kgf/mm 2 and 0.2 kgf/mm 2 .
  • the pressing of the electronic semiconductor chip 100 against the carrier 200 can be carried out, for example, with the tool 600 used to arrange the electronic semiconductor chip 100 on the counter contact surface 210 of the carrier 200.
  • the pressing of the electronic semiconductor chip 100 can also be carried out with another tool.
  • An alternative way of opening the capsules 300 is to dissolve the shells 310 of the capsules 300, for example by an etching process. This can be done, for example, in an atmosphere comprising formic acid.
  • a further method step can be carried out for tempering the electronic semiconductor chip 100 and the carrier 200 in order to increase the quality of the intermetallic compound 400.
  • the tempering can be carried out, for example, at a temperature between 150 ° C and 180 ° C.
  • the formation of the intermetallic compound 400 therefore takes place overall at a temperature of less than 200 ° C.
  • the layer thickness 125 of the gold-containing layer 120 on the contact surface 110 of the electronic semiconductor chip 100 and the quantity of the capsules 300 arranged on the counter-contact surface 210 of the carrier 200 are expediently dimensioned such that gold in the intermetallic layer formed Compound 400 has a substance amount fraction (atomic percent %at) of at least 60%.
  • Fig. 9 shows a schematic view of an electronic component 10 formed by connecting the electronic semiconductor chip 100 to the carrier 200. If the electronic semiconductor chip 100 is an optoelectronic semiconductor chip, the electronic component 10 is an optoelectronic component.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Verfahren zum Herstellen eines elektronischen Bauelements umfasst Schritte zum Bereitstellen eines elektronischen Halbleiterchips mit einer Kontaktfläche mit einer Schicht, die Gold aufweist, zum Bereitstellen eines Trägers mit einer Gegenkontaktfläche, zum Anordnen von Kapseln auf der Gegenkontaktfläche, wobei die Kapseln jeweils eine feste Schale aufweisen, die eine unterkühlte metallische Flüssigkeit umschließt, wobei die unterkühlte metallische Flüssigkeit Zinn aufweist, zum Anordnen des elektronischen Halbleiterchips auf dem Träger derart, dass die Kontaktfläche der Gegenkontaktfläche zugewandt ist, und zum Öffnen der Kapseln, wobei die unterkühlte metallische Flüssigkeit die Gegenkontaktfläche und die Kontaktfläche benetzt, wobei Zinn und Gold eine intermetallische Verbindung bilden.

Description

VERFAHREN ZUM HERSTELLEN EINES ELEKTRONISCHEN BAUELEMENTS
BESCHREIBUNG
Die vorliegende Erfindung betri f ft ein Verfahren zum Herstellen eines elektronischen Bauelements .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2022 130 878 . 2 , deren Of fenbarungsgehalt hiermit durch Rückbezug aufgenommen wird
Die Verwendung von AuSn-Lötverbindungen zur Herstellung elektronischer Bauelemente ist bekannt . Bei bekannten Verfahren erfordert die Herstellung solcher Lötverbindungen eine hohe Temperatur, was im Falle unterschiedlicher thermischer Ausdehnungskoef fi zienten der miteinander verbundenen Komponenten starke mechanische Verspannungen zur Folge haben kann .
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines elektronischen Bauelements anzugeben . Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs gelöst . In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben .
Ein Verfahren zum Herstellen eines elektronischen Bauelements umfasst Schritte zum Bereitstellen eines elektronischen Halbleiterchips mit einer Kontakt fläche mit einer Schicht , die Gold aufweist , zum Bereitstellen eines Trägers mit einer Gegenkontaktfläche , zum Anordnen von Kapseln auf der Gegenkontaktfläche , wobei die Kapseln j eweils eine feste Schale aufweisen, die eine unterkühlte metallische Flüssigkeit umschließt , wobei die unterkühlte metallische Flüssigkeit Zinn aufweist , zum Anordnen des elektronischen Halbleiterchips auf dem Träger derart , dass die Kontakt fläche der Gegenkontaktfläche zugewandt ist , und zum Öf fnen der Kapseln, wobei die unterkühlte metallische Flüssigkeit die Gegenkontakt fläche und die Kontakt fläche benetzt , wobei Zinn und Gold eine intermetallische Verbindung bilden . Dieses Verfahren ermöglicht eine Herstellung einer Lötverbindung zwischen der Kontakt fläche des elektronischen Halbleiterchips und der Gegenkontakt fläche des Trägers . Dabei kann die Herstellung der Lötverbindung vorteilhafterweise bei einer niedrigen Temperatur erfolgen, insbesondere bei einer Temperatur, die geringer als die Schmel ztemperatur der intermetallischen Verbindung ist . Dadurch ermöglicht das Verfahren vorteilhafterweise eine Herstellung von Lötverbindungen mit nur geringen mechanischen Verspannungen, selbst im Fall unterschiedlicher thermischer Ausdehnungskoef fi zienten der miteinander verbundenen Komponenten .
In einer Aus führungs form des Verfahrens erfolgt nach dem Öf fnen der Kapseln ein weiterer Verfahrensschritt zum Tempern von elektronischem Halbleiterchip und Träger . Das Tempern kann beispielsweise die Qualität und Homogenität der durch das Verfahren hergestellten Lötverbindung erhöhen .
In einer Aus führungs form des Verfahrens erfolgt das Tempern bei einer Temperatur zwischen 150 ° C und 180 ° C . Vorteilhafterweise werden durch diese vergleichsweise niedrige Temperatur nur geringe mechanische Verspannungen in der durch das Verfahren erzeugten Lötverbindung erzeugt .
In einer Aus führungs form des Verfahrens erfolgt die Bildung der intermetallischen Verbindung bei einer Temperatur von weniger als 200 ° C . Beispielsweise kann die Bildung der intermetallischen Verbindung bei einer Temperatur von 180 ° C erfolgen . Vorteilhafterweise werden dadurch nur geringe mechanische Verspannungen in der durch das Verfahren hergestellten Lötverbindung erzeugt .
In einer Aus führungs form des Verfahrens erfolgt das Anordnen des elektronischen Halbleiterchips auf dem Träger mit einem behei zbaren Werkzeug . Das behei zbare Werkzeug kann beispielsweise ein behei zbarer Bondkopf (heated bond head) sein . Die Verwendung eines behei zbaren Werkzeugs ermöglicht es , den elektronischen Halbleiterchip gleichzeitig auf dem Träger zu platzieren und auf eine für die Herstellung der intermetallischen Verbindung ausreichende Temperatur zu erwärmen .
In einer Aus führungs form des Verfahrens wird der elektronische Halbleiterchip zum Öf fnen der Kapseln gegen den Träger gepresst , insbesondere mit einem Druck zwischen 0 , 05 kgf/mm2 und 0 , 2 kgf/mm2 . Das Anpressen des elektronischen Halbleiterchips gegen den Träger kann beispielsweise mit dem zum Anordnen des elektronischen Halbleiterchips auf dem Träger verwendeten Werkzeug erfolgen . Vorteilhafterweise wird hierdurch eine kontrollierte und zuverlässige Öf fnung der Kapseln erreicht .
In einer Aus führungs form des Verfahrens erfolgt das Öf fnen der Kapseln durch Auflösen der festen Schalen, beispielsweise durch ein Ätzverfahren, beispielsweise in einer Atmosphäre , die Ameisensäure aufweist . Vorteilhafterweise wird auch dadurch eine kontrollierte und zuverlässige Öf fnung der Kapseln erreicht . Ein Vorteil dieser Aus führungs form besteht darin, dass sie eine gleichzeitige Öf fnung von auf mehreren Gegenkontaktflächen des Trägers angeordneten Kapseln ermöglicht .
In einer Aus führungs form des Verfahrens erfolgt das Anordnen der Kapseln durch Aufsprühen unter Verwendung einer Maske , durch ein Druckverfahren unter Verwendung eines Drucksiebs oder einer Druckschablone , durch Auf schleudern oder durch berührungsloses Nadeldosieren . Diese Verfahren ermöglichen es , die Anordnung der Kapseln auf die Gegenkontakt fläche des Trägers zu beschränken .
In einer Aus führungs form des Verfahrens werden die Kapseln zum Anordnen auf der Gegenkontakt fläche in einem Lösungsmittel gelöst . Nach dem Anordnen der Kapseln verdunstet das Lösungsmittel . Das Lösungsmittel kann vorteilhafterweise die Anordnung der Kapseln auf der Gegenkontakt fläche des Trägers erleichtern . In einer Aus führungs form des Verfahrens werden eine Schichtdicke der Gold aufweisenden Schicht und eine Menge der auf der Gegenkontakt fläche angeordneten Kapseln so bemessen, dass Gold bei der gebildeten intermetallischen Verbindung einen Stof fmengenanteil von mindestens 60% aufweist . In diesem Fall weist die durch das Verfahren gebildete intermetallische Verbindung günstige mechanische Eigenschaften auf .
In einer Aus führungs form des Verfahrens weist die Gold aufweisende Schicht eine Schichtdicke zwischen 1 pm und 3 pm auf , insbesondere eine Schichtdicke zwischen 1 pm und 2 pm . Die Gold aufweisende Schicht kann beispielsweise eine Schichtdicke von 1 , 5 pm aufweisen . Vorteilhafterweise ermöglicht dies die Herstellung einer intermetallischen Verbindung mit einem günstigen Stof fmengenanteil von Gold .
In einer Aus führungs form des Verfahrens werden die Kapseln als Schicht mit einer Schichtdicke zwischen 1 pm und 5 pm aufgebracht , insbesondere mit einer Schichtdicke zwischen 2 pm und 3 pm . Vorteilhafterweise ermöglicht eine derartige Schichtdicke der Kapseln eine Herstellung einer intermetallischen Verbindung mit einem günstigen Stof fmengenanteil von Zinn .
In einer Aus führungs form des Verfahrens werden die Kapseln als einlagige Schicht aufgebracht . Vorteilhafterweise kann in diesem Fall eine besonders gleichmäßige Benetzung der Gegenkontaktfläche und der Kontakt fläche durch die unterkühlte metallische Flüssigkeit erreicht werden .
In einer Aus führungs form des Verfahrens ist der elektronische Halbleiterchip ein optoelektronischer Halbleiterchip . Der elektronische Halbleiterchip kann beispielsweise ein Leuchtdiodenchip ( LED-Chip ) sein .
In einer Aus führungs form des Verfahrens ist der Träger ein QFN-Chipgehäuse . In diesem Fall können Komponenten des Trägers und Komponenten des elektronischen Halbleiterchips sich deutlich unterscheidende thermische Ausdehnungskoef fizienten aufweisen . Vorteilhafterweise ermöglicht das Verfahren dennoch eine Herstellung einer Lötverbindung mit nur geringen mechanischen Verspannungen .
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung, sowie die Art und Weise , wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Aus führungsbeispiele , die im Zusammenhang mit den Zeichnungen näher erläutert werden . Dabei zeigen in j eweils schematisierter Darstellung
Fig . 1 eine geschnittene Seitenansicht eines elektronischen Halbleiterchips mit einer Kontakt fläche ;
Fig . 2 eine geschnittene Seitenansicht eines Trägers mit einer Gegenkontakt fläche ;
Fig . 3 in einem Lösungsmittel gelöste Kapseln, die unter Verwendung einer Maske auf der Gegenkontakt fläche angeordnet werden;
Fig . 4 die auf der Gegenkontakt fläche angeordneten Kapseln nach dem Verdunsten des Lösungsmittels ;
Fig . 5 eine Aufsicht auf die Gegenkontakt fläche mit den darauf angeordneten Kapseln;
Fig . 6 ein Anordnen des elektronischen Halbleiterchips auf dem Träger ;
Fig . 7 eine Benetzung der Kontakt fläche und der Gegenkontaktfläche durch eine in den Kapseln enthaltene unterkühlte metallische Flüssigkeit nach dem Öf fnen der Kapseln; Fig . 8 eine zwischen der Kontakt fläche und der Gegenkontaktfläche durch eine intermetallische Verbindung gebildete Lötverbindung; und
Fig . 9 eine Aufsicht auf ein aus dem Träger und dem elektronischen Halbleiterchip gebildetes elektronisches Bauelement .
Fig . 1 zeigt eine schematische geschnittene Seitenansicht eines elektronischen Halbleiterchips 100 . Der elektronische Halbleiterchip 100 weist eine Vorderseite 101 und eine der Vorderseite 101 gegenüberliegende Kontaktseite 102 auf .
Der elektronische Halbleiterchip 100 kann beispielsweise ein optoelektronischer Halbleiterchip sein, beispielsweise ein Leuchtdiodenchip ( LED-Chip ) . In diesem Fall kann die Vorderseite 101 des elektronischen Halbleiterchips 100 zur Lichtemission vorgesehen sein .
An der Kontaktseite 102 des elektronischen Halbleiterchips 100 ist eine Kontakt fläche 110 ausgebildet . Die Kontakt fläche 110 ist dazu vorgesehen, den elektronischen Halbleiterchip 100 über eine Lötverbindung elektrisch, mechanisch und thermisch zu kontaktieren . Neben dieser Kontakt fläche 110 kann der elektronische Halbleiterchip 100 weitere Kontakt flächen zur elektrischen Kontaktierung aufweisen, die an der Kontaktseite 102 oder an der Vorderseite 101 des elektronischen Halbleiterchips 100 angeordnet sein können . Im in Fig . 1 gezeigten Beispiel weist der elektronische Halbleiterchip 100 an seiner Vorderseite 101 eine weitere Kontakt fläche auf .
An der Kontakt fläche 110 an der Kontaktseite 102 des elektronischen Halbleiterchips 100 ist eine Schicht 120 angeordnet , die Gold aufweist . Die Schicht 120 weist eine Schichtdicke 125 auf , die beispielsweise zwischen 1 pm und 3 pm liegen kann, insbesondere zwischen 1 pm und 2 pm . Beispielsweise kann die Schichtdicke 125 der Schicht 120 1 , 5 pm betragen . Unterhalb der Gold aufweisenden Schicht 120 können weitere Schichten an der Kontakt fläche 110 des elektronischen Halbleiterchips 100 ausgebildet sein, beispielsweise eine oder mehrere metallische Schichten mit geringer Löslichkeit , beispielsweise Schichten, die Nickel (Ni ) , Palladium ( Pd) oder Platin ( Pt ) aufweisen . Die Gold aufweisende Schicht 120 bildet j edoch in j edem Fall die äußerste Schicht eines derartigen Schichtstapels .
Fig . 2 zeigt eine schematische geschnittene Seitenansicht eines Trägers 200 . Der Träger 200 kann auch als Substrat bezeichnet werden . Der Träger 200 kann beispielsweise als keramischer Träger, als gedruckte Leiterplatte ( PCB ) , als Halbleiterchip oder als anderer Träger ausgebildet sein . Im in Fig . 2 dargestellten Beispiel ist der Träger 200 als QFN- Chipgehäuse 205 mit in ein Kunststof fmaterial eingebetteten Leiterrahmenabschnitten ausgebildet .
Der Träger 200 weist eine Oberseite 201 und eine der Oberseite 201 gegenüberliegende Unterseite 202 auf . An der Oberseite 201 des Trägers 200 ist eine Gegenkontakt fläche 210 ausgebildet . Die Gegenkontakt fläche 210 ist dazu vorgesehen, mittels einer Lötverbindung elektrisch leitend mit der Kontaktfläche 110 des elektronischen Halbleiterchips 100 verbunden zu werden .
Fig . 3 zeigt eine vergrößerte geschnittene Seitenansicht eines Teils der an der Oberseite 201 des Trägers 200 ausgebildeten Gegenkontakt fläche 210 . An der Gegenkontakt fläche 210 ist eine Beschichtung 220 ausgebildet , die im dargestellten Beispiel eine metallische Schicht mit geringer Löslichkeit und eine diese bedeckende Schicht aus einem gut benetzbaren Metall aufweist . Die Schicht mit geringer Löslichkeit kann beispielsweise Nickel , Palladium oder Platin aufweisen . Die gut benetzbare Schicht kann beispielsweise Gold, Palladium oder Platin aufweisen . Die gut benetzbare Schicht kann beispielsweise eine Dicke von weniger als 200 nm aufweisen .
Fig . 3 zeigt den Träger 200 während der Durchführung eines
Prozessschritts zum Anordnen von Kapseln 300 auf der Gegenkontakt fläche 210 . Die Kapseln 300 können beispielsweise sphärisch ausgebildet sein und weisen j eweils eine feste Schale 310 auf . Bei j eder Kapsel 300 umschließt die feste Schale 310 eine unterkühlte metallische Flüssigkeit 320 . Die unterkühlte metallische Flüssigkeit 320 weist Zinn ( Sn) auf , zweckmäßigerweise reines Zinn . Die Schale 310 kann beispielsweise ein Zinnoxid aufweisen . Jede der Kapseln kann beispielsweise einen Durchmesser 305 zwischen 0 , 5 pm und 10 pm aufweisen, insbesondere beispielsweise einen Durchmesser 305 zwischen 1 pm und 5 pm .
Im in Fig . 3 dargestellten Beispiel werden die Kapseln 300 durch ein Sprühverfahren unter Verwendung einer Maske 500 auf der Gegenkontakt fläche 210 des Trägers 200 angeordnet . Hierzu sind die Kapseln 300 in einem Lösungsmittel 340 gelöst . Das Lösungsmittel 340 verdunstet nach dem Aufsprühen auf die Gegenkontaktfläche 210 des Trägers 200 , sodass nur die Kapseln 300 auf der Gegenkontakt fläche 210 verbleiben .
Alternative Möglichkeiten zum Anordnen der Kapseln 300 auf der Gegenkontakt fläche 210 sind ein Druckverfahren unter Verwendung eines Drucksiebs oder einer Druckschablone , ein Aufschleudern oder ein Aufbringen durch berührungsloses Nadeldosieren ( Jetting) . Auch bei diesen Verfahren können die Kapseln 300 zunächst in einem Lösungsmittel gelöst sein, das anschließend verdunstet .
Die Kapseln 300 werden als Schicht 330 auf der Gegenkontaktfläche 210 des Trägers 200 angeordnet . Die Schicht 330 weist eine Schichtdicke 335 auf , die beispielsweise zwischen 1 pm und 5 pm betragen kann, insbesondere beispielsweise zwischen 2 pm und 3 pm . Es kann zweckmäßig sein, wenn die Schicht 330 eine einlagige Schicht von Kapseln 300 ist .
Fig . 4 zeigt eine schematische geschnittene Seitenansicht eines Teils der Gegenkontakt fläche 210 des Trägers 200 mit den darauf angeordneten Kapseln 300 nach dem Verdunsten des Lösungsmittels 340 . Fig . 5 zeigt eine Aufsicht auf einen Teil der Gegenkontakt fläche 210 mit den darauf angeordneten Kapseln 300 .
Fig . 6 zeigt eine schematische geschnittene Seitenansicht eines Teils des Trägers 200 mit den auf der Gegenkontakt fläche 210 angeordneten Kapseln 300 während der Durchführung eines der Darstellung der Fig . 4 und 5 zeitlich nachfolgenden Bearbeitungsschritts zum Anordnen des elektronischen Halbleiterchips 100 auf dem Träger 200 . Der elektronische Halbleiterchip 100 wird derart auf dem Träger 200 angeordnet , dass die Kontakt fläche 110 des elektronischen Halbleiterchips 100 der Gegenkontakt fläche 210 des Trägers 200 und den darauf angeordneten Kapseln 300 zugewandt ist .
Das Anordnen des elektronischen Halbleiterchips 100 erfolgt in dem in Fig . 6 dargestellten Beispiel mittels eines nur schematisch dargestellten Werkzeugs 600 . Dies kann als die- attach-Schritt bezeichnet werden . Das Werkzeug 600 kann als behei zbares Werkzeug (heated bond head) ausgebildet sein und den elektronischen Halbleiterchip 100 während des Anordnens auf dem Träger 200 auf eine festgelegte Temperatur aufhei zen, beispielsweise auf eine Temperatur von 180 ° C . Der Träger 200 kann sich währenddessen beispielsweise auf Raumtemperatur befinden, beispielsweise auf einer Temperatur von 25 ° C .
Gleichzeitig mit oder nach dem Anordnen des elektronischen Halbleiterchips 100 auf dem Träger 200 erfolgt ein Öf fnen der Schalen 310 der Kapseln 300 , sodass die in den Kapseln 300 enthaltene unterkühlte metallische Flüssigkeit 320 austritt . Die unterkühlte metallische Flüssigkeit 320 benetzt dann die Gegenkontakt fläche 210 des Trägers 200 und die Kontakt fläche 110 des elektronischen Halbleiterchips 100 , wobei sich aus dem Zinn der unterkühlten metallischen Flüssigkeit 320 und dem Gold der Schicht 120 an der Kontakt fläche 110 des elektronischen Halbleiterchips 100 eine intermetallische Verbindung 400 bildet . Dieser Prozess ist in der geschnittenen Seitenansicht der Fig . 7 schematisch dargestellt . Nach dem Erstarren der intermetallischen Verbindung 400 bildet diese eine Lötverbindung 410 , die die Kontakt fläche 110 des elektronischen Halbleiterchips 100 elektrisch leitend mit der Gegenkontakt fläche 210 des Trägers 200 verbindet . Dieser Bearbeitungsstand ist schematisch in der geschnittenen Seitenansicht der Fig . 8 dargestellt .
Das Öf fnen der Kapseln 300 kann erfolgen, indem der elektronische Halbleiterchip 100 gegen den Träger 200 gepresst wird, beispielsweise mit einem Druck zwischen 0 , 05 kgf/mm2 und 0 , 2 kgf/mm2 . Das Anpressen des elektronischen Halbleiterchips 100 gegen den Träger 200 kann beispielsweise mit dem zum Anordnen des elektronischen Halbleiterchips 100 auf der Gegenkontaktfläche 210 des Trägers 200 verwendeten Werkzeug 600 erfolgen . Das Anpressen des elektronischen Halbleiterchips 100 kann aber auch mit einem anderen Werkzeug erfolgen .
Eine alternative Möglichkeit zum Öf fnen der Kapseln 300 besteht darin, die Schalen 310 der Kapseln 300 auf zulösen, beispielsweise durch ein Ätzverfahren . Dies kann beispielsweise in einer Atmosphäre erfolgen, die Ameisensäure aufweist .
Nach dem Öf fnen der Kapseln 300 und dem Austreten der unterkühlten metallischen Flüssigkeit 320 kann ein weiterer Verfahrensschritt zum Tempern des elektronischen Halbleiterchips 100 und des Trägers 200 durchgeführt werden, um die Qualität der intermetallischen Verbindung 400 zu erhöhen . Das Tempern kann beispielsweise bei einer Temperatur zwischen 150 ° C und 180 ° C erfolgen . Damit erfolgt die Bildung der intermetallischen Verbindung 400 insgesamt bei einer Temperatur von weniger als 200 ° C .
Die Schichtdicke 125 der Gold aufweisenden Schicht 120 an der Kontakt fläche 110 des elektronischen Halbleiterchips 100 und die Menge der auf der Gegenkontakt fläche 210 des Trägers 200 angeordneten Kapseln 300 werden zweckmäßigerweise so bemessen, dass Gold bei der gebildeten intermetallischen Verbindung 400 einen Stof fmengenanteil (Atomprozent %at ) von mindestens 60% aufweist .
Fig . 9 zeigt in schematischer Darstellung eine Aufsicht auf ein durch die Verbindung des elektronischen Halbleiterchips 100 mit dem Träger 200 gebildetes elektronisches Bauelement 10 . Falls der elektronische Halbleiterchip 100 ein optoelektronischer Halbleiterchip ist , ist das elektronische Bauelement 10 ein optoelektronisches Bauelement .
Die Erfindung wurde anhand der bevorzugten Aus führungsbeispiele näher illustriert und beschrieben . Dennoch ist die Erfindung nicht auf die of fenbarten Beispiele eingeschränkt . Andere Variationen können vom Fachmann abgeleitet werden .
BEZUGSZEICHENLISTE elektronisches Bauelement elektronischer Halbleiterchip Vorderseite Kontaktseite Kontakt fläche ( Gold aufweisende ) Schicht Schichtdicke Träger Oberseite Unterseite QFN-Chipgehäuse Gegenkontakt fläche Beschichtung Kapsel Durchmesser Schale unterkühlte metallische Flüssigkeit Schicht Schichtdicke Lösungsmittel intermetallische Verbindung Lötverbindung Maske Werkzeug

Claims

PATENTANSPRÜCHE Verfahren zum Herstellen eines elektronischen Bauelements
(10) mit den folgenden Schritten:
- Bereitstellen eines elektronischen Halbleiterchips (100) mit einer Kontakt fläche (110) mit einer Schicht (120) , die Gold aufweist;
- Bereitstellen eines Trägers (200) mit einer Gegenkontaktfläche (210) ;
- Anordnen von Kapseln (300) auf der Gegenkontakt fläche (210) , wobei die Kapseln (300) jeweils eine feste Schale (310) aufweisen, die eine unterkühlte metallische Flüssigkeit (320) umschließt, wobei die unterkühlte metallische Flüssigkeit (320) Zinn aufweist;
- Anordnen des elektronischen Halbleiterchips (100) auf dem Träger (200) derart, dass die Kontakt fläche (110) der Gegenkontakt fläche (210) zugewandt ist;
- Öffnen der Kapseln (300) , wobei die unterkühlte metallische Flüssigkeit (320) die Gegenkontakt fläche (210) und die Kontakt fläche (110) benetzt, wobei Zinn und Gold eine intermetallische Verbindung (400) bilden. Verfahren nach Anspruch 1, wobei nach dem Öffnen der Kapseln (300) der folgende Verfahrensschritt durchgeführt wird:
- Tempern von elektronischem Halbleiterchip (100) und Träger (200) . Verfahren nach Anspruch 2, wobei das Tempern bei einer Temperatur zwischen 150 °C und 180 °C erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Bildung der intermetallischen Verbindung (400) bei einer Temperatur von weniger als 200 °C erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Anordnen des elektronischen Halbleiterchip
(100) mit einem beheizbaren Werkzeug (600) erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, wobei zum Öffnen der Kapseln (300) der elektronische Halbleiterchip (100) gegen den Träger (200) gepresst wird, insbesondere mit einem Druck zwischen 0,05 kgf/mm2 und 0,2 kgf/mm2. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Öffnen der Kapseln (300) durch Auflösen der festen Schalen (310) erfolgt, beispielsweise durch ein Ätzverfahren, beispielsweise in einer Atmosphäre, die Ameisensäure aufweist. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Anordnen der Kapseln (300) durch Aufsprühen unter Verwendung einer Maske (500) , durch ein Druckverfahren unter Verwendung eines Drucksiebs oder einer Druckschablone, durch Auf schleudern oder durch berührungsloses Nadeldosieren erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kapseln (300) zum Anordnen auf der Gegenkontaktfläche (210) in einem Lösungsmittel (340) gelöst werden, wobei das Lösungsmittel (340) nach dem Anordnen der Kapseln (300) verdunstet. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Schichtdicke (125) der Gold aufweisenden Schicht (120) und eine Menge der auf der Gegenkontakt fläche (210) angeordneten Kapseln (300) so bemessen werden, dass Gold bei der gebildeten intermetallischen Verbindung (400) einen Stoffmengenanteil von mindestens 60 % aufweist. 11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gold aufweisende Schicht (120) eine Schichtdicke (125) zwischen 1 pm und 3 pm aufweist, insbesondere eine Schichtdicke (125) zwischen 1 pm und 2 pm.
12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kapseln (300) als Schicht (330) mit einer Schichtdicke (335) zwischen 1 pm und 5 pm aufgebracht werden, insbesondere mit einer Schichtdicke (335) zwischen 2 pm und 3 pm.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kapseln (300) als einlagige Schicht (330) aufgebracht werden.
14. Verfahren nach einem der vorhergehenden Ansprüche, wobei der elektronische Halbleiterchip (100) ein optoelektronischer Halbleiterchip ist.
15. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger (200) ein QFN-Chipgehäuse ist.
PCT/EP2023/081683 2022-11-22 2023-11-14 Verfahren zum herstellen eines elektronischen bauelements WO2024110246A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022130878.2A DE102022130878A1 (de) 2022-11-22 2022-11-22 Verfahren zum herstellen eines elektronischen bauelements
DE102022130878.2 2022-11-22

Publications (1)

Publication Number Publication Date
WO2024110246A1 true WO2024110246A1 (de) 2024-05-30

Family

ID=88863478

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/081683 WO2024110246A1 (de) 2022-11-22 2023-11-14 Verfahren zum herstellen eines elektronischen bauelements

Country Status (2)

Country Link
DE (1) DE102022130878A1 (de)
WO (1) WO2024110246A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022130878A1 (de) 2022-11-22 2024-05-23 Ams-Osram International Gmbh Verfahren zum herstellen eines elektronischen bauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084369A1 (en) * 2009-10-08 2011-04-14 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
CN104821369A (zh) * 2015-05-25 2015-08-05 叶志伟 一种倒装led的封装方法
US20170062374A1 (en) * 2015-08-31 2017-03-02 Industry-Academic Cooperation Foundation, Yonsei University Anisotropic conductive material, electronic device including anisotropic conductive material, and method of manufacturing electronic device
DE102022130878A1 (de) 2022-11-22 2024-05-23 Ams-Osram International Gmbh Verfahren zum herstellen eines elektronischen bauelements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258547A (ja) 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
EP3322549B1 (de) 2015-07-14 2023-11-29 Iowa State University Research Foundation, Inc. Stabile unterkühlte metallteilchen zur manipulation unter umgebungsbedingungen
DE102019218501A1 (de) 2019-11-28 2021-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauteil für ein display und verfahren zur herstellung eines bauteils

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084369A1 (en) * 2009-10-08 2011-04-14 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
CN104821369A (zh) * 2015-05-25 2015-08-05 叶志伟 一种倒装led的封装方法
US20170062374A1 (en) * 2015-08-31 2017-03-02 Industry-Academic Cooperation Foundation, Yonsei University Anisotropic conductive material, electronic device including anisotropic conductive material, and method of manufacturing electronic device
DE102022130878A1 (de) 2022-11-22 2024-05-23 Ams-Osram International Gmbh Verfahren zum herstellen eines elektronischen bauelements

Also Published As

Publication number Publication date
DE102022130878A1 (de) 2024-05-23

Similar Documents

Publication Publication Date Title
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE4131413C2 (de) Bondierungsverfahren für Halbleiterchips
DE69533336T2 (de) Testkarte und ihre anwendung
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE102006017042A1 (de) Zuleitungsrahmen für ein Halbleiterbauteil
DE102014106714A1 (de) Bolzenkontakthügel und Packungsstruktur desselben sowie Verfahren zur Herstellung derselben
DE102013107065A1 (de) Bolzenkontakthügelstruktur und Verfahren zum Herstellen derselben
WO2024110246A1 (de) Verfahren zum herstellen eines elektronischen bauelements
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
DE112006003861T5 (de) Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE10105920A1 (de) Halbleiterbaustein