DE4122362A1 - Anordnung und verfahren zum kontaktieren von leitenden schichten - Google Patents
Anordnung und verfahren zum kontaktieren von leitenden schichtenInfo
- Publication number
- DE4122362A1 DE4122362A1 DE4122362A DE4122362A DE4122362A1 DE 4122362 A1 DE4122362 A1 DE 4122362A1 DE 4122362 A DE4122362 A DE 4122362A DE 4122362 A DE4122362 A DE 4122362A DE 4122362 A1 DE4122362 A1 DE 4122362A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- contact hole
- insulating layer
- layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft eine Anordnung und Verfahren zum Kontak
tieren von leitenden Schichten auf einem Halbleitersubstrat mit
einer unteren leitenden Schicht, mindestens einer oberen leiten
den Schicht, die die untere leitende Schicht höchstens teilweise
überdeckt und durch eine erste isolierende Schicht von der unte
ren leitenden Schicht getrennt ist, einer zweiten isolierenden
Schicht auf der oberen leitenden Schicht und einem Kontaktloch,
welches in der ersten und zweiten isolierenden Schicht so ange
ordnet ist, daß es einen Teil der unteren und oberen leitenden
Schicht freilegt.
In der Halbleitertechnologie werden häufig mehrere leitende
Schichten verwendet, die - entsprechend strukturiert - als Leit
bahnen für elektrische Ströme dienen. Gegeneinander sind diese
Schichten durch geeignete nichtleitende Schichten isoliert. Sol
len zwei verschiedene leitende Schichten bzw. in verschiedenen
Schichten angeordnete Leitbahnen miteinander leitend verbunden
werden, so ist in der zwischenliegenden Isolationsschicht eine
Öffnung (Kontaktloch) herzustellen. Meist ist eine solche Kontakt
lochstrukturierung aber nicht für alle Isolationsschichten vorge
sehen, da diese phototechnischen Strukturierungsverfahren sehr
aufwendig sind. Manchmal ist eine direkte Verbindung der leiten
den Schichten auch aus physikalischen Gründen ausgeschlossen;
beispielsweise kann eine n⁺-dotierte Polysiliziumschicht nicht
mit einer p⁺-dotierten einkristallinen Siliziumschicht kontaktiert
werden, da anstelle eines leitenden Kontaktes eine Diode entstün
de. Das heißt, eine direkte Verbindung zwischen beliebigen Ebenen
ist aus verschiedenen Gründen nicht immer möglich. In diesem Fall
muß mit Hilfe einer dritten leitenden Schicht eine indirekte Ver
bindung hergestellt werden. Typischerweise bestehen die unteren
- nicht direkt miteinander kontaktierbaren oder kontaktierten -
Schichten einer Schaltung aus dotiertem Poly- oder einkristalli
nem Silizium, die genannten indirekten Verbindungen (d. h. die
dritte leitende Schicht) aus Metall, meist einer Aluminiumlegie
rung. Die Metallschicht kann über Kontaktlöcher mit jeder unter
liegenden Schicht kontaktiert werden.
Fig. 1 und 2 zeigen eine schematische Darstellung einer solchen
indirekten Verbindung in Aufsicht und im Querschnitt entlang der
Linie II-II in Fig. 1. Auf einem Halbleitersubstrat 1 (meist
Silizium) mit einer Oberfläche 2 befindet sich eine untere lei
tende Schicht 3 und eine mit ihr zu kontaktierende obere leiten
de Schicht 4, die bereits strukturiert sind. Selbstverständlich
können vor Aufbringen der unteren leitenden Schicht 3 bereits
beliebige Verfahrensschritte zur Herstellung integrierter Schal
tungen vorgenommen worden sein, so daß zwischen der Oberfläche 2
und der unteren leitenden Schicht 3 weitere Schichten angeordnet
sein können. Ferner kann die untere leitende Schicht 3 auch eine
durch Einbringen von Dotierstoffen im Halbleitersubstrat gebil
dete Schicht sein (Diffusionsgebiet). Die untere und die obere
leitende Schicht 3, 4 sind durch eine erste isolierende Schicht
5 getrennt. Auf der oberen leitenden Schicht 4 bzw. auf der er
sten isolierenden Schicht 5 befinden sich eine zweite isolierende
Schicht 6, die im allgemeinen aus demselben Material wie die er
ste isolierende Schicht 5 besteht. Über zwei Kontaktlöcher 7, 8,
die in die zweite isolierende Schicht 6 bis zur oberen leitenden
Schicht 4 bzw. in die erste und zweite isolierende Schicht 5, 6
bis zur unteren leitenden Schicht 3 geätzt werden, werden die
leitenden Schichten 3, 4 miteinander verbunden, indem zunächst
ganzflächig eine dritte leitende Schicht, meist eine Aluminium
legierung, abgeschieden wird, die dann über den beiden Kontakt
löchern 7, 8 zu einer Brücke 9 strukturiert wird.
Diese indirekten Verbindungen sind offenbar recht platzaufwendig.
Bei dem Ziel, solche Verbindungen platzsparender herzustellen,
sind folgende Randbedingungen zu beachten:
- - Es können nur Strukturen realisiert werden, die (in Aufsicht) bestimmte Minimaldimensionen d nicht unterschreiten (sogenannte Designregel d). Beispielsweise kann ein Kontaktloch die Größe dxd nicht unterschreiten. d wird im wesentlichen durch die li thographische Auflösung bestimmt.
- - Zwischen zwei Schichten kann durch Justierfehler bei ihrer pho totechnischen Strukturierung ein Versatz auftreten, so daß Strukturkanten in diesen Schichten, die eine bestimmte gegen seitige Lage einnehmen müssen, mit einem gewissen Abstand a entworfen werden müssen. Beispielsweise muß eine über einem Kontaktloch verlaufende Leitbahn das Kontaktloch allseitig um einen Betrag a überlappen, falls die Leitbahn das Kontaktloch auch bei einem Justierfehler der Größe a noch vollständig be decken soll. Typischerweise ist mit einem Justierfehler a von bis zu einem Drittel des Minimalabstandes d zu rechnen.
Unter Beachtung dieser Randbedingungen wird eine indirekte Ver
bindung der in Fig. 1 und 2 gezeigten Art üblicherweise folgender
maßen entworfen: Die Kontaktlöcher 7, 8 haben die Abmessungen
dxd, der Abstand zur nächsten Leitbahn von der Brücke 9 ist d,
der Abstand der Kontaktlöcher 7, 8 von der Kante der oberen lei
tenden Schicht 4 sowie die allseitige Überlappung der Brücke 9
über die Kontaktlöcher 7, 8 ist jeweils d/3 (=a). In Fig. 1 sind
die Kanten der nächstmöglichen Leitbahnen (gebildet aus der drit
ten leitenden Schicht) durch die gestrichelten Linien 10 ange
geben.
In manchen Fällen kann eine Reduzierung des Platzbedarfs dadurch
erreicht werden, daß die beiden Kontaktlöcher zu einem Kontakt
loch zusammengezogen werden, d. h. der Teil der isolierenden
Schichten 5, 6 zwischen den Kontaktlöchern 7, 8 wird beim Ätzen
der Kontaktlöcher mitentfernt. Ist die Kontaktfläche ein kriti
scher Parameter, d. h. darf sie beispeilsweise aus Gründen eines
genügend kleinen Übergangswiderstandes die Größe dxd nicht unter
schreiten, muß das Kontaktloch weiterhin die leitenden Schichten
3, 4 um jeweils a+d überlappen, damit im Fall eines Justierfeh
lers der Größe a noch die volle Kontaktfläche von dxd zur Ver
fügung steht. In diesem Fall kann ein Platzgewinn also nicht
erzielt werden. Ist dagegen das Aspektverhältnis (Tiefe des Kon
taktloches/Durchmesser) der kritische Parameter, der eine Ver
kleinerung der Kontaktlöcher verbietet, läßt sich der Platzbe
darf reduzieren, wie beispielsweise in Fig. 3 und 4 gezeigt, da
ein vergrößertes Kontaktloch 11 ein wesentlich günstigeres As
pektverhältnis aufweist als die getrennten Kontaktlöcher 7, 8.
Hier ist die Kontaktfläche im Fall ungünstigster Dejustierung
auf 1/3 bzw. 2/3 verkleinert. Sind weder Kontaktfläche noch As
pektverhältnis kritische Parameter, so kann man das Kontaktloch
auf die durch die Lithographie vorgegebenen Abmessungen dxd ver
kleinern. Im Fall ungünstigster Dejustierung ist dann die Kontakt
fläche auf 1/6 verkleinert. Der Platzgewinn ist allerdings mit
verringerter Prozeßsicherheit verbunden, denn die Kontaktfläche
ist hier bereits beträchtlich reduziert. Der minimale Abstand zu
anderen Leitbahnen beträgt weiterhin d. Wie den Fig. 2 und 4
ferner zu entnehmen ist, besteht bei den konventionellen indirek
ten Verbindungen in Form von metallischen Brücken 9 die Gefahr
eines nichtausreichenden elektrischen Kontaktes oder Zuverlässig
keit aufgrund der bekanntermaßen geringen Kantenbedeckung der me
tallischen Schicht, insbesondere bei Verwendung von Aluminium.
Aufgabe der vorliegenden Erfindung ist es daher, eine indirekte
Verbindung zwischen einer unteren und einer oberen leitenden
Schicht zu ermöglichen, die bei einem verringerten Platzbedarf
einen zuverlässigen Kontakt gewährleistet.
Diese Aufgabe wird gelöst durch eine Anordnung der oben genannten
Art, die gekennzeichnet ist durch eine Kontaktzone zwischen der
unteren und oberen leitenden Schicht, die das Kontaktloch im we
sentlichen ausfüllt und die waagerechte Oberfläche der zweiten
isolierenden Schicht nicht bedeckt. Weiterbildungen der Erfindung,
insbesondere ein Herstellverfahren, sind Gegenstand von Unter
ansprüchen.
Die Erfindung wird im folgenden anhand von in den Zeichnungen
dargestellten Ausführungsbeispielen näher erläutert. Es zeigen
Fig. 1 und 2 eine bekannte indirekte Verbindung zwischen leiten
den Schichten auf einem Halbleitersubstrat,
Fig. 3 und 4 eine bekannte indirekte Verbindung mit reduziertem
Platzbedarf,
Fig. 5 und 6 eine Ausführungsform der erfindungsgemäßen Anordnung
zum Kontaktieren von leitenden Schichten,
Fig. 7 und 8 eine Ausführungsform der erfindungsgemäßen Anordnung
mit reduziertem Platzbedarf,
jeweils in Aufsicht und im Querschnitt durch die Mitte des Kon
taktlochs in schematischer Darstellung.
In allen Figuren sind gleiche Teile mit gleichen Bezugsziffern
bezeichnet.
Die Fig. 5 und 6 zeigen, wie vorstehend bereits erläutert, die
miteinander zu kontaktierenden leitenden Schichten 3, 4 auf dem
Halbleitersubstrat 1. Ein Kontaktloch 11 ist so angeordnet, daß
es sowohl einen Teil der oberen leitenden Schicht 4, als auch
der - an dieser Stelle nicht von der oberen leitenden Schicht 4
überdeckten - unteren leitenden Schicht 3 freilegt, indem die
darüber befindlichen Teile der isolierenden Schichten 5, 6 ent
fernt worden sind. Der elektrische Kontakt wird durch eine Kon
taktzone 12 hergestellt, die das Kontaktloch 11 im wesentlichen
ausfüllt und die waagerechte, d. h. zur Halbleitersubstrat-Ober
fläche 2 parallele Oberfläche 13 der zweiten isolierenden Schicht
6 nicht bedeckt. Eine solche Kontaktzone ist insbesondere durch
eine sogenannte Kontaktloch-Auffüllung herstellbar. Diese Technik
ist bekannt bei der Herstellung von direkten Verbindungen zwischen
zwei leitenden Schichten, wobei die Kontaktzone über der einen
leitenden Schicht angeordnet ist und mit der anderen leitenden
Schicht überdeckt wird. Ein Material, das sich zur Kontaktloch-
Auffüllung besonders gut eignet, ist in einem CVD-Verfahren her
gestelltes Wolfram. Weitere Einzelheiten und geeignete Verfahren
zur Kontaktloch-Auffüllung sind in dem Artikel von R.S.Blewer,
Solid State Technology Nov. 1986 Seiten 117 bis 126 und H.Iton
et al, Solid State Technology, Nov. 19B7, Seiten 83 bis 87 be
schrieben.
Erfindungsgemäß besteht die Kontaktzone 12 nur aus dem Material
der Kontaktloch-Auffüllung. Eine dritte leitende Schicht, die zu
einer Brücke über dem Kontaktloch strukturiert wird, ist für die
Bildung des elektrischen Kontaktes nicht notwendig. Die Kontakt
zone 12 ist im Gegensatz zur konventionellen Brücke 9 selbstju
stiert zum Kontaktloch 11, so daß hier kein Justierfehler mit
einem entsprechenden Platzbedarf einzukalkulieren ist. An der
Fig. 5 ist ein weiterer beträchtlicher Platzgewinn zu erkennen:
Die Kanten benachbarter Leitbahnen (gestrichelte Linien 10), die
aus der dritten leitenden Schicht gebildet werden, können im Ab
stand a von der Kontaktlochkante verlaufen, während bei einer
konventionellen Brücke (mit Metallüberdeckung über dem Kontakt
loch 11) ein Abstand von (a+d) einzuhalten ist. Der Abstand zwi
schen der erfindungsgemäßen Kontaktzone 12 und einer Leitbahn
wird nur noch durch den Justierfehler bei der Strukturierung der
dritten leitenden Schicht bestimmt (auch bei der maximal mögli
chen Dejustierung soll die Kontaktzone 12 von den Leitbahnen
isoliert sein), nicht aber vom Auflösungsvermögen, da die Kon
taktzone 12 und die Leitbahnen in verschiedenen Schichten ange
ordnet werden.
Weitere Vorteile ergeben sich, wenn wie vorstehend erläutert, das
Aspektverhältnis des Kontaktloches eine Verkleinerung des Kontakt
lochs verhindert. Bei Verwendung einer Kontaktloch-Auffüllung ist
das Aspektverhältnis im allgemeinen unkritisch, da auch enge und
tiefe Löcher problemlos gefüllt werden. Es ist damit möglich, das
Kontaktloch 11 so weit zu verkleinern, wie es die sonstigen be
reits erläuterten Randbedingungen gestatten. Die Fig. 7 und 8 zei
gen eine dementsprechende Ausführungsform der Erfindung mit re
duziertem Platzbedarf, in dem die Kontaktflächen im Fall ungün
stigster Dejustierung auf je 1/3 verkleinert sind.
Ein weiterer Vorteil sind die verbesserten elektrischen Eigen
schaften beispielsweise für den Kontaktlochwiderstand oder die
Kontaktlochzuverlässigkeit eines durch eine Auffüllung hergestell
ten Kontaktes im Vergleich zu einer konventionellen indirekten
Verbindung. Ferner wird durch die Kontaktloch-Auffüllung bereits
eine teilweise Planarisierung der Oberfläche erreicht, wie durch
den Vergleich von Fig. 2 und Fig. 6 erkennbar ist. Dies wirkt sich
auf nachfolgende Verfahrensschritte günstig aus.
Die untere leitende Schicht kann auch mit mehr als einer oberen
leitenden Schicht kontaktiert werden, wobei die leitenden Schich
ten und das Kontaktloch so angeordnet werden, daß jeweils ein
Teil der leitenden Schichten durch das Kontaktloch freigelegt
wird.
Das erfindungsgemäße Herstellverfahren sieht vor, auf der Ober
fläche 2 zunächst eine untere leitende Schicht 3 abzuscheiden
und entsprechend den Erfordernissen zu strukturieren (allgemein
als Herstellung der unteren leitenden Schicht 3 bezeichnet) und
darauf eine erste isolierende Schicht 5 aufzubringen. Anschlie
ßend wird eine obere leitende Schicht 4 derart hergestellt, daß
die untere leitende Schicht höchstens teilweise von der oberen
leitenden Schicht 4 überdeckt wird. Schließlich wird eine zweite
isolierende Schicht 6 auf der oberen leitenden Schicht 4 bzw.
auf der ersten isolierenden Schicht 5 aufgebracht. Üblicherweise
bestehen die isolierenden Schichten aus Siliziumoxid oder Sili
ziumnitrid, wobei es vorteilhaft ist, wenn beide aus demselben
Material bestehen. Mit Hilfe einer Phototechnik wird nun ein Kon
taktloch 11 geätzt, so daß sowohl ein Teil der oberen leitenden
Schicht 4 als auch der unteren leitenden Schicht 3 freigelegt
werden, d. h. es wird durch die zweite Schicht 6 bzw. durch die
zweite und erste isolierende Schicht 6, 5 hindurchgeätzt. Nun
wird die indirekte Verbindung in Form der Kontaktzone 12 selbst
justiert zum Kontaktloch 11 hergestellt, indem eine Kontaktloch-
Auffüllung eingesetzt wird. Dabei kann das Auffüllmaterial, meist
Wolfram, ganzflächig unter Auffüllung des Kontaktlochs 11 abge
schieden und rückgeätzt werden, es kann aber auch eine selektive
Abscheidung vorgenommen werden. In jedem Fall liegt nach diesem
Schritt eine Kontaktzone 12 vor, die das Kontaktloch 11 im we
sentlichen (d. h. in etwa bis zur Oberkante der zweiten isolieren
den Schicht 6) auffüllt. Die Oberfläche 13 der zweiten isolieren
den Schicht 6 wird nicht von dem Material der Kontaktzone 12
bedeckt.
Anschließend wird im allgemeinen die dritte leitende Schicht ab
geschieden und zu Leitbahnen mit Hilfe einer Phototechnik und
eines Ätzprozesses strukturiert. Dieser Ätzprozeß darf das Mate
rial der Kontaktzone 12 nicht oder nur minimal abtragen. Besteht
die Kontaktzone beispielsweise aus Wolfram, die dritte leitende
Schicht aus einer Aluminiumlegierung, so ist diese Bedingung meist
erfüllt oder problemlos zu erfüllen. Das Material der Kontaktzone
12 dient als Ätzstop. Es ist auch möglich, die Kontaktzone 12
nach Bedarf mit einer Leitbahn der dritten leitenden Schicht zu
verbinden, indem die Leitbahn die Kontaktzone 12 an einer belie
bigen Stelle auf einer ausreichend großen Fläche überlappt,
z. B. quer über die Kontaktzone 12 hinübergeführt wird.
Vorteile des erfindungsgemäßen Verfahrens sind vor allem seine
Einfachheit und seine einfache Integrationsmöglichkeit mit den
üblichen Prozessen bei der Herstellung integrierter Schaltungen.
Besonders interessant ist der Einsatz der Erfindung für hochin
tegrierte DRAM-Speicher. Kontinuierliche Fortschritte beim Ent
wurf der eigentlichen Speicherzelle führen zu immer kleineren
Zellrastern (Abstand zwischen Wortleitungen oder Bitleitungen).
Die anschließenden, im Zellraster periodischen Schaltungen zum
Auswählen, Ansprechen und Auslesen der Zellen (Rasterschaltungen)
können meist nicht im entsprechenden Maßstab verkleinert werden,
da in der Speicherzelle bestimmte Spezialtechnologien wie selbst
justierte Kontakte oder Grabenkondensatoren zum Einsatz kommen,
während die umgebenden Schaltungen weitgehend konventionell ent
worfen werden. Oft müssen dann diese Schaltungen zwei- oder mehr
fach gestaffelt werden, um die verfügbare Periodenlänge (Abstand
zwischen zwei solchen Schaltungen) an das Zellraster anzupassen.
Dies ist mit einem beträchtlichen Platzverbrauch verbunden.
Brückenverbindungen, auf die diese Erfindung anwendbar ist, sind
in den Rasterschaltungen meist recht häufig vertreten, so daß
der Einsatz der Erfindung in vielen Fällen einen deutlichen
Platzgewinn erbringt.
Claims (7)
1. Anordnung zum Kontaktieren von leitenden Schichten auf einem
Halbleitersubstrat (1) mit
- - einer unteren leitenden Schicht (3),
- - mindestens einer oberen leitenden Schicht (4), die die untere leitende Schicht (3) höchstens teilweise überdeckt und durch eine erste isolierende Schicht (5) von der unteren leitenden Schicht (3) getrennt ist,
- - einer zweiten isolierenden Schicht (6) auf der oberen leitenden Schicht (4) und der ersten isolierenden Schicht (5),
- - einem Kontaktloch (11), welches in der ersten (5) und der zwei ten isolierenden Schicht (6) so angeordnet ist, daß es einen Teil der unteren (3) und oberen leitenden Schicht (4) freilegt, gekennzeichnet durch eine Kontaktzone (12), die das Kontaktloch (11) im wesentlichen ausfüllt und die waage rechte Oberfläche (13) der zweiten isolierenden Schicht (6) nicht bedeckt.
2. Anordnung nach Anspruch 1, gekennzeichnet
durch eine aus Wolfram bestehende Kontaktzone (12).
3. Anordnung nach einem der Ansprüche 1 bis 2, dadurch
gekennzeichnet, daß die erste isolierende Schicht
(5) und die zweite isolierende Schicht (6) aus demselben Mate
rial bestehen.
4. Anordnung nach einem der Ansprüche 1 bis 3, gekenn
zeichnet durch ein Diffusionsgebiet als untere
leitende Schicht (3).
5. Verfahren zum Kontaktieren von leitenden Schichten auf einem
Halbleitersubstrat mit folgenden Schritten:
- - Herstellen einer unteren leitenden Schicht (3),
- - Herstellen einer ersten isolierenden Schicht (5),
- - Herstellen einer oberen leitenden Schicht (4) derart, daß die untere leitende Schicht (3) höchstens teilweise überdeckt wird,
- - Herstellen einer zweiten isolierenden Schicht (6) auf der vor liegenden Oberfläche,
- - Erzeugen eines Kontaktlochs (11) derart, daß ein Teil der un teren (3) und der oberen leitenden Schicht (4) freigelegt werden,
- - Bilden einer Kontaktzone (12) durch Auffüllen des Kontaktlochs (11) mit einem leitenden Material, so daß das leitende Material das Kontaktloch (11) im wesentlichen ausfüllt und die waage rechte Oberfläche (13) der zweiten isolierenden Schicht (6) freiläßt.
6. Verfahren nach Anspruch 5, gekennzeichnet
durch eine selektive Abscheidung von Wolfram zur Auffül
lung des Kontaktlochs (11).
7. Verfahren nach Anspruch 5, gekennzeichnet
durch eine nicht-selektive Abscheidung von Wolfram und
anschließende ganzflächige Rückätzung zur Auffüllung des Kon
taktlochs (11).
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4122362A DE4122362A1 (de) | 1991-07-05 | 1991-07-05 | Anordnung und verfahren zum kontaktieren von leitenden schichten |
PCT/DE1992/000523 WO1993001618A1 (de) | 1991-07-05 | 1992-06-25 | Anordung und verfahren zum kontaktieren von leitenden schichten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4122362A DE4122362A1 (de) | 1991-07-05 | 1991-07-05 | Anordnung und verfahren zum kontaktieren von leitenden schichten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4122362A1 true DE4122362A1 (de) | 1993-01-14 |
Family
ID=6435555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4122362A Withdrawn DE4122362A1 (de) | 1991-07-05 | 1991-07-05 | Anordnung und verfahren zum kontaktieren von leitenden schichten |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE4122362A1 (de) |
WO (1) | WO1993001618A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3034289A1 (de) * | 2014-12-17 | 2016-06-22 | Mayr-Melnhof Karton AG | Verfahren zum Herstellen eines Substrats und Substrat, insbesondere für eine Verpackung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213449A (ja) * | 1982-06-04 | 1983-12-12 | Nec Corp | 半導体集積回路装置 |
JPS6386455A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
US4837051A (en) * | 1986-12-19 | 1989-06-06 | Hughes Aircraft Company | Conductive plug for contacts and vias on integrated circuits |
JPH02105519A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 半導体集積回路の製造方法 |
US4944682A (en) * | 1988-10-07 | 1990-07-31 | International Business Machines Corporation | Method of forming borderless contacts |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62261156A (ja) * | 1986-04-30 | 1987-11-13 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 導電性バイア経路の形成方法 |
JPS62260340A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | 半導体装置の製造方法 |
FR2656493A1 (fr) * | 1989-12-21 | 1991-06-28 | Bull Sa | Procede d'interconnexion de couches metalliques du reseau multicouche d'une carte electronique, et carte en resultant. |
-
1991
- 1991-07-05 DE DE4122362A patent/DE4122362A1/de not_active Withdrawn
-
1992
- 1992-06-25 WO PCT/DE1992/000523 patent/WO1993001618A1/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213449A (ja) * | 1982-06-04 | 1983-12-12 | Nec Corp | 半導体集積回路装置 |
JPS6386455A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
US4837051A (en) * | 1986-12-19 | 1989-06-06 | Hughes Aircraft Company | Conductive plug for contacts and vias on integrated circuits |
US4944682A (en) * | 1988-10-07 | 1990-07-31 | International Business Machines Corporation | Method of forming borderless contacts |
JPH02105519A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 半導体集積回路の製造方法 |
Non-Patent Citations (2)
Title |
---|
Kobayashi, N. et.al.: Tungsten Plug Technology Using Substitution of W for Si. In: IEEE Transactions on Electron Devices Vol. 37, No. 3, March 1990, pp 577-582 * |
Patents Abstracts of Japan, E-233, 24.3.1984, Vol. 8, No. 63 & JP 58-213 449 A * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3034289A1 (de) * | 2014-12-17 | 2016-06-22 | Mayr-Melnhof Karton AG | Verfahren zum Herstellen eines Substrats und Substrat, insbesondere für eine Verpackung |
Also Published As
Publication number | Publication date |
---|---|
WO1993001618A1 (de) | 1993-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69721411T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
DE19727232C2 (de) | Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
DE4214391C2 (de) | Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung | |
DE69527104T2 (de) | Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE69226223T2 (de) | Kontaktausrichtung für Festwertspeicher | |
DE19614164A1 (de) | Verfahren zum Bilden einer Mehrschichtverbindung | |
DE4442432A1 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
DE69030433T2 (de) | Herstellungsmethode für Halbleiterspeicher | |
EP0152557B1 (de) | Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung | |
DE4437761B4 (de) | Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung | |
DE69030946T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung | |
DE4125199C2 (de) | Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix | |
EP1421619B1 (de) | Kontaktierung des emitterkontakts einer halbleitervorrichtung | |
DE69221379T2 (de) | Halbleiter-Speicherbauteil und Verfahren zur Herstellung desselben | |
DE19820488A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung | |
DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE19813741B4 (de) | Halbleitervorrichtung mit einer oberen und einer unteren Leitungsschicht | |
DE69209939T2 (de) | Erhöhte Metall-Metall-Antischmelzsicherungsstrukturen und Verfahren zu deren Herstellung | |
DE19817129A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102006018675A1 (de) | Dünnschichtstruktur und Herstellungsverfahren derselben | |
DE10008683B4 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE4122362A1 (de) | Anordnung und verfahren zum kontaktieren von leitenden schichten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |