DE4118471A1 - Verfahren zur herstellung einer grabentrennstruktur - Google Patents

Verfahren zur herstellung einer grabentrennstruktur

Info

Publication number
DE4118471A1
DE4118471A1 DE19914118471 DE4118471A DE4118471A1 DE 4118471 A1 DE4118471 A1 DE 4118471A1 DE 19914118471 DE19914118471 DE 19914118471 DE 4118471 A DE4118471 A DE 4118471A DE 4118471 A1 DE4118471 A1 DE 4118471A1
Authority
DE
Germany
Prior art keywords
layer
trench
semiconductor substrate
insulator
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19914118471
Other languages
English (en)
Other versions
DE4118471C2 (de
Inventor
Hirofumi Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4118471A1 publication Critical patent/DE4118471A1/de
Application granted granted Critical
Publication of DE4118471C2 publication Critical patent/DE4118471C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Herstellungs­ verfahren, mit dem eine Grabentrennstruktur zum Isolieren und Trennen von Elementen auf einem Halbleitersubstrat minaturi­ siert werden kann.
Auf dem Gebiet der integrierten Halbleiterschaltungen wurde seit der pn-Übergangsisolation in den Anfangstagen eine Viel­ zahl von Elementtrennverfahren entwickelt und in die Praxis eingeführt. Die Hauptentwicklungsrichtung dieser Verfahren ist gegenwärtig die LOCOS(lokale Oxidation von Silizium)-Iso­ lation und -Trennung. Neben anderen Verfahren sind eine ver­ besserte LOCOS-Isolation zur Verringerung der sogenannten Vogelschnäbel, die bei der LOCOS-Trennstruktur erzeugt wer­ den, und die Grabentrennung zum Isolieren und Trennen durch Vergraben eines Isolators in einen Graben, der in der Ober­ fläche eines Substrates gebildet ist, bekannt. Unter den mit diesen Verfahren erzeugten Isolationsstrukturen ist die Gra­ benisolation am vorteilhaftesten für die Miniaturisierung von Trennstrukturen, da sogenannte Vogelschnäbel nicht erzeugt werden.
Im folgenden wird unter Bezugnahme auf die Fig. 3A bis 3D ein Verfahren zur Herstellung einer Halbleitereinrichtung mit einer herkömmlichen Grabenisolationsstruktur beschrieben. Die Fig. 3A bis 3D sind Querschnittsdarstellungen, die das Her­ stellungsverfahren der herkömmlichen Grabenisolationsstruktur zeigen.
Nach Fig. 3A wird die Oberfläche eines p-Halbleitersubstrates 1 thermisch oxidiert, um eine thermisch oxidierte Schicht 2 zu bilden. Weiter wird ein Resist 3 auf die Oberfläche der thermisch oxidierten Schicht 2 aufgebracht, und der Resist 3 wird unter Verwendung eines lithographischen Verfahrens in eine vorbestimmte Form gemustert. Dann wird die thermische Oxidschicht 2 unter Verwendung des gemusterten Resists 3 als Maske geätzt und die Oberfläche des Halbleitersubstrates 1, die ein Trenngebiet werden soll, freigelegt.
Nun wird, wie Fig. 3B zeigt, nach Entfernung des gemusterten Resists 3 die Oberfläche des Halbleitersubstrates 1 unter Nutzung der thermisch oxidierten Schicht 2 als Maske zur Bil­ dung eines Grabens T1 anisotrop geätzt.
Gemäß Fig. 3C wird, nachdem p-Verunreinigungsionen nur in den Boden des Grabens T1 unter Nutzung der thermischen Oxid­ schicht 2 als Maske implantiert wurden, darauf eine thermi­ sche Behandlung angewandt, um eine p⁺-Kanalstopperschicht 4 auf dem Boden des Grabens T1 zu bilden. Nach Entfernung der thermischen Oxidschicht 2 wird eine Oxidschicht 5 aus bei­ spielsweise TEOS (Tetraethoxysilan: (OC2H5)4Si) o. ä. auf die gesamte Oberfläche des Halbleitersubstrates 1 und in den Gra­ ben T1 unter Nutzung eines Niederdruck-CVD-Verfahrens abge­ schieden.
Gemäß Fig. 3D wird die Oxidschicht 5 unter Nutzung eines Rückätzverfahrens o. ä. dann geätzt, um die Oberfläche des Halbleitersubstrates 1 freizulegen. Die Grabentrennstruktur (Trenchisolationsstruktur), bei der die Oxidschicht 5 in den Graben (die Trench) T1 vergraben ist, wird durch das oben be­ schriebene Verfahren gebildet.
Bei einer nach diesem Verfahren gebildeten Grabentrennstruk­ tur wird die minimale Breite des Trenngrabens durch die Gren­ zen des lithographischen Verfahrens, das beim Mustern des Resists 3 verwendet wird, bestimmt. Nach Fig. 3A wird der Resist 3 auf der Oberfläche des Halbleitersubstrates 1 unter Verwendung einer Belichtungsmaske durch ein lithographisches Verfahren belichtet und entwickelt, um den gemusterten Resist 3 mit einer vorbestimmten Öffnungsbreite W3 zu bilden. Die Öffnungsbreite W3 des gemusterten Resists 3 hat eine untere Grenze von beispielsweise 0,8 µm in dem Falle, daß eine Lichtbelichtungseinrichtung verwendet wird. Das Ätzen der thermischen Oxidschicht wird unter Nutzung des gemusterten Resists 3 als Maske ausgeführt. Der Minimalwert der Öffnungs­ breite W2 der thermischen Oxidschicht 2 wird damit durch die Öffnungsbreite W3 des gemusterten Resists 3 bestimmt. Die mi­ nimale Öffnungsbreite W1 des Grabens T1 wird durch die mini­ male Öffnungsbreite W2 der thermischen Oxidschicht 2 be­ stimmt, da der Graben T1 unter Verwendung der thermischen Oxidschicht 2 mit der Öffnungsbreite W2 als Maske gebildet wird.
Auf dem Gebiet der Halbleitertechnologie und insbesondere der Speichertechnik werden hohe Integrationsdichten der Elemente benötigt, und damit ist die Miniaturisierung von Element­ trennstrukturen zur Erreichung dieses Ziels eine wesentliche technologische Aufgabe geworden. Es gibt hierbei jedoch das Problem, daß es nicht möglich ist, die Isolationsbreite einer Grabentrennstruktur zur Erreichung der Miniaturisierung und der hochdichten Integration einer Halbleitereinrichtung zu verringern, da die Trennbreite der Grabentrennstruktur durch die Grenzen der Mustertechnik unter Nutzung des lithographi­ schen Verfahrens bestimmt ist, wie oben beschrieben.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Grabentrennstruktur mit einer Trennbreite, die kleiner ist als der beim Verfahren zum Mustern des Re­ sists erreichte minimale Grenzwert, bereitzustellen.
Die vorliegende Erfindung ist auf ein Herstellungsverfahren für eine Grabentrennstruktur gerichtet, bei dem ein Isolator in einen Graben, der in einem vorgegebenen Gebiet auf der Hauptoberfläche eines Halbleitersubstrates gebildet ist, ver­ graben wird, und dieses weist die folgenden Schritte auf.
Auf der Hauptoberfläche des Halbleitersubstrates wird eine Oxidationsdeckschicht zum Bedecken eines Gebietes, das ein Grabentrenngebiet werden soll, gebildet. Die Hauptoberfläche des Halbleitersubstrates wird unter Nutzung der Oxidations­ deckschicht als Maske thermisch oxidiert, um eine thermische Oxidschicht mit einem Vogelschnabelabschnitt zu bilden, der sich längs der unteren Oberfläche der Oxidationsdeckschicht erstreckt. Die Oberfläche des Halbleitersubstrates wird unter Nutzung der thermisch oxidierten Schicht als Maske geätzt, um in der Oberfläche des Halbleitersubstrates einen Graben zu bilden, der durch die thermisch oxidierte Schicht umgeben wird. Nachdem die thermische Oxidschicht entfernt wurde, wird in das Innere des Grabens ein Isolator vergraben.
Entsprechend der vorliegenden Erfindung wird auf der Oberflä­ che des Halbleitersubstrates, die ein Elementbildungsbereich werden soll, eine thermische Oxidschicht gebildet, und Vogel­ schnabelabschnitte, die an den Enden der thermisch oxidierten Schicht erzeugt werden, erstrecken sich in die Seite eines Elementisolationsgebietes, das durch ein lithographisches Verfahren bestimmt wird, hinein. Beim oben beschriebenen Ver­ fahren ist die Breite eines Gebietes, das ein durch die ther­ mische Oxidschicht umgebenes Elementisolationsgebiet werden soll, im Vergleich mit der durch das lithographische Verfah­ ren bestimmten Breite verringert. Das Siliziumsubstrat im verkleinerten Elementisolationsgebiet wird unter Nutzung der thermischen Oxidschicht mit den Vogelschnäbeln als Maske geätzt, um einen Graben zu bilden, wodurch eine Grabentrenn­ struktur gebildet wird, die eine gegenüber dem mit dem litho­ graphischen Verfahren erreichten Grenzwert verringerte Breite hat. Dieses Verfahren erlaubt die Verringerung der Trenn- (Isolations-)breite der Grabentrennstruktur ohne die Begren­ zung durch die Auflösungsgrenze des lithographischen Verfah­ rens.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Erläuterung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:
Fig. 1A bis 1F Querschnittsdarstellungen, die ein Her­ stellungsverfahren für eine Grabentrenn­ struktur nach einer Ausführungsform zei­ gen;
Fig. 2 eine Querschnittsdarstellung, die die Struktur einer Speicherzelle eines DRAM zeigt, in die die Grabentrennstruktur einbezogen ist; und
Fig. 3A bis 3D Querschnittsdarstellungen, die ein Ver­ fahren zur Herstellung einer herkömmli­ chen Grabentrennstruktur zeigen.
Nach Fig. 1A wird die Oberfläche eines p-Halbleitersubstrates thermisch oxidiert, um eine thermisch oxidierte Unterlage­ schicht 6 mit einer Dicke von etwa 500 Å zu bilden. Auf die Oberfläche der thermisch oxidierten Unterlageschicht 6 wird unter Nutzung eines Niederdruck-CVD-Verfahrens eine Nitrid­ schicht 7 mit einer Dicke von etwa 1000 Å abgeschieden. Auf die Oberfläche der Nitridschicht 7 wird ein Resist 8 aufge­ bracht. Der Resist 8 wird durch ein lithographisches Verfah­ ren gemustert, um einen gemusterten Resist 8 zu bilden. Der gemusterte Resist 8 bedeckt ein Gebiet, das das Elementtrenn­ gebiet werden soll, und die Breite W7 des gemusterten Resists 8 wird unter Berücksichtigung der realen Grabentrennbreite und der Länge der Vogelschnäbel, auf die später zurückzukom­ men ist, bestimmt. Die Nitridschicht 7 wird unter Nutzung des gemusterten Resists als Maske selektiv weggeätzt.
Nach Fig. 1B wird nach Entfernung des gemusterten Resists 8 die Oberfläche des Halbleitersubstrates 1 unter Nutzung der Nitridschicht 7 als Maske thermisch oxidiert, um eine dicke thermisch oxidierte Schicht 9 mit einer Dicke von beispiels­ weise etwa 7500 Å in einem Oberflächenbereich des Halbleiter­ substrates 1, der ein Elementbildungsbereich werden soll und nicht mit der Nitridschicht 7 bedeckt ist, zu bilden. An bei­ den Enden (Seiten) der thermisch oxidierten Schicht 9 sind sogenannte Vogelschnäbel gebildet, die so gebildet sind, daß sie sich unter die Unterseite der Nitridschicht 7 erstrecken. Die Breite der thermisch oxidierten Unterlageschicht 6, die unter der Unterseite der Nitridschicht 7 liegt, wird um einen Betrag verringert, der gleich der Länge ist, um die sich die Vogelschnäbel hineinerstrecken.
Wie Fig. 1C zeigt, wird nach Entfernung der Nitridschicht 7 nun die thermisch oxidierte Unterlageschicht 6 durch ein Trockenätzverfahren unter Verwendung von CHF3/O2-Gas ent­ fernt, um selektiv die Oberfläche des Halbleitersubstrates 1 freizulegen.
Nach Fig. 1D wird die Oberfläche des Halbleitersubstrates 1 mittels eines Trockenätzverfahrens unter Nutzung von HBr/SiF4/O2-Gas unter Verwendung der thermisch oxidierten Schicht 9 als Maske geätzt, um einen Graben T2 zu bilden.
Weiter werden nach Fig. 1E p-Verunreinigungsionen in den Bo­ den des Grabens T2 unter Nutzung der thermisch oxidierten Schicht 9 als Maske implantiert, um eine p⁺-Kanalstopper­ schicht 10 zu bilden. Die thermisch oxidierte Schicht 9 wird danach entfernt. Eine Oxidschicht 11 aus TEOS o. ä. wird sowohl in den Graben T2 als auch auf die gesamte Oberfläche des Halbleitersubstrates 1 unter Nutzung eines Niederdruck- CVD-Verfahrens abgeschieden.
Nun wird, wie Fig. 1F zeigt, die Oxidschicht 11 unter Nutzung eines Rückätzverfahrens geätzt, um die Oberfläche des Halb­ leitersubstrates freizulegen, wodurch ein Grabentrenngebiet gebildet wird, bei dem die Oxidschicht 11 das Innere des Gra­ bens T2 auffüllt.
Wie bei der beschriebenen Ausführungsform gezeigt, wird die Breite W4 des Grabens T2 der Grabentrennstruktur durch eine Musterbreite W5 bestimmt, die durch die thermisch oxidierte Schicht 9 in dem Schritt nach Fig. 1B definiert wird. Die Breite W5 der thermisch oxidierten Unterlageschicht 6 ist um die Länge 21 des Vogelschnabels, der sich beiden Seiten in sie hinein erstreckt, kleiner als die Breite W6 des Nitrid­ schichtmusters 7. Mit anderen Worten, die Grabenbreite W4 der Grabentrennstruktur, die praktisch gebildet wird, wird um die Länge 21 der Vogelschnabelabschnitte der thermisch oxidierten Schicht 9, die im Elementbildungsgebiet gebildet wird, klei­ ner als die Musterbreite W6 der Nitridschicht 7, die in dem in Fig. 1A gezeigten Verfahrensschritt bestimmt wird, oder die Musterbreite W7 des Resistmusters 8 zur Bildung der Ni­ tridschicht 7 gebildet. Der untere Grenzwert der Breite W4 des Grabens T2 der Grabentrennstruktur kann damit kleiner ge­ macht werden als der untere Grenzwert, der durch das Verfah­ ren der Musterung des Resists gegeben ist.
Die Länge l des beim selektiven Oxidieren der thermisch oxi­ dierten Schicht 9 erzeugten Vogelschnabels kann ohne Begren­ zung durch Einstellung der bei der selektiven Oxidation als Maske benutzten Nitridschicht 7, der bei der thermischen Oxi­ dation angewandten Temperatur oder der resultierenden Dicke der thermischen Oxidschicht 9 eingestellt werden. Je höher die für die thermische Oxidation angewandte Temperatur oder je größer die resultierende Dicke der thermischen Oxidschicht 9 wird, um so größer wird die Länge l des sich längs der Ebene des Halbleitersubstrates erstreckenden Vogelschnabels. Mit zunehmender Dicke der Nitridschicht 7 wird die Länge l des Vogelschnabels begrenzt. Die Breite des Grabens T2 der Grabentrennstruktur kann damit durch Einstellung der Länge des Vogelschnabels eingestellt werden.
Obwohl bei der beschriebenen Ausführungsform ein p-Halblei­ tersubstrat mit der p⁺-Kanalstopperschicht 10 auf dem Boden des Grabens benutzt wird, können in den Boden des Grabens bei einem n-Halbleitersubstrat n-Verunreinigungen implantiert werden, um eine n⁺-Kanalstopperschicht zu bilden.
Jetzt wird die Struktur eines DRAM mit einer erfindungsgemä­ ßen miniaturisierten Grabentrennstruktur beschrieben. Nach Fig. 2 sind die Speicherzellen eines DRAM voneinander durch ein miniaturisiertes Grabentrenngebiet 30 isoliert und ge­ trennt. Die Speicherzelle ist aus einem Transfergatetransi­ stor 20 und einem Kondensator 25 gebildet. Der Transfergate­ transistor 20 schließt ein Paar von Source-/Drain-Gebieten 23 und eine auf der Oberfläche des Halbleitersubstrates mit einer dazwischenliegenden Gateelektroden-Isolierschicht 21 gebildete Gateelektrode 22 ein. Der Kondensator 25 enthält eine Isolierschicht 26, die auf der Oberfläche eines Source-/Drain-Gebietes 23 gebildet ist, und eine auf deren Oberflä­ che gebildete Elektrodenschicht 27. Auf der Oberseite des Kondensators 25 sind als Gateelektroden Verbindungsschichten 24 gebildet. Auf der Oberfläche der Speicherzelle ist mit einer dazwischenliegenden ersten Zwischenschichtisolier­ schicht 35 eine leitende Schicht 36 gebildet. Die leitende Schicht 36 ist mit einem Source-/Drain-Gebiet 23 des Trans­ fergatetransistors 20 verbunden. Auf der Oberfläche der leitenden Schicht 36 ist eine Verbindungsschicht 38 mit einer zweiten Zwischenschichtisolierschicht 37 dazwischen gebildet, und auf ihrer Oberfläche ist eine Schutzschicht 39 gebildet. Bei Verwendung einer miniaturisierten Grabentrennstruktur wird ein Elementbildungsgebiet, das durch das Grabentrenn­ gebiet umgeben ist vergrößert wodurch die ebene Fläche des Kondensators 25, der unter Nutzung der Oberfläche des Ele­ mentbildungsgebietes gebildet ist, vergrößert wird. Dement­ sprechend kann die Speicherkapazität des Kondensators vergrößert werden. Die oben beschriebene Grabenisolations­ struktur ist nicht auf die Anwendung auf den in Fig. 2 ge­ zeigten DRAM begrenzt, sondern sie kann als Elementisola­ tionsstruktur für eine ganze Anzahl anderer integrierter Schaltungseinrichtungen verwendet werden.
Wie oben beschrieben, reichen beim erfindungsgemäßen Herstel­ lungsverfahren einer Halbleitereinrichtung die Vogelschnabel­ abschnitte einer durch thermische Oxidation gebildeten Oxid­ schicht in die durch eine mittels eines lithographischen Ver­ fahrens gebildete Maske bedeckte Oberfläche des Substrates hinein, wodurch ein Graben gebildet wird, dessen Breite klei­ ner als der durch das lithographische Verfahren erreichbare Grenzwert ist. Durch Vergraben eines Isolators darin wird eine miniaturisierte Isolationsstruktur bereitgestellt, die von der Strukturgrenze des verwendeten lithographischen Ver­ fahrens unabhängig ist.

Claims (4)

1. Verfahren zur Herstellung einer Grabentrennstruktur, bei der ein Isolator in einen in einem vorbestimmten Gebiet auf der Hauptoberfläche eines Halbleitersubstrates gebildeten Graben vergraben ist, mit den Schritten:
Bildung einer Oxidationsdeckschicht zur Bedeckung eines Ge­ bietes, das ein Grabenisolationsgebiet werden soll, auf der Hauptoberfläche des Halbleitersubstrates,
thermisches Oxidieren der Hauptoberfläche des Halbleitersub­ strates unter Nutzung der Oxidationsdeckschicht als Maske zur Bildung einer thermisch oxidierten Schicht, deren Vogelschna­ belabschnitte sich unter die Unterseite der Oxidationsdeck­ schicht erstrecken,
Ätzen der Oberfläche des Halbleitersubstrates unter Nutzung der thermischen Oxidschicht als Maske zur Bildung eines Gra­ bens im Halbleitersubstrat, der durch die thermischen Oxid­ schichten umgeben ist, und
Vergraben eines Isolators in den Graben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Vergrabens des Isolators in den Graben die Schritte des Abscheidens einer TEOS-Schicht auf die gesamte Oberfläche des Halbleitersubstrates unter Nutzung eines CVD-Verfahrens und des Rückätzens der TEOS-Schicht zum Erhalten der TEOS-Schicht nur innerhalb des Grabens aufweist.
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch den Schritt des Implantierens von Verunreinigungsionen in die Bo­ denfläche des Grabens zur Bildung einer Kanalstopperschicht unter Nutzung der thermisch oxidierten Schicht als Maske nach dem Schritt der Bildung des Grabens.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß der Schritt des Bildens der Oxidationsdeck­ schicht die Schritte
des Bildens einer Unterlage-Oxidschicht auf der Hauptoberfläche des Halbleitersubstrates,
des Bildens einer Nitridschicht auf der Oberfläche der Unter­ lage-Oxidschicht,
des Bildens eines gemusterten Resists zur Bedeckung der Ober­ seite des Gebietes, das das Grabentrenngebiet werden soll, unter Nutzung eines lithographischen Verfahrens nach dem Auf­ bringen des Resists auf die Oberfläche der Nitridschicht, und
des Ätzens der Nitridschicht unter Nutzung des gemusterten Resists als Maske aufweist.
DE19914118471 1990-06-06 1991-06-05 Verfahren zur Herstellung einer Grabentrennstruktur Expired - Fee Related DE4118471C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14893090A JPH0442948A (ja) 1990-06-06 1990-06-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE4118471A1 true DE4118471A1 (de) 1991-12-12
DE4118471C2 DE4118471C2 (de) 1996-01-25

Family

ID=15463844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914118471 Expired - Fee Related DE4118471C2 (de) 1990-06-06 1991-06-05 Verfahren zur Herstellung einer Grabentrennstruktur

Country Status (2)

Country Link
JP (1) JPH0442948A (de)
DE (1) DE4118471C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795814A (en) * 1995-03-04 1998-08-18 Nec Corporation Method for manufacturing semiconductor device having groove-type isolation area

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158205A (ja) 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置及び製造方法
DE102012201940A1 (de) 2012-02-09 2013-08-14 Robert Bosch Gmbh Ventil zum Zumessen eines strömenden Mediums

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154871A2 (de) * 1984-03-12 1985-09-18 Hitachi, Ltd. Dynamischer Eintransistor-Speicher mit wahlfreiem Zugriff
DE3715092A1 (de) * 1986-05-09 1987-11-12 Seiko Epson Corp Verfahren zur herstellung einer halbleiteranordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167932A (ja) * 1984-09-12 1986-04-08 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH0687481B2 (ja) * 1986-11-21 1994-11-02 富士写真フイルム株式会社 アイソレ−シヨンの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154871A2 (de) * 1984-03-12 1985-09-18 Hitachi, Ltd. Dynamischer Eintransistor-Speicher mit wahlfreiem Zugriff
DE3715092A1 (de) * 1986-05-09 1987-11-12 Seiko Epson Corp Verfahren zur herstellung einer halbleiteranordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795814A (en) * 1995-03-04 1998-08-18 Nec Corporation Method for manufacturing semiconductor device having groove-type isolation area

Also Published As

Publication number Publication date
JPH0442948A (ja) 1992-02-13
DE4118471C2 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
DE69014486T2 (de) Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung.
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE68922819T2 (de) Ultradichte DRAM-Zelle-Matrix und ihr Herstellungsverfahren.
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE19509198C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE19857095A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2928923A1 (de) Halbleitervorrichtung
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2640981A1 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4407532C2 (de) DRAM-Speicherzelle und Verfahren zur Herstellung derselben
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee