DE4020626A1 - Mos-steuerthyristor - Google Patents
Mos-steuerthyristorInfo
- Publication number
- DE4020626A1 DE4020626A1 DE4020626A DE4020626A DE4020626A1 DE 4020626 A1 DE4020626 A1 DE 4020626A1 DE 4020626 A DE4020626 A DE 4020626A DE 4020626 A DE4020626 A DE 4020626A DE 4020626 A1 DE4020626 A1 DE 4020626A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- conductivity type
- layer
- area
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000012535 impurity Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000863814 Thyris Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen MOS-Steuer
thyristor, der als Leistungsschaltelement benutzt wird, spe
zieller auf einen MOS-Steuerthyristor, der verläßlich abge
schaltet werden kann und der weniger anfällig ist für Lawi
nendurchbruch, wenn er abgeschaltet wird unter solchen Bedin
gungen, daß der Thyristor mit einer induktiven Last verbunden
ist.
Ein Gate-Abschalt-Thyristor (im weiteren als "GTO" (Gate
Turn-off Transistor) bezeichnet) ist weit verbreitet als eine
Art von Thyristoren, die abgeschaltet werden können. Da der
GTO jedoch ein sogenanntes stromgesteuertes Element ist,
benötigt er relativ viel Gate-Treiberstrom etc. Um diese
Probleme zu lösen, wurde ein MOS-Gate-Thyristor entwickelt,
bei dem das Gate spannungstreibergesteuert ist. Dieser hat
einen Aufbau, in dem ein Bipolartransistor mit einer breiten
Basis von einem MOS-Gate betrieben wird, und ist ähnlich einem
Bipolartransistor mit isoliertem Gate (im weiteren bezeichnet
als "IGBT" (Insulated Gate type Bipolar Transistor)) in seiner
Struktur.
Der Unterschied zwischen dem MOS-Gate-Thyristor und dem IGBT
besteht darin, daß, während das Einrasten (latching) des in
neren parasitären Thyristors im IGBT verhindert wird, das Ein
rasten des inneren parasitären Thyristors im MOS-Gate-Thyri
stor jedoch geschieht. Wenn der MOS-Gate-Thyristor abgeschal
tet wird, ist es dementsprechend notwendig, nicht nur die
Gate-Spannung, sondern auch die Anodenspannung in ihrer Pola
rität umzukehren.
In den letzten Jahren wurde ein MOS-Steuerthyristor (MCT = MOS
Control Thyristor) entwickelt, der das MOS-Gate sowohl zum
Anschalten als auch zum Ausschalten benutzt. Bei diesem Aufbau
sind MOSFETs zum Anschalten und zum Ausschalten im p⁻n- p⁻
n-Thyristor angebracht. Im besonderen wird auf einem ersten
Bereich eines ersten Leitfähigkeitstyps (z. B. n-Type), die
eine hohe Störstellenkonzentration und einen niedrigen
spezifischen Widerstand hat, ein zweiter Bereich eines zweiten
Leitfähigkeitstyps (z. B. p-Type) gebildet, der einen hohen
spezifischen Widerstand hat. Dann wird ein dritter Bereich des
ersten Leitfähigkeitstyps auf der Oberfläche dieses zweiten
Bereichs wahlweise gebildet. Des weiteren wird ein vierter
Bereich des zweiten Leitfähigkeitstyps auf der Oberfläche des
dritten Bereichs wahlweise gebildet. Und letztlich wird ein
fünfter Bereich des zweiten Leitfähigkeitstyps und ein
sechster Bereich des ersten Leitfähigkeitstyps auf der
Oberfläche des vierten Bereichs gebildet. Und die
Gate-Elektrode 8 wird gebildet durch Gate-Isolationsschichten
7 auf dem Kanalbereich, der definiert ist als der
Oberflächenbereich zwischen dem zweiten Bereich des dritten
und des vierten Bereichs bzw. als ein Oberflächenbereich
zwischen dem vierten Bereich des dritten und des sechsten
Bereichs. Des weiteren ist eine Kathodenelektrode 9 derart
gebildet, daß sie in Kontakt steht mit dem fünften und dem
sechsten Bereich, und eine Anodenelektrode 10 ist gebildet auf
der Oberfläche des ersten Bereichs.
Dieses Element arbeitet mit der Kathodenelektrode geerdet und
mit Spannungen an die Gate-Elektroden 8 und die Anodenelektro
de 10 angelegt. Angenommen zum Beispiel, daß der erste Leitfä
higkeitstyp n-Type ist und der zweite Leitfähigkeitstyp p-Ty
pe, dann wird ein P-Kanal gebildet zwischen dem vierten Be
reich der p-Schicht und dem zweiten Bereich der p⁻-Schicht,
wenn eine negative Spannung an die Gate-Elektroden 8 angelegt
ist, um anzuschalten.
Wenn die negative Spannung an die Anodenelektrode 10 angelegt
ist, fließen dabei Löcher, die im p-Kanal gebildet werden, vom
p-Kanal in die Anode und schalten den n⁺/p⁻Übergang (junction)
zwischen dem ersten Bereich und dem zweiten Bereich an. Dabei
entsteht ein Elektronenfluß von der n⁺-Schicht des ersten
Bereichs in die p⁻-Schicht des zweiten Bereichs. Die
Elektronen wandern durch die p⁻ -Schicht des zweiten Bereichs
und die n-Schicht des dritten Bereichs und schalten den
n/p⁺-Übergang zwischen dem dritten Bereich und dem fünften
Bereich an. Dadurch entsteht eine Zuführung (injection) von
Löchern vom fünften Bereich und diese schaltet den
npnp-Thyristor an.
Aus dem obigen ergibt sich, daß die Leitfähigkeit im zweiten
und dritten Bereich moduliert wird und der Widerstandswert
beim Anschalten niedrig wird.
Wenn es abschaltet und positive Spannung an die Gate-Elektrode
8 angelegt ist, wird ein n-Kanal gebildet auf dem Oberflächen
bereich, definiert zwischen der n-Schicht des vierten Bereichs
und der n⁺-Schicht des sechsten Bereichs. Dadurch hat der
dritte Bereich und der fünfte Bereich das gleiche Potential
niveau. Entsprechend fließen Elektronen, die von dem ersten
Bereich zugeführt werden, selbst wenn sie den n/p⁺-Übergang
zwischen dem ersten Bereich und dem fünften Bereich erreichen,
hinaus zu der Kathode durch den gebildeten n-Kanal. Dabei wird
der Abschaltvorgang vollendet, ohne daß eine Zuführung von
Löchern von der fünften Region auftritt.
In dem vorgenannten MOS-Steuerthyristor sind der dritte
Bereich und der fünfte Bereich im Grunde genommen auf dem
gleichen Potentialniveau, wenn das Element abgeschaltet ist.
jedoch erscheint tatsächlich eine sehr kleine
Potentialdifferenz ΔV zwischen dem dritten Bereich und dem
fünften Bereich, weil ein Strom in dem n-Kanal und dem dritten
Bereich fließt. Wenn dieses ΔV größer ist als die
Diffusionspotentialdifferenz zwischen dem dritten Bereich und
dem fünften Bereich, ist es unmöglich, einen Abschaltvorgang
durchzuführen, da der Übergang zwischen dem dritten Bereich
und der fünften Bereich das Element anschaltet.
Des weiteren ist, wenn das Element abschaltet unter solchen
Bedingungen, daß eine induktive Last (L-Last) damit verbunden
ist, eine Spannung angelegt an dem Übergang zwischen dem
zweiten Bereich und dem dritten Bereich als eine umgekehrte
Vorspannung infolge der elektromotorischen Gegenkraft zur
induktiven Last. Dadurch entsteht ein starkes elektrisches
Feld an dem vorgenannten Übergang. Im Falle, daß der erste
Leitfähigkeitstyp n-Type ist und der zweite Leitfähigkeitstyp
p-Type, wird darüber hinaus der Hauptstrom davon ein
Elektronenstrom, da der npn-Transistor, der aus ersten,
zweiten und dritten Bereichen zusammengesetzt ist, weiterhin
einen konstanten Strom fließen läßt.
Allgemein gesprochen ist das Aufprallionisierungsverhältnis
von Elektronen, wenn ein starkes elektrisches Feld (mehr als
105 V/cm) angelegt ist, 100 bis 1000mal größer als das von
Löchern und es hat dadurch den Nachteil, daß mit Lawinendurch
bruch gerechnet werden muß.
Zusammenfassung der Erfindung.
Ein Ziel der vorliegenden Erfindung ist es, die oben erwähnten
Probleme zu lösen, und dabei einen MOS-Steuerthyristor zu
erhalten, welcher verläßlich abgeschaltet werden kann und
welcher weniger anfällig ist für Lawinendurchbruch.
Der MOS-Steuerthyristor entsprechend der vorliegenden Erfin
dung umfaßt: einen ersten Bereich eines ersten Leitfähigkeits
typs, welcher stark dotiert ist mit einer hohen Störstellen
konzentration; einen zweiten Bereich eines zweiten Leitfähig
keitstyps, welcher vorgesehen ist auf dem ersten Bereich und
schwach dotiert ist mit einer niedrigen Störstellen
konzentration; einen dritten Bereich des ersten Leitfähig
keitstyps, welcher selektiv auf der Oberfläche des zweiten
Bereichs gebildet wird; einen vierten Bereich des zweiten
Leitfähigkeittyps, welcher selektiv auf der Oberfläche des
dritten Bereichs gebildet wird; einen fünften Bereich des
zweiten Leitfähigkeitstyps, welcher selektiv so gebildet wird,
daß er den vierten Bereich durchdringen kann in den dritten
Bereich; und einen sechsten Bereich des ersten Leitfähig
keitstyps, welcher selektiv so gebildet wird, daß er mit dem
fünften Bereich in Kontakt stehen kann, dadurch gekenn
zeichnet, daß im besonderen die Dosismenge in dem dritten
Bereich im Bereich von 1×1013 cm-2 bis 7×10⁻ cm ist.
Dadurch, daß die Störstellendosis innerhalb eines Bereichs von
1×1013 cm-2 bis 7×1014 cm-2 ist, wird der Widerstandswert
des dritten Bereichs verringert und die Potentialdifferenz
verkleinert, die am Übergang zwischen dem dritten und dem
fünften Bereich entsteht. Und der spezifische Widerstand des
zweiten Bereichs ist auf einen hohen Widerstandswert über 250
Ω cm eingestellt, um die Stärke des elektrischen Felds zu
schwächen, das am Übergang zwischen dem zweiten und dem
dritten Bereich entsteht, wenn es unter solchen Bedingungen
abgeschaltet wird, daß eine induktive Last damit verbunden
ist.
Das oben Genannte und andere Ziele, Wirkungen, Merkmale und
Vorteile der vorliegenden Erfindung werden deutlicher durch
die folgende Beschreibung von Ausführungsbeispielen davon,
zusammen mit begleitenden Zeichnungen.
Fig. 1 ist ein Schnitt, der ein Ausführungsbeispiel eines MOS-
Steuerthyristors entsprechend der Erfindung zeigt.
Fig. 2 zeigt die Beziehung zwischen der Abschaltzeit und dem
Schwellenwert, wenn die Dosismenge der n-Schicht verän
dert wird im Ausführungsbeispiel der Fig. 1.
Fig. 3 zeigt die Beziehung zwischen der Abschaltdurchbruchs
spannung VAKX und dem spezifischen Widerstand der
p⁻-Schicht im Ausführungsbeispiel von Fig. 1.
Detaillierte Beschreibung bevorzugter Ausführungsbeispiele.
Im weiteren wird eine detaillierte Erklärung der Ausführungs
beispiele gegeben mit Bezug auf beigefügte Zeichnungen.
Fig. 1 ist ein Schnitt, der ein Ausführungsbeispiel eines MOS-
Steuerthyristors entsprechend der Erfindung zeigt. Zuerst wird
eine p⁻ -Schicht 2 gebildet auf der Oberfläche der n⁺-Schicht
1, was ein Substrat aufbaut. Als nächstes wird Gate-Schicht 7
wahlweise gebildet auf der p⁻-Schicht 2. Des weiteren wird
Gate-Elektrode 8 gebildet auf der Gate-Oxidschicht 7, dann
wird Ioneneinpflanzung durchgeführt, um n-Schicht 3 zu bilden,
wobei die Gate-Elektrode 8 als Maske benutzt wird. Nachdem die
n-Schicht 3 durch Ionenimplantation gebildet wurde, werden
nacheinander p-Schicht 4, p⁺-Schicht 5 und n⁺-Schicht 6 ge
bildet in der gleichen Art wie oben, durch Einpflanzungsme
thode und thermische Diffusionsmethode. Mit einer im folgenden
gebildeten Isolationsschicht 11 ist der Steuerthyristor kom
plett.
Fig. 2 zeigt die Beziehung zwischen der Abschaltzeit und dem
Schwellenwert bezüglich der Störstellendosismenge der
n-Schicht 3 innerhalb des MOS-Steuerthyristors aus Fig. 1. Wie
die Zeichnung zeigt, ändert sich die Abschaltzeit nicht sehr
im Bereich oberhalb 1×1013 cm-2 in der Dosis der n-Schicht
3. Im Gegensatz dazu ist im Bereich der Dosis von weniger als
1×1013 cm-2 der Abschaltvorgang selbst unmöglich, da eine
Zuführung von Löchern von der p⁺-Schicht auftritt, was am Ende
zum Durchbruch führt. Andererseits wird der Gate-Schwellenwert
beim Abschalten zu groß, wenn die Dosis zu sehr vergrößert
wird. Wenn die Dosis zum Beispiel größer als 7×
1014 cm-2 wird, ist der Gate-Schwellenwert 10 V und ist
ungeeignet für den praktischen Gebrauch.
Aus dem Obigen ist offensichtlich, daß die Dosis im Bereich
von 1×1013 cm-2 bis 7×1014 cm-2 liegen muß, wenn man
berücksichtigt, daß kein Durchbruch auftritt und der
Gate-Schwellenwert innerhalb des praktischen Niveaus liegt,
vorzugsweise zwischen 3×1013cm-2 bis 5×1014 cm-2.
Fig. 3 zeigt die Beziehung zwischen der Abschaltdurchbruchs
spannung VAKX und dem spezifischen Widerstand der p⁻ -Schicht
innerhalb des MOS-Steuerthyristors von Fig. 1 beim Abschalten
unter der Bedingung, daß eine induktive Last verbunden ist.
Darüber hinaus ist die Dosis der n-Schicht 7×1013 cm-2 und
konstant zu dieser Zeit.
Aus Fig. 3 ist ersichtlich, daß je höher der spezifische Wi
derstand der p⁻ -Schicht 2 ist, desto größer ist die Durch
bruchspannung VAKX und desto geringer ist die Möglichkeit
eines Lawinendurchbruchs. Zum Beispiel ist die Bedingung für
einen Durchbruch, wenn VAKX 1000 V beträgt und I-300 A, dann
ist aus Fig. 3 ersichtlich, daß der spezifische Widerstand
größer als 250 Ω cm ist. Darüber hinaus ist es in der obigen
Erklärung offensichtlich, daß die gleiche Beweisführung durch
geführt werden kann, wenn n-Type durch p-Type ersetzt wird.
Die Erfindung wurde im Detail beschrieben mit Bezug auf bevor
zugte Ausführungsbeispiele, und es wird nun aus dem Vorherge
henden für den Fachmann offensichtlich sein, daß Veränderungen
und Modifikationen gemacht werden können, ohne von der Erfin
dung im weiteren Sinne abzuweichen, und die Erfindung in den
beigefügten Ansprüchen soll daher alle solche Veränderungen
und Modifikationen abdecken, die in den wahren Geist der
Erfindung fallen.
Claims (1)
- Ein MOS-Steuerthyristor, der folgendes aufweist:
einen ersten Bereich eines ersten Leitfähigkeitsttyps, welcher stark dotiert ist mit hoher Störstellenkonzentration;
einen zweiten Bereich eines zweiten Leitfähigkeitstyps, welcher auf dem ersten Gebiet vorgesehen ist und schwach dotiert ist mit einer niedrigen Störstellenkonzentration;
einen dritten Bereich des ersten Leitfähigkeitstyps, welcher wahlweise auf der Oberfläche des zweiten Gebiets gebildet wird;
einen vierten Bereich des zweiten Leitfähigkeitstyps, welcher wahlweise auf der Oberfläche des dritten Gebiets gebildet wird;
einen fünften Bereich des zweiten Leitfähigkeitstyps, welcher wahlweise derart gebildet wird, daß er durch den vierten Bereich in den dritten Bereich vordringt; und
einen sechsten Bereich des ersten Leitfähigkeitstyps, welcher wahlweise derart gebildet wird, daß er in Kontakt steht mit dem fünften Bereich, wobei er dadurch gekennzeichnet ist, daß im besonderen die Dosismenge in dem dritten Bereich im Bereich von 1×1013cm-2 bis 7×1014 cm-2 liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1167983A JP2551152B2 (ja) | 1989-06-29 | 1989-06-29 | Mosコントロールサイリスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4020626A1 true DE4020626A1 (de) | 1991-01-10 |
Family
ID=15859633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4020626A Ceased DE4020626A1 (de) | 1989-06-29 | 1990-06-28 | Mos-steuerthyristor |
Country Status (3)
Country | Link |
---|---|
US (1) | US5122854A (de) |
JP (1) | JP2551152B2 (de) |
DE (1) | DE4020626A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575110A (ja) * | 1991-09-13 | 1993-03-26 | Fuji Electric Co Ltd | 半導体装置 |
JP2519369B2 (ja) * | 1992-03-05 | 1996-07-31 | 株式会社東芝 | 半導体装置 |
CN1045139C (zh) * | 1996-04-23 | 1999-09-15 | 西安电子科技大学 | 栅控晶闸管 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3428067A1 (de) * | 1983-07-29 | 1985-02-07 | Sgs-Ates Componenti Elettronici S.P.A., Agrate Brianza, Mailand/Milano | Halbleiter-ueberspannungsunterdruecker mit genau vorherbestimmbarer einsatzspannung |
DE3435612A1 (de) * | 1983-09-06 | 1986-04-03 | General Electric Co., Schenectady, N.Y. | Oberflaechen-halbleitervorrichtung und verfahren zu ihrer herstellung |
US4646117A (en) * | 1984-12-05 | 1987-02-24 | General Electric Company | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2374742A1 (fr) * | 1976-12-20 | 1978-07-13 | Radiotechnique Compelec | Transistor multicouche pour tensions elevees et son procede de fabrication |
IE53895B1 (en) * | 1981-11-23 | 1989-04-12 | Gen Electric | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
US4631564A (en) * | 1984-10-23 | 1986-12-23 | Rca Corporation | Gate shield structure for power MOS device |
JPS63141375A (ja) * | 1986-12-03 | 1988-06-13 | Fuji Electric Co Ltd | 絶縁ゲ−ト電界効果トランジスタ |
US4821095A (en) * | 1987-03-12 | 1989-04-11 | General Electric Company | Insulated gate semiconductor device with extra short grid and method of fabrication |
US4857983A (en) * | 1987-05-19 | 1989-08-15 | General Electric Company | Monolithically integrated semiconductor device having bidirectional conducting capability and method of fabrication |
US4912541A (en) * | 1987-05-19 | 1990-03-27 | General Electric Company | Monolithically integrated bidirectional lateral semiconductor device with insulated gate control in both directions and method of fabrication |
US4888627A (en) * | 1987-05-19 | 1989-12-19 | General Electric Company | Monolithically integrated lateral insulated gate semiconductor device |
-
1989
- 1989-06-29 JP JP1167983A patent/JP2551152B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-28 DE DE4020626A patent/DE4020626A1/de not_active Ceased
-
1991
- 1991-02-22 US US07/659,943 patent/US5122854A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3428067A1 (de) * | 1983-07-29 | 1985-02-07 | Sgs-Ates Componenti Elettronici S.P.A., Agrate Brianza, Mailand/Milano | Halbleiter-ueberspannungsunterdruecker mit genau vorherbestimmbarer einsatzspannung |
DE3435612A1 (de) * | 1983-09-06 | 1986-04-03 | General Electric Co., Schenectady, N.Y. | Oberflaechen-halbleitervorrichtung und verfahren zu ihrer herstellung |
US4646117A (en) * | 1984-12-05 | 1987-02-24 | General Electric Company | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions |
Non-Patent Citations (2)
Title |
---|
US-Z.: IEEE Trans. Electron Devices, Bd. ED-33, 1986, S. 1609-1618 * |
US-Z.: IEEE Trans. Power Electronics, Bd. PE-2, 1987, S. 362-366 * |
Also Published As
Publication number | Publication date |
---|---|
JPH0334372A (ja) | 1991-02-14 |
US5122854A (en) | 1992-06-16 |
JP2551152B2 (ja) | 1996-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2707744C2 (de) | ||
DE69319549T2 (de) | Spannungsgesteuerte Halbleiteranordnung | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
EP0566639B1 (de) | Integrierte leistungsschalterstruktur | |
DE3855922T2 (de) | An-Steuertechnik für Thyristor mit isolierter Steuerelektrode | |
DE3628857C2 (de) | ||
DE3108491C2 (de) | ||
DE3411020C2 (de) | ||
DE3650606T2 (de) | Schnellschaltender, lateraler Feldeffekttransistor mit isolierter Steuerelektrode | |
EP0520355B1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
DE69624493T2 (de) | Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen | |
DE3526826C2 (de) | ||
EP0331892B1 (de) | Mos-gesteuerter Thyristor (MCT) | |
DE4039012C2 (de) | Mos-Halbleiterbauelement | |
DE19528998A1 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE3880661T2 (de) | Eingangsschutzstruktur für integrierte Schaltung. | |
DE4228832C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE2205262A1 (de) | Integrierte Kippschaltung | |
DE4310606C2 (de) | GTO-Thyristoren | |
DE4026121A1 (de) | Leitfaehigkeitsmodulations-mosfet | |
DE19638769C1 (de) | Emittergesteuerter Thyristor | |
DE2804500A1 (de) | Halbleitervorrichtung | |
DE68916697T2 (de) | Gate-gesteuerte Zweirichtungshalbleiterschaltungseinrichtung. | |
EP0487869A1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
DE4020626A1 (de) | Mos-steuerthyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |