DE3919530C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur digitalen Modulation nach dem Oberbegriff des Patentanspruches 1 und einen digitalen Modulator nach dem Oberbegriff des Patentanspruches 4.

Zur Übertragung von digitalen Nachrichten wird der Datenfluß in Modulatoren in einen Signalfluß umgewandelt, der an die Eigenschaften des Übertragungsmediums angepaßt ist. Die zu wählende Modulationsart hängt außer vom Übertragungskanal wesentlich davon ab, in welcher Weise eine weitere Verarbeitung stattfinden soll.

Phasenumtastung (PSK) ist ein digitales Phasenmodulationsverfahren, bei dem die Information des digitalen Signals in der Phase des modulierten Trägers übertragen wird. Eine gebräuchliche Version der Phasenumtastung weist vier Phasenzustände auf (QPSK).

Der Aufbau eines typischen QPSK-Modulators ist beispielsweise aus dem Artikel von J. Mark Streber "Understanding PSK demodulation techniques" in Microwaves & RF, März 1984, S. 138 bekannt. Der ankommende serielle binäre Bitstrom wird von einem Serien-Parallel-Umsetzer in zwei parallele Bitströme zerlegt. Jeder der beiden Bitströme durchläuft einen von zwei parallelen Kanälen mit einer Gegentaktmischstufe, in der eine Trägerwelle moduliert wird. Die Phase der Trägerwellen ist in den beiden Kanälen um 90 Grad verschoben. Die beiden modulierten Trägerwellen werden im Ausgangskoppler zusammengeführt.

Aus "A high performance satellite data modem using real-time digital signal processing techniques" von R. D. Allan, J. R. Bramwell, D. A. Saunders und M. Tomlinson in Journal of the Institution of Electronic and Radio Engineers, Vol. 58, No. 3, pp. 117-124, May 1988 sind PSK-Modulatoren bekannt, die für verschiedene Datenraten einsetzbar sind. Ein besonderes digitales Konzept für Modulatoren besteht im stored-waveform Prinzip. Für jede M-bit Sequenz des Eingangssignals oder eines Kanals des zerlegten Eingangssignals ist in einem programmierbaren Festwertspeicher das benötigte Ausgangssignal abgespeichert, das ausgegeben wird, wenn die entsprechende M-bit Sequenz im Eingangssignal bzw. in einem Kanal des zerlegten Eingangssignals vorliegt. Das Ausgangssignal ist digital in Form von Abtastwerten abgespeichert. Verschiedene Datenraten könnten nun durch verschiedene Abtastraten, d.h. unterschiedlich schnelles Auslesen der Abtastwerte verarbeitet werden. Dies führt jedoch dazu, daß ein Frequenzgenerator und für jede Rate ein eigenes Ausgangsfilter vorgesehen werden muß, um unerwünschte Faltungsanteile nach der D/A-Wandlung herauszufiltern. Man kann aber auch die Abtastrate konstant halten und die Anzahl der Abtastwerte pro Symbol ändern, um verschiedene Datenraten zu verarbeiten. Für jede mögliche Sequenz des Eingangssignals und jede Datenrate sind dann die zugehörigen Abtastwerte abgespeichert. Dadurch vergrößert sich der benötigte Speicherbedarf und es ist keine Übertragung für beliebige Datenraten möglich, da die Anzahl der Abtastwerte pro Symbol für jede einzelne Datenrate ganzzahlig und konstant sein muß.

Eine Kombination der beiden obigen Vorgehensweisen führt zu einer möglichen Verarbeitung von einem großen Bereich von Datenraten, stellt aber ein kompliziertes, aufwendiges Konzept dar. Einschränkend dabei ist, daß die Datenrate stets in einem ganzzahligen Verhältnis zur gewählten Abtastrate stehen muß.

Aus Kamisaka T., Takahashi Y., Nakamura S. und Yagi K. "A Digital Modulator VLSI Covering Various Modulation Techniques and Wide Range Data Speeds" in Proceedings Globecom 88 p. 0141-0147 ist ein digitaler Modulator bekannt, der für unterschiedliche Datenraten geeignet ist. Dieser Modulator arbeitet nach der Interpolationstechnik und verwendet den einfachsten Fall der linearen Interpolation. Die digitalen Eingangsdaten werden in waveform-shaping Filtern verarbeitet, wobei die Abtastrate dem N-fachen der Datenrate entspricht. Um eine konstante Trägerfrequenz für verschiedene Datenraten zu erhalten, werden die gefilterten Datenströme interpoliert, wobei das Interpolationsverhältnis durch das Verhältnis von Trägerfrequenz zu Abtastrate festgelegt ist. Das Verhältnis von Trägerfrequenz zu Datenrate muß immer ganzzahlig sein, d.h. es können nur bestimmte Datenraten verarbeitet werden.

Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung ein Verfahren zur digitalen Modulation anzugeben, das für einen großen Bereich von beliebigen Datenraten bei konstanter Abtastrate eine Übertragung ermöglicht. Weiter ist ein digitaler Modulator anzugeben, der ohne Änderung der Hardware eine Übertragung für einen großen Bereich von beliebigen Datenraten bei konstanter Abtastrate ermöglicht.

Die Aufgabe wird bezüglich des Verfahrens durch die Merkmale des Anspruches 1 gelöst und bezüglich des Modulators durch die Merkmale des Anspruches 4 gelöst.

Vorteilhafte Weiterbildungen des Verfahrens sind in den Unteransprüchen 2, 3, 4 und 5 angegeben, Weiterbildungen des Modulators in den Unteransprüchen 7 folgende.

Das erfindungsgemäße Verfahren beruht auf PSK-Modulation und dem stored-waveform Prinzip. Dies ist ein einfaches, effektives und bis zu hohen Datenraten einsetzbares Konzept.

Unter der Annahme, daß ein Sendeimpuls des Eingangssignals endliche Länge besitzt, können die Überlagerungen aller möglichen Sequenzen aus M-bit vorbereitend bestimmt und in einem Speicher abgelegt werden. Die Modulation mit einem Träger kann dabei ebenfalls bereits vorgenommen und im gleichen oder einem weiteren Speicher abgespeichert werden. Zu jeder Sequenz des Eingangssignals wird dann das entsprechende Ausgangssignal ausgelesen. Bei einem QPSK-Modulator werden die Signale aus den beiden Signalwegen summiert und stellen das Ausgangssignal des Modulators dar.

Eine wesentliche Vereinfachung bei der Modulation (Multiplikation mit den Trägerwellen) ergibt sich, falls die Trägerfrequenz ω_c ein Viertel der Abtastfrequenz ω_A = 2 · π · f_A (f_A Abtastrate) ist.

Beim erfindungsgemäßen Verfahren bzw. Modulator erfolgt die Modulation für alle Übertragungsraten (Datenraten des Eingangssignals f_D) auf eine Trägerfrequenz und mit einer konstanten Abtastrate. Durch die feste Abtastrate auf der Ausgangsseite des digitalen Modulators ist ein einfaches, festes, analoges Ausgangsfilter möglich.

Die Abtastrate f_A wird so gewählt, daß auch bei der höchsten Datenrate f_Dmax, die übertragen werden soll, das Abtasttheorem erfüllt ist. Die Datenrate kann dann beliebige Werte f_D f_Dmax annehmen.

Das erfindungsgemäße Verfahren geht von folgenden Überlegungen aus:
Zunächst werden alle möglichen M-bit Sequenzen des Eingangssignals ermittelt und jeweils ein entsprechendes zeitkontinuierliches Signal erzeugt. Dieses Signal kann bereits mit der Trägerwelle moduliert werden, also dem Ausgangssignal entsprechen. Dieses zeitkontinuierliche Signal weist eine endliche Steigung auf. Es wird abgetastet, wobei eine Amplitudenquantisierung vorgenommen wird. Die Abtastung erfolgt äquidistant. Die Zahl der Abtastwerte innerhalb der Symbolperiode T_D, die sich für BPSK ergibt aus

und für QPSK aus

kann dadurch festgelegt werden, daß bei maximaler Steigung m_max des Signals ein Amplitudenintervall Δ_A der Dauer Δ_T entspricht

Setzt man eine äquidistante Amplituden-Quantisierung mit einer Quantisierungsstufe Q bei der digitalen Realisierung voraus, so genügt es bei einer zeitlichen Abtastung des kontinuierlichen Signals im zeitlichen Raster

t_ν = ν × T_A

das Abtastintervall T_A gerade nur so klein zu wählen, daß der Maximalfehler Q in der Amplituden-Quantisierung garantiert ist. Ausgehend von der Maximalsteigung m_max des Signals bedeutet dies:

Eine zeitliche Abtastung mit kleinerem Abtastintervall als T_A führt wegen der Amplituden-Quantisierung auf dieselben quantisierten Werte und ist daher technisch nicht sinnvoll.

Die so festgelegten Abtastwerte werden abgespeichert. Ist das zeitkontinuierliche Signal nicht bereits mit der Trägerwelle moduliert, so entsprechen die Abtastwerte einem Zwischensignal im Basisband. Die Modulation mit der Trägerwelle wird dann in einem weiteren Speicher abgelegt. Der Speicher enthält in einer ersten Ausführung der Modulation Abtastwerte von Sinus- und Cosinus-Schwingungen. Die Zwischensignale im Basisband werden mit aus dem Speicher ausgelesenen Sinus- und Cosinuswerten multipliziert.

In einer zweiten, sehr günstigen Ausführungsform der Modulation werden nicht Sinus- und Cosinus-Werte im Speicher abgelegt, sondern bereits die Ergebnisse aus den Multiplikationen der Zwischensignale mit den Sinus- und Cosinus-Werten. Die zeitliche Abtastung dieser Multiplikationsergebnisse wird wiederum durch die Abtastung in der Amplitude, d.h. durch die Quantisierungsstufe Q bei der digitalen Realisierung und die im Signal enthaltene, maximale Steigung m_max bestimmt. Es gilt auch hier:

Gehen wir zunächst davon aus, daß das bereits modulierte Ausgangssignal abgetastet und die Abtastwerte abgespeichert werden.

In einem Speicher befinden sich nun also zu jeder M-bit Sequenz n vorgegebene Abtastwerte.

Beim erfindungsgemäßen Verfahren zur digitalen Modulation werden M-bit Sequenzen eines digitalen Eingangssignals abgespeichert. Die M-bit Sequenz wird zur Adressierung des Speicherbereichs verwendet, in dem die zu dieser M-bit Sequenz gehörenden n vorgegebenen Abtastwerte liegen. Die Abtastrate f_A ist fest vorgegeben (für alle beliebigen Datenraten).

Durch fortlaufende Aufakkumulation eines Wertes

wird bestimmt, welcher der n Abtastwerte benötigt wird. Bei einem Eingangssignal mit anderer Datenrate f_D′ und gleicher M-bit Sequenz liegen wieder die gleichen abgespeicherten n vorgegebenen Abtastwerte bei der Wahl der benötigten Abtastwerte zugrunde, die Wahl hängt aber nun von einem anderen Wert Δ_A′ ab. Es ist:

Die ausgelesenen Abtastwerte bilden das Ausgangssignal. Sie werden D/A-gewandelt und gefiltert.

Anhand der Zeichnungen werden Ausführungsbeispiele der Erfindung erläutert. Es zeigen:

Fig. 1 einen erfindungsgemäßen BPSK-Modulator mit einem Speicher,

Fig. 2 einen erfindungsgemäßen BPSK-Modulator mit zwei Speichern,

Fig. 3 einen erfindungsgemäßen QPSK-Modulator mit zwei Speichern,

Fig. 4 einen erfindungsgemäßen Modulator mit vier Speichern,

Fig. 5 ein zeitkontinuierliches Signal mit Abtastwerten,

Fig. 6a-c jeweils eine M-bit Sequenz für je eine Datenrate und die zugehörigen Abtastwerte

Fig. 7 einen Impulslageplan,

Fig. 8 ein Blockschaltbild eines Phasenlagedetektors.

Fig. 1 zeigt einen erfindungsgemäßen BPSK-Modulator. Ein digitales Eingangssignal S_E wird einem Schieberegister SR zugeführt, in dem das Eingangssignal S_E M-bit sequenzweise abgespeichert wird. Das Schieberegister SR ist mit einem Speicher MEM verbunden, in dem Abtastwerte der den M-bit Sequenzen entsprechenden, zeitkontinuierlichen, modulierten Ausgangssignale S_A abgespeichert sind (wie oben beschrieben). Ein mögliches Signal ist in Fig. 5 dargestellt. Die Amplitude A ist quantisiert, wobei die Quantisierungsstufe mit Q bezeichnet ist. Die Zahl der Abtastwerte beträgt n, sie kann, wie bereits beschrieben, aufgrund der Amplitudenquantisierung begrenzt werden. Zur Adressierung des Speicherbereichs mit dem entsprechenden Signal dient der Inhalt des Schieberegisters SR. Die Speicherplätze mit den notwendigen Abtastwerten werden von einer Steuereinheit ST adressiert. Die Steuereinheit ST weist in der vorliegenden Ausführungsform einen Zähler Z auf, der mit der Frequenz n · f_D zählt und einen Taktgeber T mit der Abtastrate f_A, mit dem der aktuelle Stand des Zählers Z in den Vergleicher V übernommen wird. Das so gebildete Ausgangssignal S_A wird einem D/A-Wandler D/A und anschließend einem analogen Ausgangsfilter AAF zugeführt.

Ein zwischen Speicher MEM und D/A-Wandler D/A vorgesehener Pufferspeicher S, der mit der Abtastrate f_A getriggert wird, gewährleistet, daß die Abtastwerte des Ausgangssignals mit der Abtastrate ausgegeben werden.

Die Wirkungsweise des Modulators bei verschiedenen Datenraten kann anhand der Fig. 6a-6c verdeutlicht werden. Jeweils links ist eine 4-bit Sequenz mit unterschiedlichen Datenraten f_D, f_D′ und f_D′′ dargestellt. Da die Sequenz jeweils der Folge 1011 entspricht, wird im Speicher MEM jeweils der gleiche Bereich mit den entsprechenden vorgegebenen Abtastwerten des zeitkontinuierlichen Signals angesprochen, die benötigten Abtastwerte unterscheiden sich jedoch, wie aus den rechten Darstellungen der Fig. 6a-6c ersichtlich ist. Die Abtastrate f_A = 1/T_A ist konstant. Aus den Fig. 6a-6c ist nicht ersichtlich, daß die Abtastwerte in der Amplitude und in der Zeit quantisiert sind, daß also zeitlich immer der vorgegebene abgespeicherte Abtastwert gewählt wird, der beispielsweise einem Abtastzeitpunkt am nächsten kommt. Dabei sind die Abtastzeitpunkte durch die feste Abtastrate bestimmt. Durch diese Vorgehensweise wird es möglich, nicht ganzzahlige Verhältnisse von Abtastrate zu Datenrate zu realisieren, da die Zahl der benötigten Abtastwerte pro Symbol-Periode T_D und deren Lage bezogen auf den Anfang der Symbol-Periode beliebig variieren kann.

Fig. 2 zeigt einen weiteren BPSK-Modulator, der dem von Fig. 1 sehr ähnlich ist. Statt einem Speicher, in dem die vorgegebenen Abtastwerte eines bereits modulierten zeitkontinuierlichen Signals abgespeichert sind, weist der Modulator einen ersten Speicher MEM1 mit den Abtastwerten des Zwischensignals S_Z im Basisband und einen zweiten Speicher MEM2 mit den Abtastwerten des modulierten Ausgangssignals S_A auf. Dementsprechend sind auch zwei Steuereinheiten ST1 und ST2 vorgesehen, von denen die Steuereinheit ST1 wie die Steuereinheit ST gemäß Fig. 1 aufgebaut ist. Steuereinheit ST2 sorgt dafür, daß jedem Abtastwert des Zwischensignals S_Z der entsprechende im Speicher MEM2 vorliegende modulierte Abtastwert zugeordnet wird.

Fig. 3 zeigt einen QPSK-Modulator. Ein Eingangssignal S_E wird in einem Demultiplexer DEM in zwei Teilsignale Q und P zerlegt, von denen jedes einem Signalweg folgt, der bis zu einem Addierer Σ dem BPSK-Modulator aus Fig. 1 entspricht. Im Addierer Σ werden die Ausgangssignale der beiden Signalwege summiert. Danach sind wie in Fig. 1 ein Pufferspeicher S, ein D/A-Wandler D/A und ein Ausgangsfilter AAF vorgesehen. In jedem Signalweg ist ein Schieberegister vorgesehen, das M-bit Sequenzen des jeweiligen Teilsignals zwischenspeichert. Für beide Wege ist nur eine gemeinsame Steuereinheit ST vorgesehen, die für beide Zweige die Adresse für den Speicher P-MEM bzw. Q-MEM liefert.

Ein weiterer Modulator ist in Fig. 4 dargestellt. Der Modulator kann wahlweise als BPSK- oder QPSK-Modulator eingesetzt werden. Ein Wahlschalter W im Signalweg mit dem Teilsignal Q schaltet wahlweise das Ausgangssignal S_A dieses Signalweges oder ein Null-Signal zu. Das Ausgangssignal des Signalwegs mit dem Teilsignal P wird im Addierer Σ mit dem vom Wahlschalter W durchgeschalteten Signal summiert. Jeder der beiden Signalwege weist einen ersten Speicher P-MEM bzw. Q-MEM und einen zweiten Speicher COS-MEM bzw. SIN-MEM auf, die wie im Zusammenhang mit Fig. 2 beschrieben mit Speicherwerten belegt sind. Als Steuereinheit weisen beide Signalwege für den ersten Speicher P-MEM, Q-MEM einen gemeinsamen Phasenlagedetektor PLD und für den zweiten Speicher COS-MEM, SIN-MEM einen gemeinsamen Phasenakkumulator PA auf. Der Aufbau entspricht sonst dem von Fig. 3. Zusätzlich weist jeder Kanal einen Synchronschalter QSL, PSL auf. Dieser Schalter wird vom Phasenlagedetektor gesteuert und dient der Synchronisation der beiden Signalwege.

Zur Funktionsweise des Phasenlagedetektors PLD:
Dem Phasenlagedetektor werden von außen zwei Taktsignale und ein Datum zugeführt, die Symbolrate f_S = 1/T_D in jedem Signalzweig, also im Falle von BPSK f_S = f_D und im Falle von QPSK die halbe Datenrate f_S = f_D/2, die für alle Datenraten feste Abtastrate f_A und der Zahlenwert für das Verhältnis Δ_A, wobei

mit N_Δ = Normierungskonstante.

Dieses Verhältnis ist konstant, wenn die Frequenzen f_D und f_A konstant sind. Die zum Auslesen benötigte Treppenfunktion kann durch Aufakkumulation von Δ_A mit jedem Abtastintervall T_A erfolgen.

Das Timing und die Schwierigkeiten, die sich bei einem angenommenen Jitter der Datenrate ergeben, sind in Fig. 7 in einem Impulslageplan dargestellt. Das obere Diagramm zeigt den Symboltakt f_S, das nächste den Abtast-Takt f_A, das dritte den mit dem Abtasttakt getakteten Symboltakt und das unter den Akku-Stand AC der Aufakkumulation. Im ersten Diagramm ist ein Jitter J des Symboltaktes f_S dargestellt. Solange bei der Aufakkumulation am Ende der Symbolperiode T_D der Akku-Stand AC kleiner als ein durch die Normierungskonstante N_Δ vorgegebener Maximalwert ACmax ist, arbeitet die entsprechende Modulo-Akkumulation richtig. Anders ist dies, falls während einer Symbolperiode ein Akku-Stand AC auftritt, der über dem Maximalwert ACmax liegt. Dann würde nämlich die Modulo-Akkumulation zu einem kleinen Wert für die Adresse innerhalb der Symbolperiode, d.h. auf den Anfang der immer noch aktuellen Symbolperiode zeigen. Dies wäre jedoch falsch und würde einen sehr großen Fehler verursachen. Um dies zu korrigieren, müßte im obigen Fall der Akku-Stand auf seinem Maximalwert gehalten werden. Für das nächste Intervall kann der Akku dann mit Δ_A vorbesetzt werden, was einem Reset oder einem Neustart der Treppenfunktion entspricht. Dieser Fehlerfall ist in einer entsprechenden Hardware zu erkennen und entsprechend zu korrigieren. Die erforderliche Wortbreite richtet sich nach der Anzahl der Akkumulationen innerhalb einer Symbolperiode. Der am Ende einer Symbolperiode auftretende Gesamtfehler sollte bei einer zu unterscheidenden zeitlichen Quantisierung der Symbolperiode in n Stufen die halbe Stufengröße nicht überschreiten.

Ein Blockschaltbild eines Phasenlagedetektors ist in Fig. 8 dargestellt.

Aus einem Register Δ_A-Reg wird das Verhältnis Δ_A ausgewählt, das der derzeit zu verarbeitenden Datenrate f_D entspricht. In einem Addierer Add wird dieses zu einem Akkumulatorstand addiert. Die Summe wird einer Modulo- und Überlaufarithmetik MÜA zugeführt, der auch die Abtastrate f_A und die Symbolrate f_S zugeführt werden und in der eine Modulo-Akkumulation durchgeführt wird, indem der Akku-Stand einer Modulo-Operation unterworfen wird, oder aber mit dem Wert Δ_A vorbesetzt wird, falls ein Überlauffall eingetreten ist. Der Akkumulatorstand wird in dem Akkumulator Akku festgehalten. Aus ihm wird im Adressbildner Adr die benötigte Adresse für die Speicher Q- Mem und P-Mem gebildet.

Zur Funktion des Phasenakkumulators:
Auch im Phasenakkumulator PA wird eine Adresse gebildet. Diese adressiert zusammen mit den Abtastwerten des Zwischensignals die Speicher COS-MEM und SIN-MEM. Die Akkumulation erfolgt im Takt der Abtastfrequenz f_A.

Der Wert Δ_d, mit dem der Akkumulatorwert mit jedem Takt erhöht wird, ergibt sich aus dem Verhältnis von Abtastfrequenz f_A und Modulationsfrequenz f_mod zu:

(M_Δ Normierungskonstante).

Auch im Phasenakkumulator ist eine Modulo-Akkumulation erforderlich, jedoch entfällt eine Überlaufarithmetik wie beim vorgestellten Phasenlagedetektor PLD.

Claims (14)

1. Verfahren zur digitalen Modulation, wobei M-bit Sequenzen eines digitalen Eingangssignals (S_E) oder eines Teilsignals (Q, P) des Eingangssignals (S_E) in Mitteln zum Zwischenspeichern (SR) zwischengespeichert werden, wobei in Abhängigkeit von diesen M-bit Sequenzen aus mindestens einem Speicher (MEM) Abtastwerte ausgelesen werden und in dem Speicher (MEM) digitale Abtastwerte von Wellenformen, die das benötigte Ausgangssignal (S_A) oder ein benötigtes Zwischensignal (SZ) einer M-bit Sequenz darstellen, abgespeichert sind, und wobei die Abtastwerte des Ausganssignals (S_A) in einem Digital-Analog-Wandler (D/A) mit einem nachgeschalteten analogen Ausgangsfilter (AAF) verarbeitet werden, dadurch gekennzeichnet, daß in dem Speicher (MEM) für jede der M-bit Sequenzen einmal eine Zahl n von Abtastwerten abgespeichert wird, die dadurch bestimmt wird, daß die Amplitude der Abtastwerte quantisiert wird und die Steigung der abgetasteten Wellenformen begrenzt ist und somit eine maximal benötigte Zahl n von Abtastwerten vorgegeben ist und daß die benötigten Abtastwerte von mindestens einer Steuereinheit (ST) in Abhängigkeit von der Datenrate des Eingangssignals (S_E) und der Abtastrate mit einer für alle Datenraten konstanten Abtastrate ausgelesen werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Auslesen der benötigten Abtastwerte ein Zähler (Z) zur Adressbildung für den Speicher (MEM) verwendet wird, wobei der Zähler (Z) pro Symbolperiode von 1 bis zur Zahl n der abgespeicherten Abtastwerte zählt, und wobei der Zeitpunkt der Übernahme des Zählerstandes von der Abtastrate gesteuert wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Auslesen der benötigten Abtastwerte ein Akkumulator (Akku) zur Adreßbildung für den Speicher (MEM) verwendet wird, wobei der Akkumulatorwert mit jedem Abtasttakt T_A = 1/f_A um einen sich aus der Symbolrate f_S und der Abtastrate f_A ergebenden Wert Δ_A mit Δ_A = (f_S/f_D) · N_Δ (N_Δ = Normierungskonstante) erhöht wird und wobei sowohl eine Modulo-Addition als auch eine Überlaufarithmetik (MÜA) zur Korrektur eines Symboltaktjitters f_S relativ zum Abtasttakt f_A zur Anwendung kommt, sowie eine Einheit zur Adressbildung (Adr) für den Speicher MEM verwendet wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Auslesen der benötigten Abtastwerte ein analoger Rampengenerator zur Adreßbildung für den Speicher (MEM) verwendet wird, wobei die analoge Rampenspannung mit dem Symboltakt f_S jeweils neu initialisiert wird, und wobei diese Rampenspannung im Abtasttakt f_A abgetastet, gehalten und durch einen Analog/Digital-Wandler in die binäre Adresse für den Speicher (MEM) umgesetzt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Eingangssignal (S_E) in einem Demultiplexer (DEM) in zwei Teilsignale (Q, P) zerlegt wird, jedes Teilsignal (Q, P) M-bit sequenzenweise in einem Mittel zum Zwischenspeichern (SR1, SR2) abgespeichert wird, jedes Teilsignal in ein Ausgangssignal (S_AQ, S_AP) umgewandelt wird, die Ausgangssignale (S_AQ, S_AP) in einem Addierer (Σ) addiert werden und dann dem Digital-Analog-Wandler (D/A) und dem analogen Ausgangsfilter (AAF) zugeführt werden.

6. Digitaler Modulator, der ein digitales Eingangssignal (S_E) verarbeitet, der mindestens ein Mittel zum Zwischenspeichern (SR) einer M-bit Sequenz des digitalen Eingangssignals (SE) oder eines Teilsignals (Q, P) des Eingangssignals (S_E) aufweist, der mindestens einen Speicher (MEM) zum Speichern von digitalisierten Abtastwerten von Wellenformen, die das benötigte Ausgangssignal (S_A) oder ein benötigtes Zwischensignal (S_Z) einer M-bit Sequenz darstellen, aufweist und der eine Verbindung zwischen Zwischenspeicher (SR) und Speicher (MEM) aufweist, über die der Speicher (MEM) in Abhängigkeit von der zwischengespeicherten M-bit Sequenz adressiert und die zugehörigen Abtastwerte ausgelesen werden, wobei ein Digital-Analog-Wandler (D/A) mit einem nachgeschalteten analogen Ausgangsfilter (AAF) die Abtastwerte des Ausgangssignals (S_A) verarbeitet, dadurch gekennzeichnet, daß der Speicher (MEM) für jede M-bit Sequenz eine Zahl n von Abtastwerten beinhaltet, die dadurch bestimmt ist, daß die Amplitude der Abtastwerte quantisiert ist und die Steigung der abgetasteten Wellenformen begrenzt ist und somit eine maximal benötigte Zahl n von Abtastwerten vorgegeben ist, und daß mindestens eine Steuereinheit (ST) vorgesehen ist, die in Abhängigkeit von der Datenrate des Eingangssignals (S_E) und der Abtastrate die benötigten Abtastwerte mit einer für alle Datenraten festen Abtastrate im Speicher (MEM) adressiert.

7. Digitaler Modulator nach Anspruch 6, dadurch gekennzeichnet, daß die Steuereinheit (ST) zum Auslesen der benötigten Abtastwerte einen Zähler (Z) aufweist, der pro Sequenzdauer von 1 bis zur Zahl n der abgespeicherten Abtastwerte zählt, daß die Steuereinheit (ST) einen Taktgeber (T) mit der Abtastrate (f_A) als Takt aufweist und daß ein Vergleicher (V) vorgesehen ist, in dem der Zählerstand des Zählers (Z) zur Adreßbildung für den Speicher (MEM) dient, wobei der Zeitpunkt der Übernahme des Zählerstandes in Abhängigkeit vom Taktgeber (T) gesteuert ist.

8. Digitaler Modulator nach Anspruch 6, dadurch gekennzeichnet, daß zum Auslesen der benötigen Abtastwerte ein Akkumulator (Akku) zur Adressbildung für den Speicher (MEM) vorgesehen ist, wobei der Akkumulatorwert mit jedem Abtasttakt T_A = 1/f_A um einen sich aus der Symbol-Rate f_S und der Abtastrate f_A ergebenden Wert Δ_A erhöht wird und wobei sowohl eine Modulo-Addition als auch eine Überlaufarithmetik (MÜA) zur Korrektur eines Symboltaktjitters f_S relativ zum Abtasttakt f_A zur Anwendung kommt, und daß eine Einheit zur Adreßbildung (Adr) für den Speicher MEM vorgesehen ist.

9. Digitaler Modulator nach Anspruch 6, dadurch gekennzeichnet, daß zum Auslesen der benötigen Abtastwerte ein analoger Rampengenerator zur Adreßbildung für den Speicher (MEM) vorgesehen ist, wobei die analoge Rampenspannung mit dem Symboltakt f_S jeweils neu initialisiert wird und wobei diese Rampenspannung im Abtasttakt f_A abgetastet und gehalten wird, und daß ein Analog/Digital-Wandler vorgesehen ist, der die Rampenspannung in die binäre Adresse für den Speicher (MEM) umsetzt.

10. Digitaler Modulator nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß eine BPSK-Modulation zum Einsatz kommt, wobei ein Schieberegister (SR) vorgesehen ist, in dem M-bit Sequenzen des Eingangssignals (S_E) abgespeichert werden, der Inhalt des Schieberegisters (SR) zur Adreßbildung eines Speichers (MEM) dient, in dem zu jeder möglichen M-bit Sequenz n Abtastwerte des zugehörigen modulierten Ausgangssignals (S_A) abgespeichert sind, wobei eine Steuereinheit (ST) zum Auslesen der benötigten Abtastwerte in Abhängigkeit von der Datenrate vorgesehen ist.

11. Digitaler Modulator nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß eine BPSK-Modulation zum Einsatz kommt, wobei ein Schieberegister (SR) vorgesehen ist, in dem M-bit Sequenzen des Eingangssignals (S_E) abgespeichert werden, der Inhalt des Schieberegisters (S_E) zur Adreßbildung eines ersten Speichers (MEM1) dient, in dem zu jeder möglichen M-bit Sequenz n Abtastwerte des zugehörigen modulierenden Zwischensignals (S_Z) abgespeichert sind, wobei eine erste Steuereinheit (ST1) zum Auslesen der benötigten Abtastwerte in Abhängigkeit von der Datenrate vorgesehen ist, daß die Abtastwerte des Zwischensignals (S_Z) zur Adressbildung eines zweiten Speichers (MEM2) dienen, in dem die Abtastwerte des zugehörigen modulierten Ausgangssignals (S_A) abgespeichert sind, wobei eine zweite Steuereinheit (ST2) zum Auslesen der benötigten Abtastwerte vorgesehen ist.

12. Digitaler Modulator nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß eine QPSK-Modulation zum Einsatz kommt, daß ein Demultiplexer (DEM) vorgesehen ist, in dem das Eingangssignal (S_E) in zwei Teilsignale (Q, P) zerlegt wird, daß für jedes Teilsignal ein Signalweg vorgesehen ist, der die Merkmale des Anspruches 10 oder die Merkmale des Anspruches 11 aufweist, daß ein Addierer (Σ) vorgesehen ist, in dem die Ausgangssignale der beiden Teilsignale addiert werden.

13. Digitaler Modulator nach Anspruch 12, dadurch gekennzeichnet, daß beide Signalwege gemeinsame Steuereinheiten aufweisen.

14. Digitaler Modulator nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, daß beide Signalwege gemeinsame Speicher aufweisen.