DE3919530C2

DE3919530C2 -

Info

Publication number: DE3919530C2
Application number: DE19893919530
Authority: DE
Inventors: Erich Dr.-Ing. 7014 Kornwestheim De Auer
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Ericsson AB
Priority date: 1989-06-15
Filing date: 1989-06-15
Publication date: 1991-05-02
Also published as: DE3919530A1

Description

Die Erfindung betrifft ein Verfahren zur digitalen Modulation nach dem Oberbegriff des Patentanspruches 1 und einen digitalen Modulator nach dem Oberbegriff des Patentanspruches 4.The invention relates to a method for digital Modulation according to the preamble of claim 1 and a digital modulator according to the preamble of Claim 4.

Zur Übertragung von digitalen Nachrichten wird der Datenfluß in Modulatoren in einen Signalfluß umgewandelt, der an die Eigenschaften des Übertragungsmediums angepaßt ist. Die zu wählende Modulationsart hängt außer vom Übertragungskanal wesentlich davon ab, in welcher Weise eine weitere Verarbeitung stattfinden soll.The data flow is used to transmit digital messages converted into a signal flow in modulators, which is connected to the Properties of the transmission medium is adjusted. The too the type of modulation chosen depends on the transmission channel significantly depends on the way in which another Processing should take place.

Phasenumtastung (PSK) ist ein digitales Phasenmodulationsverfahren, bei dem die Information des digitalen Signals in der Phase des modulierten Trägers übertragen wird. Eine gebräuchliche Version der Phasenumtastung weist vier Phasenzustände auf (QPSK).Phase shift keying (PSK) is a digital one Phase modulation method in which the information of the digital signal in the phase of the modulated carrier is transmitted. A common version of the Phase shift keying has four phase states (QPSK).

Der Aufbau eines typischen QPSK-Modulators ist beispielsweise aus dem Artikel von J. Mark Streber "Understanding PSK demodulation techniques" in Microwaves & RF, März 1984, S. 138 bekannt. Der ankommende serielle binäre Bitstrom wird von einem Serien-Parallel-Umsetzer in zwei parallele Bitströme zerlegt. Jeder der beiden Bitströme durchläuft einen von zwei parallelen Kanälen mit einer Gegentaktmischstufe, in der eine Trägerwelle moduliert wird. Die Phase der Trägerwellen ist in den beiden Kanälen um 90 Grad verschoben. Die beiden modulierten Trägerwellen werden im Ausgangskoppler zusammengeführt.The structure of a typical QPSK modulator is for example from the article by J. Mark Streber "Understanding PSK demodulation techniques" in Microwaves & RF, March 1984, p. 138. The incoming one serial binary bit stream is from a Series-parallel converter in two parallel bit streams disassembled. Each of the two bit streams passes through one of two parallel channels with one Push-pull mixer stage in which a carrier wave is modulated. The phase of the carrier waves is in the two channels shifted by 90 degrees. The two modulated carrier waves are brought together in the output coupler.

Aus "A high performance satellite data modem using real-time digital signal processing techniques" von R. D. Allan, J. R. Bramwell, D. A. Saunders und M. Tomlinson in Journal of the Institution of Electronic and Radio Engineers, Vol. 58, No. 3, pp. 117-124, May 1988 sind PSK-Modulatoren bekannt, die für verschiedene Datenraten einsetzbar sind. Ein besonderes digitales Konzept für Modulatoren besteht im stored-waveform Prinzip. Für jede M-bit Sequenz des Eingangssignals oder eines Kanals des zerlegten Eingangssignals ist in einem programmierbaren Festwertspeicher das benötigte Ausgangssignal abgespeichert, das ausgegeben wird, wenn die entsprechende M-bit Sequenz im Eingangssignal bzw. in einem Kanal des zerlegten Eingangssignals vorliegt. Das Ausgangssignal ist digital in Form von Abtastwerten abgespeichert. Verschiedene Datenraten könnten nun durch verschiedene Abtastraten, d.h. unterschiedlich schnelles Auslesen der Abtastwerte verarbeitet werden. Dies führt jedoch dazu, daß ein Frequenzgenerator und für jede Rate ein eigenes Ausgangsfilter vorgesehen werden muß, um unerwünschte Faltungsanteile nach der D/A-Wandlung herauszufiltern. Man kann aber auch die Abtastrate konstant halten und die Anzahl der Abtastwerte pro Symbol ändern, um verschiedene Datenraten zu verarbeiten. Für jede mögliche Sequenz des Eingangssignals und jede Datenrate sind dann die zugehörigen Abtastwerte abgespeichert. Dadurch vergrößert sich der benötigte Speicherbedarf und es ist keine Übertragung für beliebige Datenraten möglich, da die Anzahl der Abtastwerte pro Symbol für jede einzelne Datenrate ganzzahlig und konstant sein muß.From "A high performance satellite data modem using real-time digital signal processing techniques "by R. D. Allan, J.R. Bramwell, D.A. Saunders and M. Tomlinson in Journal of the Institution of Electronic and Radio Engineers, Vol. 58, No. 3, pp. 117-124, May 1988 are PSK modulators known that can be used for different data rates. A special digital concept for modulators exists in stored-waveform principle. For each M-bit sequence of the Input signal or a channel of the decomposed Input signal is programmable Read-only memory stores the required output signal, which is output when the corresponding M-bit sequence in Input signal or in a channel of the disassembled Input signal is present. The output signal is digital in Form of samples saved. Different data rates could now by different sampling rates, i.e. Reading out the samples at different speeds are processed. However, this leads to a Frequency generator and a separate one for each rate Output filters must be provided to avoid unwanted Filter out convolution components after D / A conversion. Man can also keep the sampling rate constant and the number of samples per symbol change to different To process data rates. For every possible sequence of The input signal and each data rate are then the associated ones Samples saved. This increases the required memory requirement and there is no transfer for arbitrary data rates possible because of the number of samples integer and per symbol for each individual data rate must be constant.

Eine Kombination der beiden obigen Vorgehensweisen führt zu einer möglichen Verarbeitung von einem großen Bereich von Datenraten, stellt aber ein kompliziertes, aufwendiges Konzept dar. Einschränkend dabei ist, daß die Datenrate stets in einem ganzzahligen Verhältnis zur gewählten Abtastrate stehen muß.A combination of the two approaches above leads to possible processing from a wide range of Data rates, but represents a complicated, elaborate The concept here is that the data rate always in an integer ratio to the selected one Sampling rate must be.

Aus Kamisaka T., Takahashi Y., Nakamura S. und Yagi K. "A Digital Modulator VLSI Covering Various Modulation Techniques and Wide Range Data Speeds" in Proceedings Globecom 88 p. 0141-0147 ist ein digitaler Modulator bekannt, der für unterschiedliche Datenraten geeignet ist. Dieser Modulator arbeitet nach der Interpolationstechnik und verwendet den einfachsten Fall der linearen Interpolation. Die digitalen Eingangsdaten werden in waveform-shaping Filtern verarbeitet, wobei die Abtastrate dem N-fachen der Datenrate entspricht. Um eine konstante Trägerfrequenz für verschiedene Datenraten zu erhalten, werden die gefilterten Datenströme interpoliert, wobei das Interpolationsverhältnis durch das Verhältnis von Trägerfrequenz zu Abtastrate festgelegt ist. Das Verhältnis von Trägerfrequenz zu Datenrate muß immer ganzzahlig sein, d.h. es können nur bestimmte Datenraten verarbeitet werden.From Kamisaka T., Takahashi Y., Nakamura S. and Yagi K. "A Digital Modulator VLSI Covering Various Modulation Techniques and Wide Range Data Speeds "in Proceedings Globecom 88 p. 0141-0147 a digital modulator is known which is suitable for different data rates. This Modulator works according to the interpolation technique and uses the simplest case of linear interpolation. The digital input data are waveform-shaped Filters processed, the sampling rate N times the Data rate corresponds. To keep a constant carrier frequency for To get different data rates, the filtered ones Data streams interpolated using the interpolation ratio by the ratio of carrier frequency to sampling rate is set. The ratio of carrier frequency to Data rate must always be an integer, i.e. it can only certain data rates are processed.

Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung ein Verfahren zur digitalen Modulation anzugeben, das für einen großen Bereich von beliebigen Datenraten bei konstanter Abtastrate eine Übertragung ermöglicht. Weiter ist ein digitaler Modulator anzugeben, der ohne Änderung der Hardware eine Übertragung für einen großen Bereich von beliebigen Datenraten bei konstanter Abtastrate ermöglicht.Based on this state of the art, it is the task of Invention to provide a method for digital modulation for a wide range of data rates constant sampling rate enables transmission. Continue a digital modulator must be specified which can be used without changing the Hardware a transmission for a wide range of any data rates with constant sampling rate possible.

Die Aufgabe wird bezüglich des Verfahrens durch die Merkmale des Anspruches 1 gelöst und bezüglich des Modulators durch die Merkmale des Anspruches 4 gelöst.The task is related to the procedure by the features of claim 1 and solved with respect to the modulator solved the features of claim 4.

Vorteilhafte Weiterbildungen des Verfahrens sind in den Unteransprüchen 2, 3, 4 und 5 angegeben, Weiterbildungen des Modulators in den Unteransprüchen 7 folgende.Advantageous developments of the method are in the Subclaims 2, 3, 4 and 5 indicated, further developments of Modulators in the subclaims 7 following.

Das erfindungsgemäße Verfahren beruht auf PSK-Modulation und dem stored-waveform Prinzip. Dies ist ein einfaches, effektives und bis zu hohen Datenraten einsetzbares Konzept.The method according to the invention is based on PSK modulation and the stored waveform principle. This is a simple one effective concept that can be used up to high data rates.

Unter der Annahme, daß ein Sendeimpuls des Eingangssignals endliche Länge besitzt, können die Überlagerungen aller möglichen Sequenzen aus M-bit vorbereitend bestimmt und in einem Speicher abgelegt werden. Die Modulation mit einem Träger kann dabei ebenfalls bereits vorgenommen und im gleichen oder einem weiteren Speicher abgespeichert werden. Zu jeder Sequenz des Eingangssignals wird dann das entsprechende Ausgangssignal ausgelesen. Bei einem QPSK-Modulator werden die Signale aus den beiden Signalwegen summiert und stellen das Ausgangssignal des Modulators dar. Assuming that a transmit pulse of the input signal has finite length, the overlays of all possible sequences from M-bit preparatively determined and in be stored in a memory. Modulation with one Carrier can also already be made and in same or another memory can be saved. For each sequence of the input signal, the corresponding output signal read out. At a QPSK modulator are the signals from the two signal paths summed and represent the output signal of the modulator.

Eine wesentliche Vereinfachung bei der Modulation (Multiplikation mit den Trägerwellen) ergibt sich, falls die Trägerfrequenz ω_c ein Viertel der Abtastfrequenz ω_A = 2 · π · f_A (f_A Abtastrate) ist.A significant simplification in the modulation (multiplication by the carrier waves) results if the carrier frequency ω _{c is} a quarter of the sampling frequency ω _A = 2 · π · f _A (f _A sampling rate).

Beim erfindungsgemäßen Verfahren bzw. Modulator erfolgt die Modulation für alle Übertragungsraten (Datenraten des Eingangssignals f_D) auf eine Trägerfrequenz und mit einer konstanten Abtastrate. Durch die feste Abtastrate auf der Ausgangsseite des digitalen Modulators ist ein einfaches, festes, analoges Ausgangsfilter möglich.In the method or modulator according to the invention, the modulation for all transmission rates (data rates of the input signal f _D ) is carried out on a carrier frequency and at a constant sampling rate. The fixed sampling rate on the output side of the digital modulator enables a simple, fixed, analog output filter.

Die Abtastrate f_A wird so gewählt, daß auch bei der höchsten Datenrate f_Dmax, die übertragen werden soll, das Abtasttheorem erfüllt ist. Die Datenrate kann dann beliebige Werte f_D f_Dmax annehmen.The sampling rate f _A is chosen so that the sampling theorem is fulfilled even at the highest data rate f _Dmax to be transmitted. The data rate can then assume any values f _D f _Dmax .

Das erfindungsgemäße Verfahren geht von folgenden Überlegungen aus:
Zunächst werden alle möglichen M-bit Sequenzen des Eingangssignals ermittelt und jeweils ein entsprechendes zeitkontinuierliches Signal erzeugt. Dieses Signal kann bereits mit der Trägerwelle moduliert werden, also dem Ausgangssignal entsprechen. Dieses zeitkontinuierliche Signal weist eine endliche Steigung auf. Es wird abgetastet, wobei eine Amplitudenquantisierung vorgenommen wird. Die Abtastung erfolgt äquidistant. Die Zahl der Abtastwerte innerhalb der Symbolperiode T_D, die sich für BPSK ergibt ausThe method according to the invention is based on the following considerations:
First, all possible M-bit sequences of the input signal are determined and a corresponding continuous-time signal is generated in each case. This signal can already be modulated with the carrier wave, that is, it can correspond to the output signal. This continuous-time signal has a finite slope. It is scanned, with an amplitude quantization being carried out. The scanning is carried out equidistantly. The number of samples within the symbol period T _D that results from BPSK

und für QPSK ausand out for QPSK

kann dadurch festgelegt werden, daß bei maximaler Steigung m_max des Signals ein Amplitudenintervall Δ_A der Dauer Δ_T entsprichtcan be determined by the fact that at maximum slope m _{max of} the signal, an amplitude interval Δ _A corresponds to the duration Δ _T

Setzt man eine äquidistante Amplituden-Quantisierung mit einer Quantisierungsstufe Q bei der digitalen Realisierung voraus, so genügt es bei einer zeitlichen Abtastung des kontinuierlichen Signals im zeitlichen RasterIf you set an equidistant amplitude quantization with a quantization level Q in the digital implementation ahead, it is sufficient for a temporal sampling of the continuous signal in a time grid

t_ν = ν × T_A t _ν = ν × T _A

das Abtastintervall T_A gerade nur so klein zu wählen, daß der Maximalfehler Q in der Amplituden-Quantisierung garantiert ist. Ausgehend von der Maximalsteigung m_max des Signals bedeutet dies:to choose the sampling interval T _A just so small that the maximum error Q in the amplitude quantization is guaranteed. Based on the maximum slope m _{max of} the signal, this means:

Eine zeitliche Abtastung mit kleinerem Abtastintervall als T_A führt wegen der Amplituden-Quantisierung auf dieselben quantisierten Werte und ist daher technisch nicht sinnvoll.A temporal sampling with a smaller sampling interval than T _A leads to the same quantized values because of the amplitude quantization and is therefore not technically sensible.

Die so festgelegten Abtastwerte werden abgespeichert. Ist das zeitkontinuierliche Signal nicht bereits mit der Trägerwelle moduliert, so entsprechen die Abtastwerte einem Zwischensignal im Basisband. Die Modulation mit der Trägerwelle wird dann in einem weiteren Speicher abgelegt. Der Speicher enthält in einer ersten Ausführung der Modulation Abtastwerte von Sinus- und Cosinus-Schwingungen. Die Zwischensignale im Basisband werden mit aus dem Speicher ausgelesenen Sinus- und Cosinuswerten multipliziert. The sample values determined in this way are stored. Is the continuous-time signal is not already with the Modulated carrier wave, the samples correspond to one Intermediate signal in the baseband. The modulation with the Carrier wave is then in another Storage filed. The memory contains in a first Execution of the modulation samples of sine and Cosine vibrations. The intermediate signals in the baseband are read with sine and Multiplied cosine values.

In einer zweiten, sehr günstigen Ausführungsform der Modulation werden nicht Sinus- und Cosinus-Werte im Speicher abgelegt, sondern bereits die Ergebnisse aus den Multiplikationen der Zwischensignale mit den Sinus- und Cosinus-Werten. Die zeitliche Abtastung dieser Multiplikationsergebnisse wird wiederum durch die Abtastung in der Amplitude, d.h. durch die Quantisierungsstufe Q bei der digitalen Realisierung und die im Signal enthaltene, maximale Steigung m_max bestimmt. Es gilt auch hier:In a second, very favorable embodiment of the modulation, sine and cosine values are not stored in the memory, but rather the results from the multiplication of the intermediate signals with the sine and cosine values. The temporal sampling of these multiplication results is in turn determined by the sampling in the amplitude, ie by the quantization stage Q in the digital implementation and the maximum slope m _max contained in the signal. It also applies here:

Gehen wir zunächst davon aus, daß das bereits modulierte Ausgangssignal abgetastet und die Abtastwerte abgespeichert werden.Let us first assume that this has already been modulated Output signal sampled and the samples saved will.

In einem Speicher befinden sich nun also zu jeder M-bit Sequenz n vorgegebene Abtastwerte.Each M-bit is now in a memory Sequence n predetermined samples.

Beim erfindungsgemäßen Verfahren zur digitalen Modulation werden M-bit Sequenzen eines digitalen Eingangssignals abgespeichert. Die M-bit Sequenz wird zur Adressierung des Speicherbereichs verwendet, in dem die zu dieser M-bit Sequenz gehörenden n vorgegebenen Abtastwerte liegen. Die Abtastrate f_A ist fest vorgegeben (für alle beliebigen Datenraten).In the inventive method for digital modulation, M-bit sequences of a digital input signal are stored. The M-bit sequence is used to address the memory area in which the n predetermined sample values belonging to this M-bit sequence are located. The sampling rate f _A is fixed (for all data rates).

Durch fortlaufende Aufakkumulation eines WertesBy continuously accumulating a value

wird bestimmt, welcher der n Abtastwerte benötigt wird. Bei einem Eingangssignal mit anderer Datenrate f_D′ und gleicher M-bit Sequenz liegen wieder die gleichen abgespeicherten n vorgegebenen Abtastwerte bei der Wahl der benötigten Abtastwerte zugrunde, die Wahl hängt aber nun von einem anderen Wert Δ_A′ ab. Es ist:it is determined which of the n samples is required. In the case of an input signal with a different data rate f _D ′ and the same M-bit sequence, the same stored n predetermined sample values are again the basis for the selection of the required sample values, but the choice now depends on a different value Δ _A ′. It is:

Die ausgelesenen Abtastwerte bilden das Ausgangssignal. Sie werden D/A-gewandelt und gefiltert.The sampled values read out form the output signal. they are D / A converted and filtered.

Anhand der Zeichnungen werden Ausführungsbeispiele der Erfindung erläutert. Es zeigen:Based on the drawings, embodiments of the Invention explained. Show it:

Fig. 1 einen erfindungsgemäßen BPSK-Modulator mit einem Speicher, Fig. 1 is a BPSK modulator of the invention with a memory,

Fig. 2 einen erfindungsgemäßen BPSK-Modulator mit zwei Speichern, Fig. 2 is a BPSK modulator according to the invention with two storage tanks,

Fig. 3 einen erfindungsgemäßen QPSK-Modulator mit zwei Speichern, Fig. 3 is a QPSK modulator according to the invention with two storage tanks,

Fig. 4 einen erfindungsgemäßen Modulator mit vier Speichern, Fig. 4 shows a modulator according to the invention with four memories,

Fig. 5 ein zeitkontinuierliches Signal mit Abtastwerten, Fig. 5 is a continuous-time signal samples,

Fig. 6a-c jeweils eine M-bit Sequenz für je eine Datenrate und die zugehörigen Abtastwerte Fig. 6a-c are each an M-bit sequence for each data rate and the corresponding sampled values

Fig. 7 einen Impulslageplan, Fig. 7 shows a pulse position plan,

Fig. 8 ein Blockschaltbild eines Phasenlagedetektors. Fig. 8 is a block diagram of a phase detector.

Fig. 1 zeigt einen erfindungsgemäßen BPSK-Modulator. Ein digitales Eingangssignal S_E wird einem Schieberegister SR zugeführt, in dem das Eingangssignal S_E M-bit sequenzweise abgespeichert wird. Das Schieberegister SR ist mit einem Speicher MEM verbunden, in dem Abtastwerte der den M-bit Sequenzen entsprechenden, zeitkontinuierlichen, modulierten Ausgangssignale S_A abgespeichert sind (wie oben beschrieben). Ein mögliches Signal ist in Fig. 5 dargestellt. Die Amplitude A ist quantisiert, wobei die Quantisierungsstufe mit Q bezeichnet ist. Die Zahl der Abtastwerte beträgt n, sie kann, wie bereits beschrieben, aufgrund der Amplitudenquantisierung begrenzt werden. Zur Adressierung des Speicherbereichs mit dem entsprechenden Signal dient der Inhalt des Schieberegisters SR. Die Speicherplätze mit den notwendigen Abtastwerten werden von einer Steuereinheit ST adressiert. Die Steuereinheit ST weist in der vorliegenden Ausführungsform einen Zähler Z auf, der mit der Frequenz n · f_D zählt und einen Taktgeber T mit der Abtastrate f_A, mit dem der aktuelle Stand des Zählers Z in den Vergleicher V übernommen wird. Das so gebildete Ausgangssignal S_A wird einem D/A-Wandler D/A und anschließend einem analogen Ausgangsfilter AAF zugeführt. Fig. 1 shows a BPSK modulator according to the invention. A digital input signal S _E is fed to a shift register SR, in which the input signal S _E M-bit is stored sequentially. The shift register SR is connected to a memory MEM in which samples of the time-continuous, modulated output signals S _A corresponding to the M-bit sequences are stored (as described above). A possible signal is shown in FIG. 5. The amplitude A is quantized, the quantization level being designated Q. The number of samples is n and, as already described, it can be limited on the basis of the amplitude quantization. The content of the shift register SR is used to address the memory area with the corresponding signal. The memory locations with the necessary sample values are addressed by a control unit ST. In the present embodiment, the control unit ST has a counter Z which counts with the frequency n * f _D and a clock generator T with the sampling rate f _A with which the current state of the counter Z is transferred to the comparator V. The output signal S _A thus formed is fed to a D / A converter D / A and then to an analog output filter AAF.

Ein zwischen Speicher MEM und D/A-Wandler D/A vorgesehener Pufferspeicher S, der mit der Abtastrate f_A getriggert wird, gewährleistet, daß die Abtastwerte des Ausgangssignals mit der Abtastrate ausgegeben werden.A buffer memory S, which is provided between the memory MEM and the D / A converter D / A and is triggered at the sampling rate f _A , ensures that the samples of the output signal are output at the sampling rate.

Die Wirkungsweise des Modulators bei verschiedenen Datenraten kann anhand der Fig. 6a-6c verdeutlicht werden. Jeweils links ist eine 4-bit Sequenz mit unterschiedlichen Datenraten f_D, f_D′ und f_D′′ dargestellt. Da die Sequenz jeweils der Folge 1011 entspricht, wird im Speicher MEM jeweils der gleiche Bereich mit den entsprechenden vorgegebenen Abtastwerten des zeitkontinuierlichen Signals angesprochen, die benötigten Abtastwerte unterscheiden sich jedoch, wie aus den rechten Darstellungen der Fig. 6a-6c ersichtlich ist. Die Abtastrate f_A = 1/T_A ist konstant. Aus den Fig. 6a-6c ist nicht ersichtlich, daß die Abtastwerte in der Amplitude und in der Zeit quantisiert sind, daß also zeitlich immer der vorgegebene abgespeicherte Abtastwert gewählt wird, der beispielsweise einem Abtastzeitpunkt am nächsten kommt. Dabei sind die Abtastzeitpunkte durch die feste Abtastrate bestimmt. Durch diese Vorgehensweise wird es möglich, nicht ganzzahlige Verhältnisse von Abtastrate zu Datenrate zu realisieren, da die Zahl der benötigten Abtastwerte pro Symbol-Periode T_D und deren Lage bezogen auf den Anfang der Symbol-Periode beliebig variieren kann.The mode of operation of the modulator at different data rates can be illustrated with the aid of FIGS. 6a-6c. A 4-bit sequence with different data rates f _D , f _D 'and f _D ''is shown on the left. Since the sequence in each case corresponds to the sequence 1011, the same area is addressed in the memory MEM with the corresponding predefined sample values of the continuous-time signal, but the required sample values differ, as can be seen from the illustrations on the right of FIGS. 6a-6c. The sampling rate f _A = 1 / T _A is constant. It is not evident from FIGS. 6a-6c that the sample values are quantized in amplitude and in time, that is to say that the predetermined stored sample value that comes closest to a sampling instant, for example, is always selected in terms of time. The sampling times are determined by the fixed sampling rate. This procedure makes it possible to realize non-integer ratios of the sampling rate to the data rate, since the number of required sampling values per symbol period T _D and their position can vary as desired in relation to the beginning of the symbol period.

Fig. 2 zeigt einen weiteren BPSK-Modulator, der dem von Fig. 1 sehr ähnlich ist. Statt einem Speicher, in dem die vorgegebenen Abtastwerte eines bereits modulierten zeitkontinuierlichen Signals abgespeichert sind, weist der Modulator einen ersten Speicher MEM1 mit den Abtastwerten des Zwischensignals S_Z im Basisband und einen zweiten Speicher MEM2 mit den Abtastwerten des modulierten Ausgangssignals S_A auf. Dementsprechend sind auch zwei Steuereinheiten ST1 und ST2 vorgesehen, von denen die Steuereinheit ST1 wie die Steuereinheit ST gemäß Fig. 1 aufgebaut ist. Steuereinheit ST2 sorgt dafür, daß jedem Abtastwert des Zwischensignals S_Z der entsprechende im Speicher MEM2 vorliegende modulierte Abtastwert zugeordnet wird. FIG. 2 shows a further BPSK modulator, which is very similar to that of FIG. 1. Instead of a memory in which the predetermined samples of an already modulated time-continuous signal are stored, the modulator has a first memory MEM 1 with the samples of the intermediate signal S _Z in the baseband and a second memory MEM 2 with the samples of the modulated output signal S _A. Accordingly, two control units ST 1 and ST 2 are also provided, of which the control unit ST 1 is constructed like the control unit ST according to FIG. 1. Control unit ST 2 ensures that each sample value of intermediate signal S _{Z is assigned} the corresponding modulated sample value present in memory MEM 2 .

Fig. 3 zeigt einen QPSK-Modulator. Ein Eingangssignal S_E wird in einem Demultiplexer DEM in zwei Teilsignale Q und P zerlegt, von denen jedes einem Signalweg folgt, der bis zu einem Addierer Σ dem BPSK-Modulator aus Fig. 1 entspricht. Im Addierer Σ werden die Ausgangssignale der beiden Signalwege summiert. Danach sind wie in Fig. 1 ein Pufferspeicher S, ein D/A-Wandler D/A und ein Ausgangsfilter AAF vorgesehen. In jedem Signalweg ist ein Schieberegister vorgesehen, das M-bit Sequenzen des jeweiligen Teilsignals zwischenspeichert. Für beide Wege ist nur eine gemeinsame Steuereinheit ST vorgesehen, die für beide Zweige die Adresse für den Speicher P-MEM bzw. Q-MEM liefert. Fig. 3 shows a QPSK modulator. An input signal S _E is broken down in a demultiplexer DEM into two partial signals Q and P, each of which follows a signal path which, up to an adder Σ, corresponds to the BPSK modulator from FIG. 1. The output signals of the two signal paths are summed in the adder Σ. Thereafter, as in FIG. 1, a buffer memory S, a D / A converter D / A and an output filter AAF are provided. A shift register is provided in each signal path, which temporarily stores M-bit sequences of the respective partial signal. Only one common control unit ST is provided for both paths and supplies the address for the memory P-MEM or Q-MEM for both branches.

Ein weiterer Modulator ist in Fig. 4 dargestellt. Der Modulator kann wahlweise als BPSK- oder QPSK-Modulator eingesetzt werden. Ein Wahlschalter W im Signalweg mit dem Teilsignal Q schaltet wahlweise das Ausgangssignal S_A dieses Signalweges oder ein Null-Signal zu. Das Ausgangssignal des Signalwegs mit dem Teilsignal P wird im Addierer Σ mit dem vom Wahlschalter W durchgeschalteten Signal summiert. Jeder der beiden Signalwege weist einen ersten Speicher P-MEM bzw. Q-MEM und einen zweiten Speicher COS-MEM bzw. SIN-MEM auf, die wie im Zusammenhang mit Fig. 2 beschrieben mit Speicherwerten belegt sind. Als Steuereinheit weisen beide Signalwege für den ersten Speicher P-MEM, Q-MEM einen gemeinsamen Phasenlagedetektor PLD und für den zweiten Speicher COS-MEM, SIN-MEM einen gemeinsamen Phasenakkumulator PA auf. Der Aufbau entspricht sonst dem von Fig. 3. Zusätzlich weist jeder Kanal einen Synchronschalter QSL, PSL auf. Dieser Schalter wird vom Phasenlagedetektor gesteuert und dient der Synchronisation der beiden Signalwege. Another modulator is shown in FIG. 4. The modulator can be used either as a BPSK or QPSK modulator. A selector switch W in the signal path with the partial signal Q optionally switches on the output signal S _{A of} this signal path or a zero signal. The output signal of the signal path with the partial signal P is summed in the adder Σ with the signal switched through by the selector switch W. Each of the two signal paths has a first memory P-MEM or Q-MEM and a second memory COS-MEM or SIN-MEM, which are assigned memory values as described in connection with FIG. 2. As a control unit, both signal paths have a common phase position detector PLD for the first memory P-MEM, Q-MEM and a common phase accumulator PA for the second memory COS-MEM, SIN-MEM. The structure otherwise corresponds to that of Fig. 3. In addition, each channel has a synchronous switch QSL, PSL. This switch is controlled by the phase position detector and is used to synchronize the two signal paths.

Zur Funktionsweise des Phasenlagedetektors PLD:
Dem Phasenlagedetektor werden von außen zwei Taktsignale und ein Datum zugeführt, die Symbolrate f_S = 1/T_D in jedem Signalzweig, also im Falle von BPSK f_S = f_D und im Falle von QPSK die halbe Datenrate f_S = f_D/2, die für alle Datenraten feste Abtastrate f_A und der Zahlenwert für das Verhältnis Δ_A, wobeiHow the PLD phase position detector works:
The phase position detector is supplied with two clock signals and a datum from the outside, the symbol rate f _S = 1 / T _D in each signal branch, i.e. in the case of BPSK f _S = f _D and in the case of QPSK half the data rate f _S = f _D / 2 , the fixed sampling rate f _A for all data rates and the numerical value for the ratio Δ _A , where

mit N_Δ = Normierungskonstante.with N _Δ = normalization constant.

Dieses Verhältnis ist konstant, wenn die Frequenzen f_D und f_A konstant sind. Die zum Auslesen benötigte Treppenfunktion kann durch Aufakkumulation von Δ_A mit jedem Abtastintervall T_A erfolgen.This ratio is constant if the frequencies f _D and f _{A are} constant. The staircase function required for reading out can be done by accumulating Δ _A with every sampling interval T _A.

Das Timing und die Schwierigkeiten, die sich bei einem angenommenen Jitter der Datenrate ergeben, sind in Fig. 7 in einem Impulslageplan dargestellt. Das obere Diagramm zeigt den Symboltakt f_S, das nächste den Abtast-Takt f_A, das dritte den mit dem Abtasttakt getakteten Symboltakt und das unter den Akku-Stand AC der Aufakkumulation. Im ersten Diagramm ist ein Jitter J des Symboltaktes f_S dargestellt. Solange bei der Aufakkumulation am Ende der Symbolperiode T_D der Akku-Stand AC kleiner als ein durch die Normierungskonstante N_Δ vorgegebener Maximalwert ACmax ist, arbeitet die entsprechende Modulo-Akkumulation richtig. Anders ist dies, falls während einer Symbolperiode ein Akku-Stand AC auftritt, der über dem Maximalwert ACmax liegt. Dann würde nämlich die Modulo-Akkumulation zu einem kleinen Wert für die Adresse innerhalb der Symbolperiode, d.h. auf den Anfang der immer noch aktuellen Symbolperiode zeigen. Dies wäre jedoch falsch und würde einen sehr großen Fehler verursachen. Um dies zu korrigieren, müßte im obigen Fall der Akku-Stand auf seinem Maximalwert gehalten werden. Für das nächste Intervall kann der Akku dann mit Δ_A vorbesetzt werden, was einem Reset oder einem Neustart der Treppenfunktion entspricht. Dieser Fehlerfall ist in einer entsprechenden Hardware zu erkennen und entsprechend zu korrigieren. Die erforderliche Wortbreite richtet sich nach der Anzahl der Akkumulationen innerhalb einer Symbolperiode. Der am Ende einer Symbolperiode auftretende Gesamtfehler sollte bei einer zu unterscheidenden zeitlichen Quantisierung der Symbolperiode in n Stufen die halbe Stufengröße nicht überschreiten.The timing and the difficulties that arise with an assumed jitter of the data rate are shown in FIG. 7 in a pulse position map. The upper diagram shows the symbol clock f _S , the next the sampling clock f _A , the third the symbol clock clocked with the sampling clock and that under the battery level AC of the accumulation. The first diagram shows a jitter J of the symbol clock f _S. As long as the accumulator level AC is less than a maximum value ACmax given by the normalization constant N _Δ during the accumulation at the end of the symbol period T _D , the corresponding modulo accumulation works correctly. This is different if a battery level AC occurs during a symbol period that is above the maximum value ACmax. Then the modulo accumulation would point to a small value for the address within the symbol period, ie to the beginning of the symbol period that is still current. However, this would be wrong and would cause a very big mistake. To correct this, the battery level would have to be kept at its maximum value in the above case. For the next interval, the battery can then be preset with Δ _A , which corresponds to a reset or a restart of the staircase function. This error case can be recognized in appropriate hardware and corrected accordingly. The required word width depends on the number of accumulations within a symbol period. The total error occurring at the end of a symbol period should not exceed half the step size if the symbol period is to be quantized in n steps.

Ein Blockschaltbild eines Phasenlagedetektors ist in Fig. 8 dargestellt.A block diagram of a phase position detector is shown in FIG. 8.

Aus einem Register Δ_A-Reg wird das Verhältnis Δ_A ausgewählt, das der derzeit zu verarbeitenden Datenrate f_D entspricht. In einem Addierer Add wird dieses zu einem Akkumulatorstand addiert. Die Summe wird einer Modulo- und Überlaufarithmetik MÜA zugeführt, der auch die Abtastrate f_A und die Symbolrate f_S zugeführt werden und in der eine Modulo-Akkumulation durchgeführt wird, indem der Akku-Stand einer Modulo-Operation unterworfen wird, oder aber mit dem Wert Δ_A vorbesetzt wird, falls ein Überlauffall eingetreten ist. Der Akkumulatorstand wird in dem Akkumulator Akku festgehalten. Aus ihm wird im Adressbildner Adr die benötigte Adresse für die Speicher Q- Mem und P-Mem gebildet.The ratio Δ _A , which corresponds to the data rate f _D currently to be processed, is selected from a register Δ _A -Reg. In an adder Add this is added to an accumulator level. The sum is fed to a modulo and overflow arithmetic MÜA, to which the sampling rate f _A and the symbol rate f _{S are also} fed and in which a modulo accumulation is carried out by subjecting the battery level to a modulo operation, or else with the The value Δ _{A is} preset if an overflow case has occurred. The battery level is recorded in the battery. The address required for the Q-Mem and P-Mem memories is formed from it in the address generator Adr.

Zur Funktion des Phasenakkumulators:
Auch im Phasenakkumulator PA wird eine Adresse gebildet. Diese adressiert zusammen mit den Abtastwerten des Zwischensignals die Speicher COS-MEM und SIN-MEM. Die Akkumulation erfolgt im Takt der Abtastfrequenz f_A.About the function of the phase accumulator:
An address is also formed in the phase accumulator PA. Together with the samples of the intermediate signal, this addresses the memories COS-MEM and SIN-MEM. The accumulation takes place in time with the sampling frequency f _A.

Der Wert Δ_d, mit dem der Akkumulatorwert mit jedem Takt erhöht wird, ergibt sich aus dem Verhältnis von Abtastfrequenz f_A und Modulationsfrequenz f_mod zu:The value Δ _d , with which the accumulator value _is increased with each cycle, results from the ratio of sampling frequency f _A and modulation frequency f _mod to:

(M_Δ Normierungskonstante).(M _Δ normalization constant).

Auch im Phasenakkumulator ist eine Modulo-Akkumulation erforderlich, jedoch entfällt eine Überlaufarithmetik wie beim vorgestellten Phasenlagedetektor PLD.There is also a modulo accumulation in the phase accumulator required, however an overflow arithmetic like with the presented phase position detector PLD.

Claims

1. Verfahren zur digitalen Modulation, wobei M-bit Sequenzen eines digitalen Eingangssignals (S_E) oder eines Teilsignals (Q, P) des Eingangssignals (S_E) in Mitteln zum Zwischenspeichern (SR) zwischengespeichert werden, wobei in Abhängigkeit von diesen M-bit Sequenzen aus mindestens einem Speicher (MEM) Abtastwerte ausgelesen werden und in dem Speicher (MEM) digitale Abtastwerte von Wellenformen, die das benötigte Ausgangssignal (S_A) oder ein benötigtes Zwischensignal (SZ) einer M-bit Sequenz darstellen, abgespeichert sind, und wobei die Abtastwerte des Ausganssignals (S_A) in einem Digital-Analog-Wandler (D/A) mit einem nachgeschalteten analogen Ausgangsfilter (AAF) verarbeitet werden, dadurch gekennzeichnet, daß in dem Speicher (MEM) für jede der M-bit Sequenzen einmal eine Zahl n von Abtastwerten abgespeichert wird, die dadurch bestimmt wird, daß die Amplitude der Abtastwerte quantisiert wird und die Steigung der abgetasteten Wellenformen begrenzt ist und somit eine maximal benötigte Zahl n von Abtastwerten vorgegeben ist und daß die benötigten Abtastwerte von mindestens einer Steuereinheit (ST) in Abhängigkeit von der Datenrate des Eingangssignals (S_E) und der Abtastrate mit einer für alle Datenraten konstanten Abtastrate ausgelesen werden. 1. Method for digital modulation, M-bit sequences of a digital input signal (S _E ) or a partial signal (Q, P) of the input signal (S _E ) being temporarily stored in means for intermediate storage (SR), with M- bit sequences are read out from at least one memory (MEM) samples and digital samples of waveforms representing the required output signal (S _A ) or a required intermediate signal (SZ) of an M-bit sequence are stored in the memory (MEM), and wherein the samples of the output signal (S _A ) are processed in a digital-to-analog converter (D / A) with a downstream analog output filter (AAF), characterized in that once in the memory (MEM) for each of the M-bit sequences a number n of samples is stored, which is determined by quantizing the amplitude of the samples and limiting the slope of the sampled waveforms and thus a maxi times the required number n of sample values is specified and that the required sample values are read out by at least one control unit (ST) as a function of the data rate of the input signal (S _E ) and the sampling rate with a sampling rate that is constant for all data rates.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Auslesen der benötigten Abtastwerte ein Zähler (Z) zur Adressbildung für den Speicher (MEM) verwendet wird, wobei der Zähler (Z) pro Symbolperiode von 1 bis zur Zahl n der abgespeicherten Abtastwerte zählt, und wobei der Zeitpunkt der Übernahme des Zählerstandes von der Abtastrate gesteuert wird.2. The method according to claim 1, characterized in that that a counter (Z) for reading out the required samples is used for address formation for the memory (MEM), the counter (Z) per symbol period from 1 to the number n of the stored samples counts, and the Time of transfer of meter reading from Sampling rate is controlled.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Auslesen der benötigten Abtastwerte ein Akkumulator (Akku) zur Adreßbildung für den Speicher (MEM) verwendet wird, wobei der Akkumulatorwert mit jedem Abtasttakt T_A = 1/f_A um einen sich aus der Symbolrate f_S und der Abtastrate f_A ergebenden Wert Δ_A mit Δ_A = (f_S/f_D) · N_Δ (N_Δ = Normierungskonstante) erhöht wird und wobei sowohl eine Modulo-Addition als auch eine Überlaufarithmetik (MÜA) zur Korrektur eines Symboltaktjitters f_S relativ zum Abtasttakt f_A zur Anwendung kommt, sowie eine Einheit zur Adressbildung (Adr) für den Speicher MEM verwendet wird.3. The method according to claim 1, characterized in that an accumulator (accumulator) for address formation for the memory (MEM) is used to read out the required sample values, the accumulator value with each sampling clock T _A = 1 / f _A by one from the Symbol rate f _S and the sampling rate f _A resulting value Δ _{A is increased} with Δ _A = (f _S / f _D ) · N _Δ (N _Δ = normalization constant) and with both a modulo addition and an overflow arithmetic (MTA) for correction a symbol clock jitter f _S relative to the sampling clock f _A is used, and a unit for address formation (Adr) is used for the memory MEM.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Auslesen der benötigten Abtastwerte ein analoger Rampengenerator zur Adreßbildung für den Speicher (MEM) verwendet wird, wobei die analoge Rampenspannung mit dem Symboltakt f_S jeweils neu initialisiert wird, und wobei diese Rampenspannung im Abtasttakt f_A abgetastet, gehalten und durch einen Analog/Digital-Wandler in die binäre Adresse für den Speicher (MEM) umgesetzt wird.4. The method according to claim 1, characterized in that an analog ramp generator for address formation for the memory (MEM) is used to read out the required samples, the analog ramp voltage being reinitialized with the symbol clock f _S , and this ramp voltage in the sampling clock f _{A is} sampled, held and converted into the binary address for the memory (MEM) by an analog / digital converter.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Eingangssignal (S_E) in einem Demultiplexer (DEM) in zwei Teilsignale (Q, P) zerlegt wird, jedes Teilsignal (Q, P) M-bit sequenzenweise in einem Mittel zum Zwischenspeichern (SR1, SR2) abgespeichert wird, jedes Teilsignal in ein Ausgangssignal (S_AQ, S_AP) umgewandelt wird, die Ausgangssignale (S_AQ, S_AP) in einem Addierer (Σ) addiert werden und dann dem Digital-Analog-Wandler (D/A) und dem analogen Ausgangsfilter (AAF) zugeführt werden. 5. The method according to any one of claims 1 to 4, characterized in that the input signal (S _E ) in a demultiplexer (DEM) is broken down into two partial signals (Q, P), each partial signal (Q, P) M-bit sequentially in a means for intermediate storage (SR1, SR2) is stored, each partial signal is converted into an output signal (S _AQ , S _AP ), the output signals (S _AQ , S _AP ) are added in an adder (Σ) and then the digital-analog -Converters (D / A) and the analog output filter (AAF) are fed.

6. Digitaler Modulator, der ein digitales Eingangssignal (S_E) verarbeitet, der mindestens ein Mittel zum Zwischenspeichern (SR) einer M-bit Sequenz des digitalen Eingangssignals (SE) oder eines Teilsignals (Q, P) des Eingangssignals (S_E) aufweist, der mindestens einen Speicher (MEM) zum Speichern von digitalisierten Abtastwerten von Wellenformen, die das benötigte Ausgangssignal (S_A) oder ein benötigtes Zwischensignal (S_Z) einer M-bit Sequenz darstellen, aufweist und der eine Verbindung zwischen Zwischenspeicher (SR) und Speicher (MEM) aufweist, über die der Speicher (MEM) in Abhängigkeit von der zwischengespeicherten M-bit Sequenz adressiert und die zugehörigen Abtastwerte ausgelesen werden, wobei ein Digital-Analog-Wandler (D/A) mit einem nachgeschalteten analogen Ausgangsfilter (AAF) die Abtastwerte des Ausgangssignals (S_A) verarbeitet, dadurch gekennzeichnet, daß der Speicher (MEM) für jede M-bit Sequenz eine Zahl n von Abtastwerten beinhaltet, die dadurch bestimmt ist, daß die Amplitude der Abtastwerte quantisiert ist und die Steigung der abgetasteten Wellenformen begrenzt ist und somit eine maximal benötigte Zahl n von Abtastwerten vorgegeben ist, und daß mindestens eine Steuereinheit (ST) vorgesehen ist, die in Abhängigkeit von der Datenrate des Eingangssignals (S_E) und der Abtastrate die benötigten Abtastwerte mit einer für alle Datenraten festen Abtastrate im Speicher (MEM) adressiert.6. Digital modulator that processes a digital input signal (S _E ) that has at least one means for buffering (SR) an M-bit sequence of the digital input signal (SE) or a partial signal (Q, P) of the input signal (S _E ) , which has at least one memory (MEM) for storing digitized samples of waveforms, which represent the required output signal (S _A ) or a required intermediate signal (S _Z ) of an M-bit sequence, and which has a connection between the buffer (SR) and Has memory (MEM), via which the memory (MEM) is addressed depending on the buffered M-bit sequence and the associated samples are read out, with a digital-to-analog converter (D / A) with a downstream analog output filter (AAF) processes the samples of the output signal (S _A ), characterized in that the memory (MEM) contains a number n of samples for each M-bit sequence, which thereby determines is that the amplitude of the samples is quantized and the slope of the sampled waveforms is limited and thus a maximum required number n of samples is specified, and that at least one control unit (ST) is provided which is dependent on the data rate of the input signal (S _E ) and the sampling rate the required sampling values with a fixed sampling rate for all data rates in the memory (MEM) addressed.

7. Digitaler Modulator nach Anspruch 6, dadurch gekennzeichnet, daß die Steuereinheit (ST) zum Auslesen der benötigten Abtastwerte einen Zähler (Z) aufweist, der pro Sequenzdauer von 1 bis zur Zahl n der abgespeicherten Abtastwerte zählt, daß die Steuereinheit (ST) einen Taktgeber (T) mit der Abtastrate (f_A) als Takt aufweist und daß ein Vergleicher (V) vorgesehen ist, in dem der Zählerstand des Zählers (Z) zur Adreßbildung für den Speicher (MEM) dient, wobei der Zeitpunkt der Übernahme des Zählerstandes in Abhängigkeit vom Taktgeber (T) gesteuert ist.7. Digital modulator according to claim 6, characterized in that the control unit (ST) for reading the required samples has a counter (Z) which counts per sequence duration from 1 to the number n of stored samples that the control unit (ST) one Has a clock generator (T) with the sampling rate (f _A ) as a clock and that a comparator (V) is provided in which the counter reading of the counter (Z) is used to form the address for the memory (MEM), the point in time at which the counter reading is accepted is controlled depending on the clock (T).

8. Digitaler Modulator nach Anspruch 6, dadurch gekennzeichnet, daß zum Auslesen der benötigen Abtastwerte ein Akkumulator (Akku) zur Adressbildung für den Speicher (MEM) vorgesehen ist, wobei der Akkumulatorwert mit jedem Abtasttakt T_A = 1/f_A um einen sich aus der Symbol-Rate f_S und der Abtastrate f_A ergebenden Wert Δ_A erhöht wird und wobei sowohl eine Modulo-Addition als auch eine Überlaufarithmetik (MÜA) zur Korrektur eines Symboltaktjitters f_S relativ zum Abtasttakt f_A zur Anwendung kommt, und daß eine Einheit zur Adreßbildung (Adr) für den Speicher MEM vorgesehen ist.8. A digital modulator according to claim 6, characterized in that an accumulator (accumulator) for address formation for the memory (MEM) is provided for reading out the required samples, the accumulator value with each sampling clock T _A = 1 / f _A the symbol rate f _S and the sampling rate f _A resulting value Δ _{A is} increased, and both a modulo addition and an overflow arithmetic (MTA) for correcting a symbol clock jitter f _S relative to the sampling clock f _A is used, and that one unit is provided for address formation (Adr) for the memory MEM.

9. Digitaler Modulator nach Anspruch 6, dadurch gekennzeichnet, daß zum Auslesen der benötigen Abtastwerte ein analoger Rampengenerator zur Adreßbildung für den Speicher (MEM) vorgesehen ist, wobei die analoge Rampenspannung mit dem Symboltakt f_S jeweils neu initialisiert wird und wobei diese Rampenspannung im Abtasttakt f_A abgetastet und gehalten wird, und daß ein Analog/Digital-Wandler vorgesehen ist, der die Rampenspannung in die binäre Adresse für den Speicher (MEM) umsetzt.9. A digital modulator according to claim 6, characterized in that an analog ramp generator for address formation for the memory (MEM) is provided for reading out the required samples, the analog ramp voltage being reinitialized with the symbol clock f _S and this ramp voltage in the sampling clock f _{A is} sampled and held, and that an analog / digital converter is provided which converts the ramp voltage into the binary address for the memory (MEM).

10. Digitaler Modulator nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß eine BPSK-Modulation zum Einsatz kommt, wobei ein Schieberegister (SR) vorgesehen ist, in dem M-bit Sequenzen des Eingangssignals (S_E) abgespeichert werden, der Inhalt des Schieberegisters (SR) zur Adreßbildung eines Speichers (MEM) dient, in dem zu jeder möglichen M-bit Sequenz n Abtastwerte des zugehörigen modulierten Ausgangssignals (S_A) abgespeichert sind, wobei eine Steuereinheit (ST) zum Auslesen der benötigten Abtastwerte in Abhängigkeit von der Datenrate vorgesehen ist.10. Digital modulator according to one of claims 6 to 9, characterized in that a BPSK modulation is used, a shift register (SR) being provided in which M-bit sequences of the input signal (S _E ) are stored, the content the shift register (SR) is used to form an address (MEM) in which n samples of the associated modulated output signal (S _A ) are stored for each possible M-bit sequence, a control unit (ST) for reading out the required samples depending on the data rate is provided.

11. Digitaler Modulator nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß eine BPSK-Modulation zum Einsatz kommt, wobei ein Schieberegister (SR) vorgesehen ist, in dem M-bit Sequenzen des Eingangssignals (S_E) abgespeichert werden, der Inhalt des Schieberegisters (S_E) zur Adreßbildung eines ersten Speichers (MEM1) dient, in dem zu jeder möglichen M-bit Sequenz n Abtastwerte des zugehörigen modulierenden Zwischensignals (S_Z) abgespeichert sind, wobei eine erste Steuereinheit (ST1) zum Auslesen der benötigten Abtastwerte in Abhängigkeit von der Datenrate vorgesehen ist, daß die Abtastwerte des Zwischensignals (S_Z) zur Adressbildung eines zweiten Speichers (MEM2) dienen, in dem die Abtastwerte des zugehörigen modulierten Ausgangssignals (S_A) abgespeichert sind, wobei eine zweite Steuereinheit (ST2) zum Auslesen der benötigten Abtastwerte vorgesehen ist.11. Digital modulator according to one of claims 6 to 9, characterized in that a BPSK modulation is used, a shift register (SR) being provided in which M-bit sequences of the input signal (S _E ) are stored, the content the shift register (S _E ) is used to form an address in a first memory (MEM 1 ), in which n samples of the associated modulating intermediate signal (S _Z ) are stored for each possible M-bit sequence, a first control unit (ST 1 ) for reading out the required samples depending on the data rate is provided that the samples of the intermediate signal (S _Z ) are used to address a second memory (MEM 2 ) in which the samples of the associated modulated output signal (S _A ) are stored, a second control unit ( ST 2 ) is provided for reading out the required sample values.

12. Digitaler Modulator nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß eine QPSK-Modulation zum Einsatz kommt, daß ein Demultiplexer (DEM) vorgesehen ist, in dem das Eingangssignal (S_E) in zwei Teilsignale (Q, P) zerlegt wird, daß für jedes Teilsignal ein Signalweg vorgesehen ist, der die Merkmale des Anspruches 10 oder die Merkmale des Anspruches 11 aufweist, daß ein Addierer (Σ) vorgesehen ist, in dem die Ausgangssignale der beiden Teilsignale addiert werden.12. Digital modulator according to one of claims 6 to 9, characterized in that a QPSK modulation is used in that a demultiplexer (DEM) is provided in which the input signal (S _E ) is divided into two partial signals (Q, P) is that a signal path is provided for each partial signal, which has the features of claim 10 or the features of claim 11, that an adder (Σ) is provided in which the output signals of the two partial signals are added.

13. Digitaler Modulator nach Anspruch 12, dadurch gekennzeichnet, daß beide Signalwege gemeinsame Steuereinheiten aufweisen.13. Digital modulator according to claim 12, characterized featured, that both signal paths have common control units.

14. Digitaler Modulator nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, daß beide Signalwege gemeinsame Speicher aufweisen.14. Digital modulator according to one of claims 12 or 13, characterized in that both signal paths are common Have memory.