-
Die Erfindung betrifft eine Halbleiteranordnung mit einem lateralen
Isolierschicht-Feldeffekttransistor mit einem Halbleitersubstrat eines ersten Leitungstyps,
einer epitaxialen Oberflächenschicht eines zweiten, dem ersten Leitungstyp
entgegengesetzten Leitungstyps auf einer ersten Hauptoberfläche des Substrats, einer an die
Oberfläche angrenzenden Kanalzone des ersten Leitungstyps in der Epitaxialschicht, die
mit dieser Schicht einen pn-Übergang bildet, einem an die Oberfläche angrenzenden
Sourcebereich des zweiten Leitungstyps in der Kanalzone, einem an die Oberfläche
angrenzenden Drainbereich des zweiten Leitungstyps in der Epitaxialschicht, der von
der Kanalzone durch einen Driftbereich getrennt ist, einer Isolierschicht auf der
epitaxialen Oberflächenschicht, die mindestens den zwischen dem Sourcebereich und
dem Drainbereich liegenden Teil der Kanalzone bedeckt, einer Gateelektrode auf der
Isolierschicht über dem Teil der Kanalzone, die von der Oberflächenschicht elektrisch
isoliert ist, einem an die Oberfläche angrenzenden Anodenbereich des ersten
Leitungstyps, der neben dem Drainbereich in der Epitaxialschicht liegt und mit dem
Drainbereich gekoppelt ist, und einer mit dem Anodenbereich verbundenen Anodenelektrode,
wobei eine Elektrode zum Kontaktieren des Substrats vorhanden ist.
-
Eine solche Anordnung ist in der Europäischen Patentanmeldung Nr.
111803 beschrieben.
-
MOS-Anordnungen sind den Fachleuten allgemein bekannt, und ein
typischer lateraler Hochspannungs-DMOS-Transistor nach dem Stand der Technik ist in
Fig. 1 des US-Patents Nr. 4,300,150 dargestellt. Diese Anordnung beinhaltet ein
Halbleitersubstrat eines ersten Leitungstyps (p), eine epitaxiale Oberflächenschicht eines
zweiten Leitungstyps (n) auf einer Hauptoberfläche des Substrats, eine an die
Oberfläche angrenzende Kanalzone des ersten Leitungstyps in der Epitaxialschicht, einen an
die Oberfläche angrenzenden Sourcebereich des zweiten Leitungstyps in der Kanalzone
und einen an die Oberfläche angrenzenden Drainbereich des zweiten Leitungstyps in der
Epitaxialschicht, die von der Kanalzone getrennt ist. Eine Isolierschicht befindet sich
auf der Epitaxialschicht und bedeckt mindestens den zwischen Source und Drain
liegenden Teil der Kanalzone. Eine Gateelektrode befindet sich auf der Isolierschicht
über dem zwischen Source und Drain liegenden Teil der Kanalzone und ist elektrisch
von der Epitaxialschicht durch die Isolierschicht (als Gateoxid bezeichnet) isoliert,
während die Source- und Drainelektroden mit dem Source- bzw. Drainbereich des
Transistors verbunden sind. Solche Hochspannungs-DMOS-Transistoren nach dem Stand
der Technik haben in der Regel eine relativ dicke Epitaxialschicht in der
Größenordnung von etwa 25-30 Mikrometer für eine Durchbruchspannung von etwa 250 V.
-
Es hat sich gezeigt, daß die Durchbrucheigenschaften von Hochspannungs-
Halbleiteranordnungen durch Verwendung des RESURF ("REduced SURface Field")-
Verfahrens, das in "High Voltage Thin Layer Devices (RESURF Devices)" in
International Electronic Devices Meeting Technical Digest, Dezember 1979, Seiten 238-240,
Appels et al., und im US-Patent Nr. 4,292,642 beschrieben ist, verbessert werden
können. Im wesentlichen werden die verbesserten Durchbrucheigenschaften von
RESURF-Anordnungen durch Verwendung dünnerer, aber stärker dotierter
Epitaxialschichten zur Reduzierung der Oberflächenfelder erzielt. Außerdem wurden
Oberflächen- und vergrabene Bereiche ohne direkte äußere Anschlüsse zur Umverteilung von
Oberflächenfeldern in MOS-Anordnungen verwendet, beispielsweise in US-Patent Nr.
4,300,150 und Japanese Kokai Nr. 45074-81.
-
Das RESURF-Verfahren wurde auf laterale doppeldiffundierte MOS-
Transistoren angewandt, wie in "Lateral DMOS Power Transistor Design" in IEEE
Electron Device Letters, Band EDL-1, Seiten 51-53, April 1980 von Colak et al.
berichtet, und es ergab sich eine wesentliche Verbesserung der Eigenschaften der
Anordnung. Bei Hochspannungs-DMOS-Anordnungen wird gewöhnlich ein Kompromiß
zwischen der Durchbruchspannung und dem Durchlaßwiderstand mit dem Ziel
geschlossen, den Durchbruchspannungspegel zu erhöhen und gleichzeitig einen relativ geringen
Durchlaßwiderstand aufrechtzuerhalten. Mit dem RESURF-Verfahren und unter der
Annahme einer konstanten Durchbruchspannung zu Bezugszwecken kann eine
Verbesserung (z. B. Verringerung) des Durchlaßwiderstands um etwa den Faktor 3 bei einer
Anordnung erreicht werden, die dieselbe Fläche wie eine herkömmliche DMOS-
Anordnung (mit dicker Epitaxialschicht) einnimmt. Dennoch wäre eine weitere
Verbesserung der Durchlaßwiderstandseigenschaften solcher Anordnungen äußerst
wünschenswert,
insbesondere bei Hochspannungs-Leistungshalbleiteranordnungen, bei denen der
Durchlaßwiderstand ein wichtiger Parameter ist. Im Idealfall sollte eine solche
Verbesserung ohne eine erhebliche Verschlechterung der Durchbruchspannung oder der
Schalteigenschaften erreicht werden.
-
Im Bestreben, leistungsfähigere Leistungsschaltelemente zu schaffen,
wurde in jüngster Zeit eine neue Art von Anordnung entwickelt: der laterale
Isolierschichttransistor (nachstehend LIGT genannt), auch als lateraler
Isolierschichtgleichrichter bezeichnet. Der LIGT ist im wesentlichen eine Abwandlung der LDMOS-Struktur
der oben beschriebenen allgemeinen Art, bei dem ein Anodenbereich in der Nähe des
Drainbereichs implantiert wird. Im LIGT wird der Strom im Durchlaßzustand vom
Elektronen-Löcher-Plasma geleitet. Die Elektronen werden aus der Anreicherungszone
unter dem Gate und die Löcher von der Anode injiziert, was zu einer
Leitfähigkeitsmodulation des Driftbereichs führt. Der Strom wird ähnlich wie bei einer PIN-Diode
vom Rekombinationsvorgang beherrscht. Mit dem Ansteigen des Stroms strömen einige
der von der Anode injizierten Löcher durch das Substrat und spannen den Übergang von
Epitaxialschicht zu Substrat in Durchlaßrichtung vor. Das Substrat wird teilweise
leitfähigkeitsmoduliert und trägt auch zum Rekombinationsstrom bei. Bei einem hohen
Stromwert können die von der Anode injizierten Löcher durch den Kanalwiderstand
strömen und spannen den doppeldiffundierten Übergang in Durchlaßrichtung vor, was
zu einem Latchup führt.
-
Beim LIGT wird durch Hinzufügen des Anodenbereichs der Vorgang der
Stromleitung im Driftbereich der Anordnung verändert. Im Durchlaßzustand wird der
Strom zunächst wie bei LDMOS-Transistoren von den Majoritätsträgern geleitet. Die
Elektronen strömen vom Sourcebereich durch den mit Gate versehenen
Inversionsbereich, durch den Driftbereich (der am meisten zum Durchlaßwiderstand beiträgt) und
dann zum Drain. Wenn der Drainstrom einen Wert erreicht, der hoch genug ist, um den
Drain-Übergang in Durchlaßrichtung vorzuspannen, beginnt der Drain, Löcher in den
Driftbereich zu injizieren, wodurch sich ein neutrales Plasma bildet. Die Dichte dieser
injizierten Minoritätsträger ist höher als der Dotierungsgrad der Fremdatome im
Driftbereich. Die injizierten Ladungsträger modulieren den Widerstand des
Driftbereichs und verringern so den Gesamt-Durchlaßwiderstand. Die injizierten
Minoritätsträger können sowohl in das Substrat als auch zur Kanalzone strömen.
-
Zwar bietet der LIGT mehrere bedeutende Vorteile, unter anderem hohe
Stromführungsfähigkeit, geringer Durchlaßwiderstand und hohe Durchbruchspannung,
jedoch litten diese Anordnungen bisher unter einem erheblichen Nachteil. Im LIGT wird
der Ausschaltvorgang von der Rekombination von Minoritätsträgern bestimmt, und da
kein Kontakt für die Ableitung von Elektronen vorhanden ist, ist die Ausschaltzeit
relativ lang. In der Regel liegen die Ausschaltzeiten zwischen 3 und 10 Mikrosekunden,
während die Einschaltzeiten weit weniger als 1 Mikrosekunde betragen. Dieser Nachteil
wird von Jayaraman, Rumennik et al. in "Comparison of High Voltage Devices for
Power Integrated Circuits", International Electron Devices Meeting, Seiten 258-261,
Dezember 1984, beschrieben.
-
Die vorliegende Erfindung hat daher zur Aufgabe, eine laterale
Isolierschichttransistor-Anordnung mit hoher Stromführungsfähigkeit, geringem
Durchlaßwiderstand und hoher Durchbruchspannung zu schaffen, die mit der Fertigung von
Bipolar- und MOS-Steuerschaltkreisen kompatibel ist.
-
Eine weitere Aufgabe der Erfindung ist es, eine LIGT-Anordnung mit den
genannten Vorteilen zu schaffen, die außerdem Schnellschalteigenschaften aufweist.
-
Gemäß einem Aspekt der Erfindung ist eine Halbleiteranordnung der
eingangs erwähnten Art dadurch gekennzeichnet, daß die nebeneinanderliegenden, an
die Oberfläche angrenzenden Drain- und Anodenbereiche voneinander getrennt sind und
daß der Anodenbereich in einem an die Oberfläche angrenzenden stark dotierten Bereich
des zweiten Leitungstyps angeordnet ist.
-
Durch Schaffung eines Anodenbereichs wie oben beschrieben und durch
entsprechende Kontaktierung sowohl des Anoden- als auch des Drainbeteichs mit einer
gemeinsamen Anoden-Drainelektrode erhält man eine LIGT-Anordnung, die die Vorteile
früherer Anordnungen beibehält und außerdem Schnellschalteigenschaften aufweist.
-
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und
werden im folgenden näher beschrieben. Es zeigen:
-
Fig. 1 einen Querschnitt durch eine Halbleiteranordnung mit einem
lateralen Isolierschichttransistor gemäß einer ersten Ausführungsform der Erfindung;
und
-
Fig. 2 einen Querschnitt durch eine LIGT-Anordnung mit einer
abgewandelten Ausführungsform der Anordnung der
Fig. 1.
-
Fig. 1 zeigt einen schnell schaltenden lateralen Isolierschichttransistor,
der für Hochspannungsanwendungen geeignet ist. Es ist zu beachten, daß die Figuren
nicht maßstabsgetreu sind; insbesondere sind die vertikalen Maße zur Verdeutlichung
übertrieben dargestellt. Außerdem sind Halbleiterbereiche des gleichen Leitungstyps
allgemein in gleicher Richtung schraffiert.
-
In Fig. 1 hat eine laterale Anordnung 2 ein Halbleitersubstrat 10 eines
ersten Leitungstyps, hier p, mit einer epitaxialen Oberflächenschicht 12 eines zweiten,
dem ersten Leitungstyp entgegengesetzten Leitungstyps, hier n, auf einer ersten
Hauptoberfläche 11 des Substrats. Eine an die Oberfläche angrenzende Kanalzone 16
des ersten Leitungstyps befindet sich in der Epitaxialschicht und bildet mit dieser einen
pn-Übergang 17. Ein an die Oberfläche angrenzender Sourcebereich 14 des zweiten
Leitungstyps befindet sich in der Kanalzone 16, und ein an die Oberfläche angrenzender
Drainbereich 20, ebenfalls des zweiten Leitungstyps, befindet sich in der
Epitaxialschicht 12 an einer von der Kanalzone 16 getrennten Stelle. Die Kanalzone 16
hat einen an die Oberfläche angrenzenden Teil 18, der sich zwischen dem Source- und
dem Drainbereich befindet und den Kanal der Anordnung bildet. Eine Isolierschicht 22
befindet sich auf der Epitaxial-Oberflächenschicht 12 und bedeckt mindestens den Teil
der Kanalzone 16, der sich zwischen dem Source- und dem Drainbereich des
Transistors befindet. Die Isolierschicht 22 ist als abgestufte Schicht dargestellt und besteht aus
Siliziumdioxid, es können jedoch auch andere Konfigurationen und Isolierstoffe
verwendet werden, ohne den Rahmen der Erfindung zu verlassen. Eine Gateelektrode
24 (Anschluß G) befindet sich auf der Isolierschicht 22 über dem Kanal 18, und die
Sourceelektrode 26 und die Drainelektrode 28 stellen die elektrische Verbindung zum
Source- und Drainbereich des Transistors her. Eine Substratelektrode 29 (Anschluß SS)
stellt eine elektrische Verbindung zur zweiten Hauptoberfläche 13 auf der Unterseite des
Substrats her. Anordnungen dieser allgemeinen Art (wie oben beschrieben) sind den
Fachleuten bekannt und werden daher nicht mehr näher beschrieben.
-
Die RESURF-Verfahren, wie sie im eingangs erwähnten Artikel von
Colak et al. beschrieben sind, können zur Verbesserung des Durchlaßwiderstands
und/oder der Durchbruchspannung in Anordnungen dieser Art verwendet werden.
Durch eine wesentliche Verringerung der Dicke der Epitaxialschicht bis auf etwa 3 bis
15 Mikrometer und gleichzeitige Erhöhung des Dotierungsgrads in der Epitaxialschicht,
um einen akzeptablen Durchlaßwiderstandswert beizubehalten, kann eine wesentliche
Verbesserung der Hochspannungs-Durchbrucheigenschaften erreicht werden. Somit kann
die bisher beschriebene Anordnung ebenso eine RESURF-MOS-Anordnung sein, unter
der Annahme, daß die Dicke und die spezifischen Widerstandswerte für die
Epitaxialschicht 12 entsprechend gewählt werden. Nach dem RESURF-Verfahren sollte das
Produkt aus Dotierungskonzentration und Dicke der Epitaxialschicht (Nepi¥xdepi) in der
Regel etwa 2 · 10¹² Atome/cm² sein. Mit diesem Verfahren kann bei einer Anordnung,
die dieselbe Fläche wie eine herkömmliche Anordnung einnimmt, der
Durchlaßwiderstand etwa um den Faktor 3 verringert und gleichzeitig die gleiche
Durchbruchspannung aufrechterhalten werden.
-
Wie in der Veröffentlichung von Jayaraman, Rumennik et al. in
International Electron Devices Meeting (IEDM), Dezember 1984, Seiten 258-261
beschrieben, erhält man die Grundstruktur des lateralen Isolierschichttransistors durch
Abwandlung der MOS-Struktur der zuvor beschriebenen Art, indem innerhalb des
Drainbereichs ein Anodenbereich des ersten Leitungstyps hinzugefügt wird. Eine
typische LIGT-Anordnung nach dem Stand der Technik ist in Fig. 1(b) des Artikels
von Jayaraman, Rumennik et al. dargestellt. Wie bereits erwähnt, bieten
LIGT-Anordnungen dieser Art mehrere bedeutende Vorteile, jedoch leiden sie unter dem großen
Nachteil einer relativen langen Ausschaltzeit (3-10 us). Um diesen Nachteil
auszugleichen, enthält die in Fig. 1 dargestellte Anordnung zusätzlich einen an die Oberfläche
angrenzenden Anodenbereich 21 des ersten Leitungstyps, hier p, in der Epitaxialschicht.
-
In der Struktur der Fig. 1 ist der Anodenbereich 21 beispielsweise ein
stark dotierter p-Bereich mit einer Dotierungskonzentration von etwa 10²&sup0; Atomen/cm³
und einer Dicke von etwa 1 um. Andere Teile der Struktur der Anordnung sind nach
herkömmlichen Verfahren zur Herstellung von lateralen MOS- und
RESURF-Transistoren wie zum Beispiel den im Golak-US-Patent Nr. 4,300,150, durch Nennung als hierin
aufgenommen betrachtet, dargestellten, konfiguriert und dotiert.
-
In einer ersten Ausführungsform der Erfindung befindet sich der p-
Anodenbereich 21 der Anordnung 2 in einem an die Oberfläche angrenzenden
nleitenden Bereich 23 mit einer Dotierungskonzentration von etwa 10¹&sup7;-10¹&sup8;
Atomen/cm³ und einer Dicke von etwa 1,5 um. Der Drainbereich 20 aus n-leitendem Material
ist dann neben dem Anodenbereich, aber nicht in direktem Kontakt mit diesem,
angeordnet.
-
Der Drainbereich 20 ist mit dem Anodenbereich 21 über ein
Widerstandselement 30 verbunden, das aus Polysilizium oder einem anderen geeigneten
Widerstandswerkstoff bestehen kann. Ein Teil der Isolierschicht 22 befindet sich unter dem
Widerstandselement 30, wie in Fig. 1 gezeigt, um einen elektrischen Kontakt zwischen
dem Widerstandselement und dem an die Oberfläche angrenzenden stark dotierten
Bereich 23 oder der Epitaxial-Oberflächenschicht 12 zu verhindern. Der Aufbau der
Anordnung wird durch Schaffung einer Anoden-Drainelektrode 28 auf dem
Widerstandselement 30 komplettiert. Ein Teil der Anoden-Drainelektrode 28 befindet sich
direkt über dem Anodenbereich 21, so daß die Anoden-Drainelektrode im wesentlich
direkt mit dem Anodenbereich über die Dicke des Widerstandselements 30 (stark
vergrößert in Fig. 1 dargestellt) oder direkt über ein Fenster im Widerstandswerkstoff
verbunden ist. Außerdem ist die Anoden-Drainelektrode mit dem Drainbereich 20 durch
den Reihenwiderstand des Widerstandselements 30, der entsprechend gewählt werden
kann, um den gewünschten Widerstandswert zu erreichen, über nahezu seine gesamte
Länge widerstandsgekoppelt.
-
Eine abgewandelte Ausführungsform der Anordnung der Fig. 1 zeigt
-
Fig. 2. Die an die Oberfläche angrenzenden Strukturen der Anordnung der Fig. 2
entsprechen der Anordnung der Fig. 1. Die Anordnung der Fig. 2 unterscheidet sich
von der zuvor beschriebenen Ausführungsform dadurch, daß sie zusätzlich mit einer
ersten vergrabenen Schicht 32 des p-Leitungstyps und mit einem Dotierungsgrad von
etwa 5 · 10¹&sup6; Atomen/cm³ an der ersten Hauptoberfläche 11 des Substrats 10 und unter
dem Sourcebereich und der Kanalzone versehen ist. Eine zweite vergrabene Schicht des
n-Leitungstyps und mit einem Dotierungsgrad von etwa 10¹&sup7; Atomen/cm³ befindet sich
ebenfalls an der ersten Hauptoberfläche 11 und unter dem Anodenbereich 21 und dem
Drainbereich 20. Die Dicke der vergrabenen Schichten 32 und 34 kann etwa zwischen 1
und 5 um liegen.
-
Erfindungsgemäße laterale Gatetransistoren der oben beschriebenen Art
können auf einem p-Substrat mit einem Dotierungsgrad von etwa 5,0 · 10¹&sup4; Atomen/cm³
hergestellt werden, auf das eine n-Epitaxialschicht mit einer Dicke von etwa 7 um und
einem Dotierungsgrad von etwa 3,0 · 10¹&sup5; Atomen/cm³ aufgewachsen wird. Source,
Kanal, Anode, Drain und der an die Oberfläche angrenzende Bereich (in den
Ausführungsformen
der Fig. 1 und 2) werden in diesem Fall durch herkömmliche
Implantations- und Diffusionsverfahren hergestellt. Der Dotierungsgrad der n-Bereiche kann
typischerweise etwa 10²&sup0; Atome/cm³ und der der p-Bereiche etwa 10¹&sup8; Atome/cm³
betragen. Der Aufbau der Anordnung wird danach durch konventionelle Herstellung der
Isolierschicht 22 aus Siliziumdioxid oder einem entsprechenden Dielektrikum, des
Widerstandselements 30 aus Polysilizium oder ähnlichem und den Source-, Gate-,
Substrat- und Anoden-Drainelektroden komplettiert.
-
Bezüglich des Betriebs werden die erfindungsgemäßen LIGT-Anordnungen im
wesentlichen auf die gleiche Weise angeschlossen und betrieben wie
LDMOST-Anordnungen nach dem Stand der Technik. Allgemeine Betriebseigenschaften des LIGT sind
ausführlich in der oben erwähnten Veröffentlichung von Jayaraman, Rumennik et al.
beschrieben. Die Anordnungen der vorliegenden Erfindung wurden entwickelt, um die
eingangs erwähnten Vorteile von LIGT-Anordnungen für eine Struktur zu nutzen, die
außerdem eine relativ kurze Ausschaltzeit aufweist. Dies wird bei der vorliegenden
Erfindung durch mehrere einzigartige Konfigurationen des Anoden-, Drain- und
Anoden-Drainelektrodenteils der Anordnungen erreicht. Bei LIGT-Anordnungen nach
dem Stand der Technik, beispielsweise den in Fig. 1b des Artikels von Jayaraman,
Rumennik et al. gezeigten Anordnungen, wird der Ausschaltvorgang durch die
Rekombination von Minoritätsträgern bestimmt, da keine Kontaktbahn für die Ableitung
von Minoritätsträgern aus dem Driftbereich vorhanden ist. Bei der vorliegenden
Erfindung wird dieses Problem durch Umstrukturierung des Drain-Anodenteils der
Anordnung in zwei Bereiche und danach durch Kopplung dieser beiden Bereiche mit der
Anoden-Drainelektrode gelöst. Auf diese Weise lassen sich die Minoritätsträger
wesentlich rascher entfernen, und die Ausschaltzeiten werden daher wesentlich verkürzt.
-
Die Ausführungsform der Fig. 1 verwendet das Widerstandselement 30
zum Koppeln des Drainbereichs 20 mit dem Anodenbereich 21 und der Anoden-
Drainelektrode 28. Bei dieser Ausführungsform fließt bei niedrigen Stromwerten der
Sourcestrom größtenteils in den Drainbereich 20, dann durch den Widerstand des
Widerstandsbereichs 30 (in der Regel etwa 1-5 Ohm) und dann in die
Anoden-Drainelektrode 28. Sobald der Strom ansteigt, liefert der Anodenbereich 21 aufgrund eines
Anstiegs der Gatespannung genügend Ladungsträger zur Leitfähigkeitsmodulation der
Epitaxialschicht, und der größte Teil des Stroms fließt in den Anodenbereich und
danach im wesentlichen direkt zur Anoden-Drainelektrode 28. Der Anteil der aus dem
Drain- und Anodenbereich in die Drainelektrode fließenden Ströme kann durch Wahl
des Widerstandswerts des Widerstandselements 30 sowie des Abstands zwischen dem
Anoden- und Drainbereich und des spezifischen Widerstands der Epitaxialschicht
gesteuert werden. Die Ausschaltzeiten werden erheblich verbessert, indem eine Bahn für
die Ableitung von Minoritätsträgern durch den Drainbereich zur Verfügung gestellt
wird - eine Betriebsweise, die bei den Konfigurationen nach dem Stand der Technik
nicht möglich ist.
-
Schließlich können die Hochspannungs-Durchbrucheigenschaften der
Anordnung durch die Aufnahme der oben beschriebenen vergrabenen Schichten 32 und
34, wie in der Ausführungsform der Fig. 2 dargestellt, weiter verbessert werden. In
dieser Struktur ist die vergrabene Schicht 32 p-leitend und dient zur Verbesserung der
Durchbruchspannungseigenschaften, während die vergrabene Schicht 34 n-leitend ist und
dazu dient, einen Durchschlag zu verhindern. Der Dotierungsgrad der vergrabenen
Schicht 32 ist etwa 5 · 10¹&sup6; Atome/cm³ und der der vergrabenen Schicht 34 etwa 10¹&sup7;
Atome/cm³.
-
Zusammenfassend kann festgestellt werden, daß Anordnungen gemäß der
vorliegenden Erfindung imstande sind, alle Vorteile von LIGT-Anordnungen nach dem
Stand der Technik, wie beispielsweise hohe Stromführungsfähigkeit, geringer
Durchlaßwiderstand und hohe Durchbruchspannung, zu bieten und gleichzeitig den wichtigsten
Nachteil früherer Strukturen, nämlich die solchen Anordnungen innewohnende relativ
lange Ausschaltzeit, zu beseitigen.