DE3887733T2

DE3887733T2 - Integrierte Schaltung für einen CD-Spieler.

Info

Publication number: DE3887733T2
Application number: DE3887733T
Authority: DE
Inventors: Hiroyuki Arai; Teruo Houshi; Naobumi Nagasawa
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-11-19
Filing date: 1988-11-17
Publication date: 1994-09-08
Anticipated expiration: 2008-11-18
Also published as: EP0316895A3; EP0316895A2; KR970004085B1; US4932018A; KR890008707A; DE3887733D1; EP0316895B1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine integrierte Schaltung für einen CD-Spieler gemäß dem Oberbegriff des Anspruchs 1.

Beschreibung des Standes der Technik

Bei einem CD-System wird ein 8-Bit-Subcode zu 32 Symbolen bzw. Zeichen hinzugefügt, die aus 24 Informationssymbolen (mit je 8 Bit) und 8 Paritätssymbolen (mit je 8 Bit) zusammengesetzt sind, und diese werden EFN (Eight to Fourteen Modulation bzw. Acht-zu-Vierzehn-Modulation)-modifiziert und auf einer Platte zusammen mit einem 24-Bit-Framesynchronisiersignal als ein Frame bzw. Rahmen aus 588 Kanalbit aufgezeichnet. Entsprechende Kanäle P, Q, R, S, T, U, V und W werden Subcoden zugewiesen und der P- und der Q- Kanal werden zum Auffinden eines Anfangspunkts eines Musikstücks und zum Durchführen einer Programmfunktion verwendet, damit eine Vielzahl von Musikstücken entsprechend einer zuvor programmierten Reihenfolge wiedergegeben werden kann. Jeder Kanal der Subcodes wird aus 98 Frames, das heißt 98 Bit zusammengesetzt. Im einzelnen wird ein Format des Subcodes Q durch Synchronisiersignale S0, S1 für den Subcode mit 2 Bit, Kontrolldaten mit 4 Bit, Adreßdaten mit 4 Bit, Daten mit 72 Bit und CRC (Cyclic Redundancy Code) mit 16 Bit zusammengesetzt.
Fig. 2 ist eine erläuternde Ansicht, die das Datenformat des Subcodes Q darstellt. Wie dies in Fig. 2 dargestellt ist, schließt der Subcode Q Bereiche A-I ein, die mit Hilfe des BCD-Codes mit 8 Bit dargestellt werden, die andere sind als die Kontrolldaten und die Adreßdaten, und zwar sind Daten der Spurnummer bzw. Titelnummer, eines Index, der Zeit (Sekunden, Minuten) während eines Musikstücks, der Framenummer während eines Musikstücks, der aufgelaufenen oder Gesamtzeit (Sekunden, Minuten) und der aufgelaufenen oder Gesamtanzahl der Frames den Bereichen A-I zugewiesen. Der Subcode Q wird üblicherweise zum Anzeigen der Nummer und Zeit des gerade wiedergegebenen Musikstücks verwendet, jedoch werden, um einen Anfangspunkt eines Musikstücks zu finden und eine Programmfunktion durchzuführen, dem Subcode Q, der in einem Einlaufbereich, der auf einem Innenumfang der Platte ausgebildet ist, aufgezeichnet ist, Daten von Musikstücken, die auf der Platte aufgezeichnet sind, und Daten eines Auslaufbereichs zugewiesen, der auf einem Außenumfang der Platte ausgebildet ist.
Im einzelnen ist im Fall des Subcodes Q im Einlaufbereich, wie dies in Fig. 3 dargestellt ist, der Bereich A gleich "00", während die Daten der Titelnummern der auf der Platte aufgezeichneten Musikstücke, die Anfangszeit des Musikstücks einer jeden der Titelnummern, die Frameanzahl vom Anfang eines jeden der Titel bis zum Anfang eines jeden der Musikstücke den Bereichen B, G, H bzw. 1 zugewiesen sind. Ferner sind Indizes, die als "A0", "A1" und "A2" bezeichnet werden, in dem Bereich B angegeben und die Titelnummer eines ersten Musikstücks ist in dem Bereich G von "A0" aufgezeichnet und die Titelnummer eines letzten Musikstücks ist in dem Bereich G von "A1" aufgezeichnet. Die Anfangszeit des Auslaufbereichs ist in den Bereichen G und H von "A2" und die Frameanzahl bis zu einem Anfang des Auslaufbereichs im Bereich I von "A2" aufgezeichnet. Außerdem beträgt bei dem CD-System die Länge dieser Arten von Subcodes Q des Einlaufbereichs höchstens 102, da die Anzahl der Musikstücke, die auf der Platte höchstens aufgezeichnet werden können, 99 ist, das heißt N = 99 ist.
Eine Schaltung zum Abrufen solcher Subcodes Q ist üblicherweise in einer integrierten Schaltung für einen CD-Spieler integriert.
Bei einer solchen Subcode-Ausgangsschaltung einer konventionellen integrierten Schaltung für einen CD-Spieler wird das Framesynchronisiersignal von dem EFN-Signal erfaßt, das von der Platte gelesen wird, und das dem Framesynchronisiersignal folgende EFN-Signal wird demoduliert, um so einen Subcode mit 8 Bit zu erhalten, und die Daten des Q- Kanals im Subcode werden an ein Schieberegister angelegt, so daß die Subcodes Q für jedes Frame gespeichert werden können, um die Daten der Subcodes Q zu vervollständigen. Die Daten der so vervollständigten Subcodes Q werden von dem Schieberegister in einer bitseriellen Weise zu einer externen Schaltung, beispielsweise einem Microcomputer abgegeben. Der Microcomputer verwendet die in einer bitseriellen Weise übertragenen Subcodes Q, um so die Nummer des Musikstücks und dessen Zeit anzuzeigen und um Daten für die Bewegung eines optischen Aufnehmers für einen Objektwert zu erhalten. Eine Technik ähnlich der obengenannten wurde zum Beispiel näher in der Japanischen Patent-Offenlegungsschrift Nummer 83261/1985 dargelegt.
Falls und wenn die oben beschriebene konventionelle integrierte Schaltung für einen CD-Spieler verwendet wird, muß in dem extern verbundenen Microcomputer der in dem Einlaufbereich befindliche Subcode Q im voraus empfangen und in einer Speicherschaltung abgespeichert werden, um verschiedene Funktionen durchführen zu können, wie zum Beispiel das Anzeigen der Nummer des Musikstücks und das Anzeigen der Zeit oder Programmauswahl des Musikstücks.
Da die Anzahl der Subcodes Q in dem Einlaufbereich höchstens 102 ist, wie dies vorstehend beschrieben wurde, beträgt die Bitanzahl von dessen Daten jedoch 2.448 (= 8 · 3 · 102) Bit. Andererseits liegt die Kapazität der Speicherschaltung (RAM) des Microcomputers bei höchstens 1K Bit und die Daten, die für andere Verarbeitung notwendig sind, müssen in dem RAM gespeichert werden, und deshalb ist es unmöglich alle der Subcodes Q zu speichern und deshalb ist es notwendig ein anderes RAM vorzusehen, um die Subcodes Q vollständig zu speichern. Außerdem ist es in dem Fall, in dem die Spielzeit des Musikstücks unter Verwendung der im Einlaufbereich befindlichen Subcodes Q bestätigt wird, notwendig die Startzeit des Musikstücks und die Startzeit des nächsten Musikstücks zu erhalten, und deshalb muß vom Microcomputer zweimal auf das RAM zugegriffen werden, das die Subcodes Q speichert, und deshalb wird die programmbedingte Belastung des Microcomputers groß.
US-A-4.682.317 offenbart eine Subcode-Signalleseschaltung für einen CD-Spieler, der einen EFM-Dekoder zum Umwandeln eines von der Kompaktplatte bzw. CD eingelesenen EFN- Signals in Symbole, von denen jedes 8 Bit aufweist, ein erstes Register, in das eines der Q-Subcodesignale in einer 8-Bit-geteilten Form geschrieben wird, und ein zweites Register aufweist, zu dem der Inhalt des ersten Registers übertragen wird, vorausgesetzt, daß eine Fehlererfassungsschaltung keinen Fehler in dem Q-Subcode erfaßt.

Zusammenfassung der Erfindung

Die Aufgabe der vorliegenden Erfindung ist es, eine neuartige integrierte Schaltung für einen CD-Spieler vorzusehen, in dem Daten von Musikstücken, die auf einer Compact Disc (CD) aufgezeichnet sind, im voraus in der integrierten Schaltung abgespeichert werden können, so daß es nicht erforderlich ist, einen weiteren Speicher in der externen Steuereinrichtung, beispielsweise in einem Microcomputer vorzusehen.
Diese Aufgabe wird durch die integrierte Schaltung gelöst, die die Merkmale des Anspruchs 1 aufweist.
Weitere Verbesserungen der erfindungsgemäßen integrierten Schaltung werden in den abhängigen Ansprüchen gekennzeichnet.
Bei der integrierten Schaltung für einen CD-Spieler können gemäß der vorliegenden Erfindung Subcodes Q, die in dem Einlaufbereich der CD aufgezeichnet sind, in der Speicherschaltung im voraus gespeichert werden, und zwei Arten von Daten können gleichzeitig von der Speicherschaltung entsprechend von extern vorgegebenen Adressen ausgegeben werden.
Wenn die Lese-/Schreib-Steuerschaltung erfaßt, daß die durch das erste Schieberegister empfangene Titelnummer, die in dem zweiten Bereich der Subcodes Q aufgezeichnet ist, "00" (BCD mit 8 Bit) ist, wird die Speicherschaltung im einzelnen in Erwiderung auf ein Erfassungsausgangssignal in einen Schreibzustand gebracht, und die Daten der Titelnummer, die in dem dritten Bereich der Subcodes Q aufgezeichnet sind, werden mittels der Adressensteuerschaltung empfangen und an die Speicherschaltung angelegt, wodurch die Daten, die in dem ersten Bereich der Subcodes Q gespeichert sind, in einem Bereich der Speicherschaltung gespeichert werden, der durch die Titelnummer adressiert ist. Deshalb können, wenn der Einlaufbereich der CD mittels eines optischen Aufnehmers gelesen wird, die Daten der Musikstücke, die auf der CD aufgezeichnet sind, vollständig in der Speicherschaltung gespeichert werden.
Andererseits können, wenn von außen ein Datenanforderungssignal und Adreßdaten angelegt werden, da die Lese/Schreib-Steuerschaltung die Speicherschaltung in einen Lesezustand bringt und die Adressensteuerschaltung den von außen angelegten Adreßdatenwert an die Speicherschaltung anlegt, die bei dieser Adresse gespeicherten Daten ausgelesen und zu einer ersten Zwischenspeicherschaltung übertragen werden, um darin gehalten zu werden. Außerdem werden die von außen angelegten Adreßdaten mittels einer Addiereinrichtung inkrementiert, so daß Adreßdaten zum Adressieren einer nachfolgenden Adresse erzeugt werden können. Die Adreßdaten werden von der Adreßsteuerschaltung an die Speicherschaltung angelegt, und deshalb werden die Daten, die in der nachfolgenden Adresse gespeichert sind, von der Speicherschaltung ausgelesen und zu einer zweiten Zwischenspeicherschaltung übertragen, um darin gehalten zu werden. Die ersten und zweiten Daten, die von der ersten Zwischenspeicherschaltung bzw. der zweiten Zwischenspeicherschaltung gehalten werden, werden über den Wähler an das zweite Schieberegister angelegt und vom zweiten Schieberegister in einer bitseriellen Weise nach außen abgegeben.
Da die Titelnummer des letzten Musikstücks, die im Bereich G des Subcodes Q aufgezeichnet ist, in einer dritten Zwischenspeicherschaltung gehalten wird, wenn der Bereich B der Subcodes Q, der durch das erste Schieberegister empfangen wird, "A1" ist, falls die von außen angelegte Adresse eine Adresse ist, die das letzte Musikstück darstellt, wird andererseits ein Erfassungsausgangssignal von einer Übereinstimmungserfassungsschaltung bzw. Koinzidenzerfassungsschaltung ausgegeben, und deshalb gibt eine Adressenänderungsschaltung die Titelnummer von "A2" anstelle der inkrementierten Daten als eine Adresse zum RAM. Die Daten, die in der Adresse von "A2" gespeichert sind, sind die Zeit und die Anzahl von Frames des Auslaufbereichs, die durch die zweite Zwischenspeicherschaltung gehalten werden. Deshalb sind die Daten, die von dem zweiten Schieberegister ausgegeben werden, Daten des letzten Musikstücks und des Auslaufbereichs.
Deshalb können die Daten der Subcode, die in dem Einlaufbereich gespeichert sind, vollständig in der Speicherschaltung in der integrierten Schaltung für einen CD- Spieler gespeichert und in Erwiderung auf eine Anforderung von außen in einer leicht verarbeitbaren Form ausgegeben werden.
Da die Daten der Musikstücke, die in der CD aufgezeichnet sind, von den im Einlaufbereich aufgezeichneten Subcodes Q ausgegeben und in der integrierten Schaltung für einen CD- Spieler im voraus vollständig gespeichert werden, bestehen gemäß der vorliegenden Erfindung die Vorteile, daß es nicht notwendig ist, eine weitere Speicherschaltung zu verwenden, und daß es möglich ist, einen Microcomputer mit einer kleinen Speicherkapazität zum Steuern eines CD-Spielers zu verwenden. Selbst falls nur der Microcomputer eine Titelnummer bezeichnet, können außerdem die Daten der nachfolgenden Titelnummer gelesen werden, und deshalb ist es möglich, Programme für eine Programmauswahl der Musikstücke, des Anfangspunktes des Musikstücks, zum Anzeigen der Spielzeit oder zum Suchen eines Musikstücks zu verkürzen, und deshalb kann eine durch ein solches Programm bedingte Belastung des Microcomputers reduziert werden.
Diese Aufgaben und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung treten aus der nachfolgenden detaillierten Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung im Zusammenhang mit den beiliegenden Zeichnungen deutlicher hervor.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel gemäß der vorliegenden Erfindung darstellt.
Fig. 2 ist eine erläuternde Ansicht, die eine Datenzuweisung bei den Subcoden Q darstellt.
Fig. 3 ist eine erläuternde Ansicht, die in Subcoden Q eines Einlaufbereichs aufzuzeichnende Daten darstellt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel gemäß der vorliegenden Erfindung darstellt. Ein 22-Bit- Schieberegister 1 empfängt ein EFN-Signal, das gemäß EFN- Synchronisierimpulsen PLCK mit 4,3218 MHz, die mit Hilfe einer Phasenregelkreis-Schaltung PLL (nicht dargestellt) reproduziert werden, von einer CD eingelesen wird. Eine Framesynchronisiersignal-Erfassungsschaltung 2 erfaßt, daß das in das Schieberegister 1 eingegebene EFN-Signal ein Framesynchronisiersignal ist, das heißt, daß es vor und nach 11 Bit Werte gibt, die jeweils aufeinander folgen, und die Schaltung 2 erzeugt ein Erfassungsausgangssignal FSD, wenn selbige das Framesynchronisiersignal erfaßt. Eine 14- Bit-Zwischenspeicherschaltung 3 empfängt entsprechende Ausgangssignale vom 9-ten Bit bis zum 22-ten Bit des Schieberegisters 1 und hält 14 Bit von einem Symbol, das dem Framesynchronisiersignal folgt. Ein Ausgangssignal der Zwischenspeicherschaltung 3 wird an einen EFN-Dekodierer 4, der das EFM-Signal mit 14 Bit in Symbole mit jeweils 8 Bit umwandelt, und an eine Subcode-Synchronisiersignal- Erfassungsschaltung 5 angelegt, die erfaßt, ob das Symbol mit 14 Bit ein Subcode-Synchronisiersignal darstellt oder nicht. Die Subcode-Synchronisiersignal-Erfassungsschaltung 5 erfaßt ein Synchronisiersignal 50 ("00100000000001" in einem 14-Bit-Muster) und ein Synchronisiersignal 51 ("00000000010010" in einem 14-Bit-Muster) und gibt ein Erfassungsausgangssignal SSD aus.
Andererseits wird ein 8-Bit-Ausgangssignal von dem EFN- Dekodierer 4 über einen Puffer 6 an einen Datenbus 7 angelegt, und Informationssymbole eines Audiosignals und Paritätssymbole werden über den Datenbus 7 in einem externen RAM (nicht dargestellt) gespeichert. Außerdem ist der Ausgang des EFN-Dekodierers 4 auch mit einem Subcoderegister 8 verbunden und die Subcodedaten werden in dem Subcoderegister 8 gehalten, falls die ausgegebenen Daten den Subcode darstellen. Ferner wird ein Bit, das für den Q- Kanal des Subcodes repräsentativ ist, an einen Dateneingang eines ersten Schieberegisters 9 angelegt.
Das erste Schieberegister 9 ist für 80 Bit aufgebaut und schiebt und speichert die angelegten Daten sequentiell entsprechend Schiebetakten SUBCLK, die von einer Schiebesteuerschaltung 10 angelegt werden. Die Schiebesteuerschaltung 10 erzeugt die Schiebetakte SUBCLK, die auf Erfassungsausgangssignalen SSD und FSD beruhen. Das heißt, daß die Schiebesteuerschaltung 10 80 Schiebetakte SUBCLK synchron zu jeder Vervollständigung der Eingabe des 14-Bit-Symbols des EFN-Signals erzeugt, das dem Framesynchronisiersignal jedesmal folgt, wenn das Erfassungsausgangssignal FSD nach dem Erfassen der Subcode-Synchronisiersignale 50 und 51 ausgegeben wird. Deshalb werden beim ersten Schieberegister 9 die Daten der Subcodes Q von 80 Frame-Perioden, die auf die Subcode-Synchronisiersignale 50 und 51 folgen, das heißt die Kontrolldaten mit 4 Bit, die Adreßdaten mit 4 Bit und die Informationsdaten mit 72 Bit gespeichert.
Eine Zwischenspeicherschaltung 11 ist ein 24-Bit-Zwischenspeicher, der Bereiche G, H und I zeitweilig hält, die einen ersten Bereich der in Fig. 2 dargestellten Subcodes Q repräsentieren. Die Zwischenspeicherschaltung 11 ist mit Ausgängen der geringstwertigen 24 Bit des ersten Schieberegisters 9 verbunden, das heißt, mit Bitausgängen, die den Bereichen G, H und I der Subcodes Q entsprechen, und ein Ausgang der Zwischenspeicherschaltung 11 ist mit einem Datenbus 12 verbunden.
Eine Speicherschaltung (RAM) 13 stellt einen statischen Speicher mit einer Kapazität von 3 K-Bit dar. Um die Subcodes Q zu speichern, die von dem Einlaufbereich abgerufen wurden, ist die Speicherschaltung 13 mit Hilfe der 8-Bit- BCD-Daten adressiert, die die Titelnummer darstellen, und ein so adressierter Bereich wird durch 25 Bit (24 Bit + ein Prüfbit) aufgebaut. Deshalb kann die Information über die Musikstücke, die von dem Einlaufbereich eingelesen wurde, wie dies in Fig. 3 dargestellt ist, vollständig in der Speicherschaltung 13 gespeichert werden, und zwar so, wie diese mit Hilfe der Daten der Titelnummer eines jeden der Musikstücke adressiert ist. Dateneingänge/-Ausgänge D0-D24 des RAM 13 sind mit dem 25-Bit-Datenbus 12 verbunden und Adreßeingänge A0-A7 sind mit einem Ausgang einer Adreßsteuerschaltung 14 verbunden und sowohl ein Schreibsteuereingang WE als auch ein Lesesteuereingang OE sind mit einer Lese-/Schreib-Steuerschaltung 15 verbunden.
Die Lese-/Schreib-Steuerschaltung 15 ist mit Hilfe einer Zwischenspeicherschaltung 16, einer Titelnummer-Null- Erfassungsschaltung 17, einer Datenanforderungs-Empfangsschaltung 18 und einer Gatterschaltung 19 aufgebaut, und die Adreßsteuerschaltung 14 ist mit Hilfe einer Zwischenspeicherschaltung 21, Adreßänderungsschaltungen 20 und 22 und einer Leseadreß-Eingangsschaltung 23 aufgebaut. Die Zwischenspeicherschaltung 16 ist mit 8-Bit-Ausgängen des ersten Schieberegisters 9 verbunden, die zu dem Bereich A (dargestellt in Fig. 2) gehören, der ein zweiter Bereich zum Speichern der Titelnummer der Subcodes Q ist, und ein Ausgangssignal der Zwischenspeicherschaltung 16 wird an die Titelnummer-Null-Erfassungsschaltung 17 angelegt. Im einzelnen wird erfaßt, ob die Titelnummer der in dem ersten Schieberegister 9 gespeicherten Subcodes "00" (BCD) ist oder nicht, und wenn die Titelnummer "00" ist, wird der Titel, der nun gelesen wird, als der Einlaufbereich erkannt und ein Schreib-Steuersignal TNO wird von der Titelnummer- Null-Erfassungsschaltung 17 zur Gatterschaltung 19 ausgegeben. Andererseits legt die Datenanforderungs-Empfangsschaltung 18 in Erwiderung auf ein Datenanforderungssignal REQ von außen, zum Beispiel vom Microcomputer, ein Lesesteuersignal ME an die Gatterschaltung 19 und an die Adreßänderungsschaltung 22 an. Die Gatterschaltung 19 ist aus einem NICHT-UND-Gatter 24, UND-Gattern 25 und 26, einem NICHT-ODER-Gatter 27 und einem ODER-Gatter 28 zusammengesetzt. Das Schreib-Steuersignal TNO und ein zweites Taktsignal Q50 werden an das NICHT-UND-Gatter 24 angelegt, von dem ein Ausgangssignal an den Schreib-Steuereingang WE des RAM 13 angelegt wird. Das Schreib-Steuersignal TNO, ein erstes Taktsignal Q25 und das Lesesteuersignal ME werden an das UND-Gatter 25 angelegt, ein Ausgangssignal dessen wird an das NICHT-ODER-Gatter 27 angelegt und ein Ausgangssignal des NICHT-ODER-Gatters 27 wird an den Lesesteuereingang OE des RAM 13 angelegt.
Zudem sind die Taktsignale Q25 und Q50 Signale, die von einem Zähler (nicht dargestellt) ausgegeben werden, der die Framesynchronisiersignale FSD zählt, um so die Framenummer zu erhalten, die zum Speichern und Vervollständigen der Subcodes zu Zeitpunkten notwendig ist, zu denen die Zählwerte des Zählers "25" bzw. "50" erreichen. Wenn kein Leseanforderungssignal REQ gegeben wird, wird, falls das Schreib-Steuersignal TNO "H" annimmt, das RAM 13 deshalb in Erwiderung auf das Taktsignal Q25, das früher erzeugt wurde, in einen Lesezustand versetzt und das RAM 13 wird in Erwiderung auf das Taktsignal Q50, das später erzeugt wird, in einen Schreibzustand versetzt.
Außerdem ist die Zwischenspeicherschaltung 21 mit 8-Bit- Ausgängen des ersten Schieberegisters 9 verbunden, die zu einem Bereich B (Fig. 2) gehören, der ein dritter Bereich zum Speichern von Indizes der Subcodes Q ist. Die Zwischenspeicherschaltung 21 empfängt Daten, die gespeichert werden und repräsentativ für die aufgezeichnete Titelnummer sind, als Adresse für das RAM 13. Wenn kein Leseanforderungssignal REQ angelegt wird, legt die Adreßänderungsschaltung 22, die durch das Lesesteuersignal ME gesteuert wird, die in der Zwischenspeicherschaltung 21 gehaltenen Daten als eine Adresse dessen an das RAM 13 an. Deshalb stimmen die Adressen zum Auslesen aus dem RAM 13 und zum Schreiben in dieses mit Takten Q25 und Q50 miteinander überein.
Andererseits werden Lesetaktsignale WD1 und WD33, die innerhalb einer Frameperiode der Betriebszeitgebung zugewiesen werden, an das ODER-Gatter 28 angelegt, ein Ausgangssignal dessen wird zusammen mit dem Lesesteuersignal ME an das UND-Gatter 26 angelegt und ein Ausgangssignal des UND- Gatters 26 wird an das NICHT-ODER-Gatter 27 angelegt. Wenn das Datenanforderungssignal REQ von außen angelegt wird, zum Beispiel vom Microcomputer, wird das RAM 13 deshalb in Erwiderung auf die Lesetaktsignale WD1 und WD33 in einen Lesezustand versetzt.
Zudem hält die Leseadreß-Eingangsschaltung 23 die Daten, die der Titelnummer entsprechen, nachfolgend auf das von dem Microcomputer gesendete Datenanforderungssignal REQ, und legt selbige an die Adressenänderungsschaltung 20 als die Adresse des RAM 13 an. Ferner schließt die Leseadreß- Eingangsschaltung 23 eine Einrichtung zum Addieren von +1 zu den eingegebenen Adreßdatenwerten ein. Im einzelnen ist die Leseadreß-Eingangsschaltung 23 mit Hilfe eines voreinstellbaren Registers mit einer Inkrementierfunktion aufgebaut, und solch eine Inkrementierfunktion wird in Erwiderung auf ein Taktsignal WD16 ausgeführt, das zu einer mittleren Zeit zwischen dem ersten Lesetaktsignal WD1 und einem nachfolgenden Lesetaktsignal WD33 erzeugt wird.
Die Adreßänderungsschaltung 22 legt die Ausgangssignale der Zwischenspeicherschaltung 21 an die Adreßeingänge A0-A7 des RAM 13 in dem Fall an, in dem kein Lesesteuersignal ME von der Datenanforderungs-Empfangsschaltung 18 ausgegeben wird, und legt die von der Adreßänderungsschaltung 22 ausgegebenen und in der Leseadreß-Eingangsschaltung 23 gehaltenen Daten an die Adresseneingänge A0-A7 in dem Fall an, in dem das Lesesteuersignal ME ausgegeben wird. Falls das Datenanforderungssignal REQ von außen angelegt wird, wird auf das RAM 13 deshalb entsprechend der von außen angelegten Adresse zugegriffen.
Andererseits ist eine "1"-Ausgangsschaltung 29 zum Schreiben der logischen "1" in das Prüfbit des RAM 13 an einer aus dem Datenbus 12 herausgeführten Leitung vorgesehen, die mit dem Prüfbit des RAM 13 in Verbindung steht. Die "1"-Ausgangsschaltung 29 gibt die "1" an den Datenbus 12 in Erwiderung auf das Taktsignal Q50 aus, was das RAM 13 in einen Schreibzustand versetzt. Deshalb wird zu den Zeitpunkten, zu denen die Bereiche G, H und I der Subcodes Q im RAM 13 gespeichert werden, gleichzeitig "1" in das Prüfbit eingespeichert.
Außerdem wird eine Prüfimpuls-Erzeugungsschaltung 30 mit Hilfe eines UND-Gatters 31, das ein invertiertes Signal von der Verbindungsleitung von dem Prüfbit vom Datenbus 12, das Taktsignal Q25 und das Schreib-Steuersignal TNO empfängt, und eines RS-Flip-Flops 32 aufgebaut, das mit Hilfe eines Ausgangssignals des UND-Gatters 31 gesetzt und mit Hilfe eines invertierten Signals eines Signals zurückgesetzt wird, das an den Schreib-Steuereingang WE des RAM 13 angelegt wird. Wenn die Daten vom RAM 13 zu dem Zeitpunkt des Taktsignals Q25 gelesen werden, wird, falls das Prüfbit "0" ist, das heißt keine Daten in die Adresse geschrieben wurden, das RS-Flip-Flop gesetzt und falls Daten eingeschrieben wurden und deshalb das Prüfbit "1" ist, wird das RS- Flip-Flop 32 nicht gesetzt. Das RS-Flip-Flop 32 wird dann zurückgesetzt, wenn das Einschreiben des RAM 13 zum Zeitpunkt des Taktsignals Q50 durchgeführt wird. Dies bedeutet, daß die Impulse von der Prüfimpuls-Erzeugungsschaltung 30 nur erzeugt werden, wenn Daten aus den Bereichen G, H und I entsprechend und anfänglich in entsprechenden Adressen des RAM 13 geschrieben werden, und zwar deshalb, weil eine Anzahl von Daten, wie dies in Fig. 3 dargestellt ist, im Einlaufbereich aufgezeichnet ist und Schreiboperationen von den gleichen Daten wiederholt durchgeführt werden; um irrtümliche Fehlbedienungen zu vermeiden, kann unter Berücksichtigung der Schreibfunktionen der gleichen Daten nur ein Impuls erzeugt werden.
Ein Zähler 33, an den ein Ausgangssignal der Prüfimpuls- Erzeugungsschaltung 30 angelegt wird, ist ein 8-Bit-BCD- Zähler und zählt von "00" bis "99". Solch ein Zählvorgang des Zählers 33 wird durch entsprechende Ausgangssignale einer "A0"-, "A1"- oder "A2"-Erfassungsschaltung 34 gesteuert. Im einzelnen wird in dem Fall, in dem die Daten, die in dem Bereich B der Subcodes Q aufgezeichnet sind, die in dem ersten Schieberegister 9 gespeichert sind, dem Index "A0", "A1" oder "A2" entsprechen, der Zählvorgang des Zählers 33 gesperrt. Deshalb stimmt ein Zählwert des Zählers 33 mit den der Anzahl der Musikstücke entsprechenden Daten überein, die im RAM 13 gespeichert sind.
Ferner sind eine erste Zwischenspeicherschaltung 35 und eine zweite Zwischenspeicherschaltung 36, die jeweils für 24 Bit aufgebaut sind, mit dem Datenbus 12 verbunden, wobei ein Zwischenspeichervorgang der ersten Zwischenspeicherschaltung 35 mit Hilfe des Lesetaktsignals WD1 gesteuert wird und ein Zwischenspeichervorgang der zweiten Zwischenspeicherschaltung 36 mit Hilfe des Lesetaktsignals WD33 gesteuert wird. Ausgangssignale der ersten und der zweiten Zwischenspeicherschaltung 35 und 36 werden an einen Wähler 37 angelegt. Zudem ist eine dritte Zwischenspeicherschaltung 38 für 8 Bit aufgebaut, wobei an einen Eingang von dieser 8-Bit-Ausgangssignale des ersten Schieberegisters 9 angelegt werden, die den Bereich G der Subcodes speichern, und wobei ein Ausgangssignal von dieser zusammen mit einem Ausgangssignal von der Leseadreß-Eingangsschaltung 23 an eine Koinzidenzerfassungsschaltung 39 angelegt wird. Ein Zwischenspeicherbetrieb der dritten Zwischenspeicherschaltung 38 wird mit Hilfe eines Ausgangssignals von einer "A1-" Erfassungsschaltung 34 gesteuert, die erfaßt, daß die Daten, die in der Zwischenspeicherschaltung 21 zwischengespeichert werden, dem Index "A1" entsprechen, und deshalb wird die Titelnummer N (Fig. 3), die das letzte Musikstück repräsentiert, das in dem Bereich G in den Subcoden Q aufgezeichnet ist, in denen "A1" aufgezeichnet ist, in der dritten Zwischenspeicherschaltung 38 zwischengespeichert. Die Koinzidenzerfassungsschaltung 39 ist mit Hilfe einer Koinzidenzschaltung 40, die erfaßt, ob Daten von der Leseadreß-Eingangsschaltung 23 und der dritten Zwischenspeicherschaltung 38 miteinander übereinstimmen oder nicht, und einem D-Flip-Flop 41 aufgebaut, das solch ein Koinzidenzausgangssignal abruft. Ein Takt des D-Flip- Flops 41 ist das Taktsignal WD16 zum Inkrementieren der Adreßeingangsschaltung 23. Ein Ergebnis der Koinzidenzerfassung der Daten vor dem Inkrementieren in der Leseadreß-Eingangsschaltung 23, das heißt die von außen angelegte Adresse und die Daten von -der dritten Zwischenspeicherschaltung 38, wird deshalb von einem Ausgang Q des D-Flip-Flops 41 ausgegeben, nachdem das Taktsignal WD16 erzeugt wurde, und das Ausgangssignal wird an die Adreßänderungsschaltung 20 angelegt. Die Adreßänderungsschaltung 20 gibt abwechselnd eine Adresse der Leseadreß-Eingangsschaltung 23 und die Daten aus, die der Adresse "A2" entsprechen und gibt die Adresse "A2" aus, wenn die Koinzidenzausgangssignale von dem D-Flip-Flop 41 daran angelegt werden.
Der Wähler 37 wird mit Hilfe des Lesesteuersignals ME von der Datenanforderungs-Empfangsschaltung 18 gesteuert und gibt die Subcodes Q, die in dem ersten Schieberegister 9 gespeichert sind, zu einem zweiten Schieberegister 42 aus, falls kein Lesesteuersignal ME ausgegeben wird, das heißt keine Datenanforderung von außen erfolgt. Wenn das Lesesteuersignal ME entsprechend der Datenanforderung von außen ausgegeben wird, gibt der Wähler 37 ein Ausgangssignal der ersten Zwischenspeicherschaltung 35 anstelle von Bitausgangssignalen des ersten Schieberegisters 9 ab, das die Bereiche G, H und I der Subcodes Q speichert, und gibt ein Ausgangssignal der zweiten Zwischenspeicherschaltung 36 anstelle von Bitausgangssignalen des ersten Schieberegisters 9, das die Bereiche C, D, und E der Subcodes Q speichert, zu dem zweiten Schieberegister 42 ab. Das zweite Schieberegister 42 ist für insgesamt 88 Bit gebaut, die 80 Bit zum Empfangen der Daten von dem Wähler 37 und 8 Bit zum Empfangen der Daten von dem Zähler 33 einschließen. Die Daten, die in dem zweiten Schieberegister 42 gehalten werden, werden von einer Außenklemme DOUT in einer bitseriellen Weise gemäß Schiebetakten SCK ausgegeben, die von außen angelegt werden.
Zudem können die Schiebetakte SCK innerhalb der integrierten Schaltung erzeugt werden. In solch einem Fall werden die intern erzeugten Schiebetakte SCK an das zweite Schieberegister 42 angelegt und synchron zu den vom zweiten Schieberegister 42 abgegebenen Daten in einer bitseriellen Weise nach außen abgegeben.
Als nächstes wird der Betrieb des oben beschriebenen Ausführungsbeispiels unter Bezug auf Fig. 1 beschrieben.
Zuerst wird der Vorgang beschrieben, bei dem der optische Aufnehmer das EFN-Signal des Einlaufbereichs der CD ließt und die Subcodes in dem RAM 13 gespeichert werden.
Beim Lesen werden die Subcodes Q in dem ersten Schieberegister 9 für alle 98 Frames gespeichert und, wenn die Subcodes Q vollständig sind, entsprechende Daten in den Zwischenspeicherschaltungen 11, 16 und 21 gehalten. Da die Titelnummer, die in dem Bereich A der Subcodes Q im Einlaufbereich aufgezeichnet ist, "00" ist, das heißt, durch die Titelnummer-Null-Erfassungsschaltung 17 erfaßt wurde, wird das Schreib-Steuersignal TNO davon ausgegeben, um das RAM 13 so in ein Schreibzustand zu bringen. Zum gleichen Zeitpunkt werden, wie dies in Fig. 3 dargestellt ist, da die Titelnummer, die in dem Bereich B der Subcodes Q aufgezeichnet ist, als die Adreßdaten von der Zwischenspeicherschaltung 21 über die Adreßänderungsschaltung 22 an das RAM 13 angelegt wird, und zwar bei der Adresse, die durch die Adreßdaten dargestellt wird, die Daten von der Zeit der Musikstücke, die in den Bereichen G, H und I der Subcodes Q gespeichert sind, wie dies in Fig. 3 dargestellt ist, die Framedaten davon und "1", die mit Hilfe der "1"- Ausgangsschaltung 29 erzeugt wird, während der Zeitgabe des Taktsignals Q50 in dem RAM 13 gespeichert. Wenn das nächste Taktsignal Q25 erzeugt wird, wird das RAM 13 dann in einen Lesezustand versetzt. Falls die Adresse der Zwischenspeicherschaltung 31 nicht geändert ist, wird zu diesem Zeitpunkt das Prüfbit "1" gelesen, das bei dieser Adresse gespeichert ist, und deshalb kann das RS-Flip-Flop 32 von der Prüfimpuls-Erzeugungsschaltung 30 nicht gesetzt werden, und das RS-Flip-Flop 32 wird gesetzt und der Zähler 33 hochgezählt, falls die Adresse der Zwischenspeicherschaltung 21 geändert wurde.
Durch Wiederholen solch eines Speichervorgangs werden alle der in Fig. 3 dargestellten Daten im RAM 13 bei Adressen gespeichert, die mit Hilfe der Titelnummer und der Indizes "A0", "A1" und "A2" adressiert sind.
Da ein Zählvorgang des Zählers 33 mit Hilfe des Ausgangssignals der Erfassungsschaltung 34 gesperrt wird, wenn die Adressen, die in der Zwischenspeicherschaltung 21 gehalten werden, "A0", "A1" und "A2" sind, nimmt der gezählte Wert des Zählers 33 zudem einen Zahlenwert an, der für die Anzahl der Musikstücke repräsentativ ist. Wenn die Erfassungsschaltung 34 "A1" erfaßt, wird ferner die Titelnummer N des letzten Musikstücks, die im Bereich G des Index "A1" aufgezeichnet ist, in der Zwischenspeicherschaltung 38 in Erwiderung auf das Erfassungsausgangssignal gehalten.
Als nächstes wird im nachfolgenden der Lesebetrieb behandelt, wenn der Microcomputer das Datenanforderungssignal REQ an die Datenanforderungs-Empfangsschaltung 18 anlegt.
Wenn die Datenanforderungs-Empfangsschaltung 18 das Lesesteuersignal ME ausgibt, wird das RAM 13 zur Zeitgabe des Taktsignals WD1 in einen Lesezustand versetzt und die Titelnummer, die von dem Microcomputer (nicht dargestellt) an die Leseadreß-Eingangsschaltung 23 angelegt wird, wird über die Adreßänderungsschaltungen 24 und 22 an das RAM 13 angelegt, so daß die Daten gelesen werden können, die bei der Adresse gespeichert sind. Die so gelesenen Daten werden in der ersten Zwischenspeicherschaltung 35 gehalten, die über den Datenbus 12 durch das Taktsignal WD1 gesteuert wird. Wenn das Taktsignal WD16 erzeugt wird, wird in der Leseadreß-Eingangsschaltung 23 ferner +1 zu der Titelnummer addiert, die zuvor von dem Microcomputer eingegeben wurde, um so die Daten der nächsten Titelnummer zu erzeugen. Wenn das Taktsignal WD33 erzeugt wurde, wird das RAM 13 dann erneut in einen Lesezustand versetzt, so daß die Daten gelesen werden können, die bei der Adresse gespeichert werden, auf die mit Hilfe der Daten der nächsten Titelnummer zugegriffen wird. Die so gelesenen Daten werden in der zweiten Zwischenspeicherschaltung 36 gehalten, die mit Hilfe des Taktsignals WD33 über den Datenbus 12 gesteuert wird.
In dem Fall, in dem die Titelnummer, die von außen an die Leseadreß-Eingangsschaltung 23 angelegt wird, mit den Daten übereinstimmt, die der Titelnummer des letzten Musikstücks entsprechen, die in der dritten Zwischenspeicherschaltung 38 gehalten werden, werden andererseits zum Zeitpunkt des Taktsignals WD1 die Daten des letzten Musikstücks unter Verwendung der Titelnummer des letzten Musikstücks als einer Adresse vom RAM 13 eingelesen, und die selbe wird in der ersten Zwischenspeicherschaltung 35 zwischengespeichert. Zum Zeitpunkt des Taktsignals WD33 wird, entsprechend des vom D-Flip-Flop 41 ausgegebenen Koinzidenzausgangssignals, anstelle der inkrementierten Adresse auf die Adresse "A2" zugegriffen, so daß die Anfangszeit des Auslaufbereichs und die Framenummer, die in der Adresse von "A2" gespeichert sind, vom RAM 13 zur zweiten Zwischenspeicherschaltung 35 übertragen werden können.
Dann werden zwei Arten von Daten, die in der ersten und zweiten Zwischenspeicherschaltung 35 und 36 gehalten werden, über den Wähler 37 an das zweite Schieberegister 42 angelegt, und die Daten, die der Anzahl der Musikstücke entsprechen, die in dem Zähler 33 gehalten werden, werden auch an das zweite Schieberegister 42 angelegt, und diese Daten werden in einer bitseriellen Weise nach außen abgegeben.
Deshalb können durch das Anlegen einer Titelnummer vom Microcomputer nicht nur die Daten, die der Titelnummer entsprechen, sondern auch die Daten, die der nächsten Titelnummer entsprechen und die Daten, die der Anzahl der Musikstücke entsprechen, abgerufen werden. In dem Fall, in dem die Titelnummer des letzten Musikstücks bezeichnet wird, ist es ferner möglich, nicht nur die Daten des letzten Musikstücks abzurufen, sondern auch die Anfangszeit und die Framenummer des Auslaufbereichs, und deshalb kann die Spielzeit des letzten Musikstücks durch einen einfachen Subtraktionsvorgang berechnet werden.

Claims

1. Eine integrierte Schaltung für einen CD-Spieler, die mittels einer Außeneinheit, beispielsweise einem Microcomputer gesteuert wird, aufweisend:

(1) einen EFN (8-zu-14-Modulation)-Dekodierer (4), der ein von einer Compact-Disk eingelesenes EFN-Signal in Symbole mit jeweils 8 Bit umwandelt; und

(2) ein erstes Register (9), das von dem EFN-Dekodierer ausgegebene Subcode speichert;

gekennzeichnet durch

(3) einen Datenbus (12), der innerhalb der integrierten Schaltung angeordnet und mit verschiedenen Elementen von dieser zum Übertragen von Daten zwischen diesen verbunden ist;

(4) eine Speicherschaltung (13), die über den Datenbus

(12) mit dem ersten Register (9) zum Speichern von Daten verbunden ist, die in einem ersten Bereich der Subcode aufgezeichnet sind, wobei das erste Register ein Schieberegister ist;

(5) eine Lese-/Schreib-Steuerschaltung (15), die das Einschreiben in die Speicherschaltung (13) und das Auslesen aus dieser entsprechend Daten, die in einem zweiten Bereich der Subcode aufgezeichnet sind, und einem von der Außeneinheit angelegten Lese-/Schreib- Anforderungssignal steuert;

(6) eine Adressensteuerschaltung (14), die in einem dritten Bereich der Subcode aufgezeichnete Daten und von der Außeneinheit angelegte Adressendaten an die Speicherschaltung entsprechend als eine Einschreibadresse oder eine Ausleseadresse anlegt;

(7) eine Wähleinrichtung (37), die wahlweise aus der Speicherschaltung eingelesene Daten und in dem ersten Schieberegister (9) gespeicherte Daten von den Subcoden ausgibt; und

(8) ein zweites Schieberegister (42), das ein Ausgangssignal der Wähleinrichtung empfängt und eingegebene Daten in Erwiderung auf einen Takt zur Außeneinheit aussendet.

2. Eine integrierte Schaltung nach Anspruch 1, wobei der Takt von der Außeneinheit an das zweite Schieberegister (42) angelegt wird.

3. Eine integrierte Schaltung nach Anspruch 1, wobei der an das zweite Schieberegister angelegte Takt innerhalb der integrierten Schaltung erzeugt wird.

4. Eine integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei die Speicherschaltung (13) eine Einrichtung zum Speichern der Daten, die in dem ersten Bereich der Subcode aufgezeichnet sind, und eines den Daten zugeordneten Prüfbits einschließt, ferner aufweisend:

eine Schreibeinrichtung (29), die einen vorbestimmten logischen Wert in das Prüfbit schreibt, wenn die in dem ersten Bereich der Subcode aufgezeichneten Daten geschrieben werden;

eine Prüfimpuls-Erzeugungsschaltung (30), die Impulse entsprechend dem Wert des gelesenen Prüfbits erzeugt; und einen Zähler (33), der die Impulse von der Prüfimpuls- Erzeugungsschaltung zählt und einen Zählwert des Zählers dem zweiten Schieberegister (42) anlegt.

5. Eine integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die Adressensteuerschaltung (14) eine Inkrementiereinrichtung (23), die von der Außeneinheit angelegte Adressendaten inkrementiert, und eine Einrichtung (22) zum aufeinanderfolgenden Anlegen eines Ergebnisses der Inkrementiereinrichtung an die Adressendaten, die von der Außeneinheit an die Speicherschaltung angelegt werden, einschließt, ferner aufweisend:

eine erste Zwischenspeicherschaltung (35), die Daten zwischenspeichert, die entsprechend der von der Außeneinheit zugeführten Adresse gelesen werden; und

eine zweite Zwischenspeicherschaltung (36), die Daten zwischenspeichert, die entsprechend den inkrementierten Adressendaten gelesen werden, wobei die Wähleinrichtung Einrichtungen zum wahlweisen Ausgeben eines Ausgangssignals des ersten Schieberegisters oder von Ausgangssignalen der ersten und der zweiten Zwischenspeicherschaltung einschließt.

6. Eine integrierte Schaltung nach einem der Ansprüche 3 bis 5, ferner aufweisend eine Erfassungseinrichtung (34), die erfaßt, daß die Daten des dritten Bereichs der in dem ersten Schieberegister gespeicherten Subcode spezifische Daten sind, eine dritte Zwischenspeicherschaltung (38), die vorbestimmte Daten des ersten Bereichs in Erwiderung auf ein Ausgangssignal der Erfassungseinrichtung (34) zwischenspeichert, und

eine Koinzidenzerfassungsschaltung (39), die erfaßt, daß sowohl die von der Außeneinheit angelegten Adressendaten als auch die in der dritten Zwischenspeicherschaltung (38) zwischengespeicherten Daten miteinander übereinstimmen, wobei die Adressensteuerschaltung (14) eine Adressenänderungsschaltung (20, 22) einschließt, die in Erwiderung auf ein Erfassungsausgangssignal der Koinzidenzerfassungsschaltung (39) vorbestimmte Adressendaten zu der Adressensteuerschaltung (14) anstelle der inkrementierten Adressendaten ausgibt.