-
DER ERFINDUNG ZUGRUNDE
LIEGENDER, ALLGEMEINER STAND DER TECHNIK
-
Die vorliegende Erfindung bezieht
sich auf eine digitale Logikschaltung und, im Besonderen, auf eine
BiCMOS-Logikschaltung mit einer größeren Ansteuerung und Geschwindigkeit
bei niedriger Spannung als konventionelle BiCMOS Logikschaltungen.
-
Eine konventionelle BiCMOS-Logischaltung ist
so konstruiert, dass sie die Leistungsverstärkung der Bipolarstufe nutzt,
um die Geschwindigkeit und Ansteuerung der CMOS-Elemente zu verbessern. Eine
solche BiCMOS-Logikschaltung ist in dem US-Patent 5 001 365 dargestellt. Eine,
in dem typischen 5-Volt-Versorgungsbereich arbeitende BiCMOS-Schaltung
weist auf Grund der erhöhten
Geschwindigkeit und Ansteuerung gegenüber einer reinen CMOS-Schaltung
mit äquivalenten
Bauelementstrukturen einen deutlichen Vorteil auf. Da die Betriebsspannung
auf 3 Volt und darunter abfällt,
verringert sich die Leistung der BiCMOS-Schaltung an dem Emitter-Basis-Übergang
der Bipolaranordnungen signifikant. BiNMOS- und quasi-komplementäre BiCMOS-Anordnungen
wurden als Niederspannungsalternativen zu normalen BiCMOS-Anordnungen
verwendet.
-
Ein Beispiel eines BiCMOS-Standardwechselrichters 100 ist
in 1 dargestelllt. Ein
von CMOS-Wechselrichter U1 angesteuerter Transistor Q1 sieht den
Pull-up und ein von NMOS-Transistor N1 angesteuerter Transistor
Q den Pull-down vor. Ein kleiner CMOS-Wechselrichter U2 ist parallel
zu der BiCMOS-Schaltung angeordnet, um den Ausgang komplett an Erde
oder VCC zu legen. Obgleich dieser Schaltkreis eine hervorragende
Leistung bei VCC = 5 Volt vorsieht, verliert die BiCMOS-Standardschaltung beträchtliche
Geschwindigkeit, insbesondere bei einem Übergang von H nach L, da VCC
auf 3 Volt und darunter abfällt.
Um bei Transistor Q den Ausgang herunterzusetzen, muss Transistor
N1 ausreichend leiten, um die erforderliche Basisansteuerung vorzusehen,
was bedeutet, dass Transistor N1 eine ausreichende Gate-Source-Spannung
(Vgs) aufweisen müsste. Wenn zum Beispiel Transistor
N1 einen Schwellwert von 0,8 Volt aufweisen würde und für Transistor Q2 ein Basis-Emitter-Abfall
von 0,7 Volt erforderlich wäre,
müsste die
Eingangsspannung 1,5 Volt überschreiten,
damit der Ausgang in den L-Zustand versetzt wird. Beträgt die Eingangssignalschwingung
lediglich 3 Volt, ist der Eingang auf halbem Wege durch seinen Übergang
von L nach H, bevor der Pull-down zu leiten beginnt. Zudem würde, wenn
ein weiterer BiCMOS-Treiber das Eingangssignal erzeugen würde, das
dynamische, hohe Signal lediglich VCC-Vbe oder
2,3 Volt betragen, wobei die Geschwindigkeit an dem Ausgang weiter
verringert würde.
-
Eine alternative, quasi-komplementäre BiCMOS-Schaltung
(QCBiCMOS) 200 ist in einem Versuch zur Verbesserung der
konventionellen BiCMOS-Schaltung in 2 dargestellt.
Die QCBiCMOS-Schaltung sieht einen PMOS-Transistor P1 vor, welcher
von einem Wechselrichter U3 angesteuert wird, so dass an dem Gate
von Transistor P1 eine volle Vgs = VCC erzeugt
werden kann, um die Basisansteuerung für Transistor Q2 zu verbessern.
Jedoch ruft Wechselrichter U3 eine Verzögerungszeit hervor, was auf
Kosten der Geschwindigkeit geht.
-
Ein weiterer Versuch zur Verbesserung
der BiCMOS-Schaltung 300 von 1 ist
in 3 dargestellt. Diese
BiNMOS-Schaltung sieht einen Wechselrichter U1, welcher zwischen
dem Eingang und der Basis eines Transistors Q1 geschaltet ist, und
einen Wechselrichter U2 vor, welcher zwischen dem Eingang und dem
Ausgang der BiNMOS-Schaltung geschaltet
ist. Diese Schaltung bietet eine hervorragende Leistung bei sehr
niedrigem VCC, wenn VCC unter 2 Volt liegt, wobei jedoch der in
dem Pull-down verwendete NMOS-Wechselrichter U2 nicht die Treiberstärke eines
komplementären
BiCMOS aufweist.
-
Infolgedessen wäre es wünschenswert, eine BiCMOS-Logikschaltung
vorzusehen, welche bei Schaltkreisen mit einem VCC von 3,6 Volt
und darunter einen BiC-MOS-Betrieb
mit hoher Geschwindigkeit und hoher Ansteuerung vorsehen kann.
-
US-A-5 315 187, US-A-4 649 294 und US-A-5
111 076 offenbaren jeweils eine Logikschaltung zum Empfang eines
Eingangssignals an einem Eingangsanschluss und zur Abgabe eines
Ausgangssignals an einem Ausgangsanschluss, wobei das Ausgangssignal
auf das Eingangssignal anspricht; diese Logikschaltung weist auf:
ein
Pull-up-Element mit einem Steuereingang, welcher auf das Eingangssignal
anspricht, und einer Hauptstrombahn, welche zwischen einer ersten Spannungsversorgung
und dem Ausgangsanschluss geschaltet ist;
ein Pull-down-Element
mit einem Steuereingang und einer Hauptstrombahn, welche zwischen
einer zweiten Spannungsversorgung und dem Ausgangsanschluss geschaltet
ist; sowie
ein Schaltelement mit einer ersten leitenden Elektrode,
welche an den Eingangsanschluss gekoppelt ist, einer zweiten leitenden
Elektrode, welche an das Pull-down-Element gekoppelt ist, sowie einem Steuereingang,
welcher an den Ausgangsanschluss gekoppelt ist, um Strom von dem
Eingangsanschluss zu dem Steuereingang des Pull-down-Elements selektiv zu
leiten, wenn das Ausgangssignal einem vorgegebenen Wert entspricht.
-
Insbesondere US-A-S 315 187 offenbart
einen Wechselrichter, welcher zu schalten ist und zwischen Eingang
A und dem Schaltelement gekoppelt ist. Darüber hinaus offenbart US-A-4
649 294 einen zu schaltenden MOS-Transistor 27, welcher zwischen
dem Eingangs- und Ausgangsanschluss der Logikschaltung vorgesehen
ist. Des Weiteren offenbart US-A-S 111 076 das Schaltelement, welches sich
in dem nicht leitenden Zustand befindet, wenn der Ausgangsanschluss
im H-Zustand ist.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Es ist Aufgabe der vorliegenden Erfindung, eine
BiCMOS-Logikschaltung mit größerer Geschwindigkeit
und Ansteuerung gegenüber
anderen Schaltungsanordnungen bei niedrigen Versorgungsspannungen
vorzusehen.
-
Weiterhin ist es Aufgabe der vorliegenden Erfindung,
eine BiCMOS-Logikschaltung
vorzusehen, welche die Verstärkung
eines Bipolartransistors einsetzt, um die Geschwindigkeit und Treiberstärke von
CMOS-Transistoren zu erhöhen.
-
Darüber hinaus ist es Aufgabe der
vorliegenden Erfindung eine BiCMOS-Logikschaltung vorzusehen, welche ein
Eingangssignal einsetzt, um den Pull-down-Teil der Schaltung anzusteuern.
-
Weitere Aufgaben und Vorteile der
vorliegenden Erfindung liegen zum Teil auf der Hand und sind zum
Teil aus der Beschreibung und der Zeichnung ersichtlich.
-
Im Allgemeinen ist gemäß der vorliegenden Erfindung
eine BiCMOS-Logikschaltung
vorgesehen, welche die Merkmale der vollen BiCMOS-Ansteuerung mit
maximaler Geschwindigkeit, wie in Anspruch 1 ausgeführt, verbindet.
Die Basisstruktur einer BiCMOS-Logikschaltung gemäß der Erfindung
weist ein Schaltelement auf, welches ermöglicht, dass das Pull-down-Element
durch das Eingangssignal direkt angesteuert wird, ohne dabei zuerst
eine NMOS-Anordnung umschalten zu müssen.
-
Die vorliegende Erfindung weist daher
Konstruktionsmerkmale, Kombinationen von Elementen und Anordnungen
von Teilen auf, welche in der nachfolgenden Beschreibung erläutert werden,
wobei der Schutzumfang der Erfindung in den Ansprüchen angegeben
ist.
-
KURZBESCHREIBUNG DER ZEICHNUNG
-
Ausführungsbeispiele der Erfindung
sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben.
Es zeigen:
-
1 – ein elektrisches
Schaltbild einer BiCMOS-Logikschaltung nach dem Stand der Technik;
-
2 – ein elektrisches
Schaltbild einer quasi-komplementären BiCMOS-Logikschaltung;
-
3 – ein elektrisches
Schaltbild einer BiNMOS-Logikschaltung nach dem Stand der Technik;
-
4 – ein elektrisches
Schaltbild einer BiCMOS-Inverterschaltung gemäß einem ersten Ausführungsbeispiel
der vorliegenden Erfindung;
-
5 – ein elektrisches
Schaltbild einer BiCMOS-Inverterschaltung gemäß einem zweiten Ausführungsbeispiel
der vorliegenden Erfindung;
-
6 – ein elektrisches
Schaltbild einer BiCMOS-Pull-down-Schaltung zur Verwendung in einer Logikschaltung
gemäß der vorliegenden
Erfindung;
-
7 – ein elektrisches
Schaltbild einer BiCMOS-Inverterschaltung gemäß einem dritten Ausführungsbeispiel
der vorliegenden Erfindung;
-
8 – ein elektrisches
Schaltbild einer BiCMOS-Inverterschaltung gemäß einem vierten Ausführungsbeispiel
der vorliegenden Erfindung;
-
9 – ein elektrisches
Schaltbild einer BiCMOS-Inverterschaltung gemäß einem fünften Ausführungsbeispiel der vorliegenden
Erfindung;
-
10 – ein elektrisches
Schaltbild einer BiCMOS-Inverterschaltung gemäß einem sechsten Ausführungsbeispiel
der vorliegenden Erfindung;
-
11 – ein elektrisches
Schaltbild einer BiCMOS-NOR-Logikschaltung gemäß der vorliegenden Erfindung;
sowie
-
12 – ein elektrisches
Schaltbild einer BiCMOS-NAND-Logikschaltung
gemäß der vorliegenden
Erfindung.
-
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSBEI-SPIELE
-
4 zeigt
eine BiCMOS-Inverterschaltung 400 gemäß einem ersten Ausführungsbeispiel
der vorliegenden Erfindung. Inverterschaltung 400 weist einen
Eingangsanschluss 412 und einen Ausgangsanschluss 414 auf.
Eingangsanschluss 412 ist mit einem Eingang von Wechselrichter
U1 verbunden, welcher mit einem Ausgang an die Basis von Transistor Q1
gekoppelt ist. Der Kollektor von Transistor Q1 ist an eine erste
Spannungsversorgung VCC und der Emitter von Transistor Q1 sowohl
an den Ausgangsanschluss 414 als auch den Kollektor von
Transistor Q2 und eine, sich aus Wechselrichtern U3 und U4 zusammensetzende
Inverter-Rückkopplungsreihe 416 gekoppelt.
Der Ausgang der Inverter-Rückkopplungsreihe 416 ist
an das Gate eines Transistors N1 gekoppelt. Die Source von Transistor
N1 ist mit Eingangsanschluss 412 verbunden, während der
Drain von Transistor N1 an die Source von Transistor N2 gekoppelt
ist. Das Gate von Transistor N2 ist mit dem Ausgang von Wechselrichter
U1, der Drain von Transistor N2 dagegen sowohl mit dem Emitter von
Transistor Q2 als auch der zweiten Spannungsversorgung, in diesem
Beispiel Erde, verbunden.
-
Es sollte offensichtlich sein, dass,
obgleich die Pull-up-Struktur von 4 die
gleiche wie die in der in 1 dargestellten
Schaltung nach dem Stand der Technik ist, die Pull-down-Struktur
von dieser insofern abweicht, als bei einem schwachen Logiksignal
an Eingangsanschluss 412 und einem starken Logiksignal
an Ausgangsanschluss 414 die Inverter-Rückkopplungsreihe 416 dem Gate
von Transistor N1 ein starkes Logiksignal zuführt, wodurch dieser eingeschaltet
wird und die Basis von Transistor Q1 auf der gleichen Spannung wie
die Spannung an Eingangsanschluss 412 gehalten wird. Das
Gate von Transistor N2 und die Basis von Transistor Q1 werden dann
von Wechselrichter U1 hoch gehalten, wodurch Transistor N2 und Transistor
Q1 eingeschaltet werden und ein starkes Logiksignal an Ausgangsanschluss 414 anliegt.
-
Sobald das Signal an Eingangsanschluss 412 einen Übergang
von L nach H beginnt, leitet Transistor N1 direkt von dem Eingangssignal
zu der Basis von Transistor Q2, um den Übergang von H nach L zu bewirken.
Darüber
hinaus schaltet Wechselrichter U1 Transistor Q1 und N2 ab. Sobald
das Logiksignal an Ausgangsanschluss 414 unter die Schaltschwelle
von Wechselrichter U4 gebracht wird, schalten Wechselrichter U3
und U4 um, wodurch Transistor N1 abgeschaltet wird.
-
5 zeigt
eine BiCMOS-Inverterschaltung 500 gemäß einem zweiten Ausführungsbeispiel
der Erfindung. Inverterschaltung 500 ist die gleiche wie Inverterschaltung 400,
mit der Ausnahme, dass Transistor N2 entfernt worden ist. Bei einigen
Einsätzen ist
es möglicherweise
nicht erforderlich, dass der Transistor N2 den Transistor Q2 ausgeschaltet
hält. Sobald
das Signal an Eingangsanschluss 512 schwach ist, hält Transistor
N1 den Transistor Q2 im ausgeschalteten Zustand. Beginnt das Eingangssignal
einen Übergang
von H nach L, würde
Transistor N1 solange nicht eingeschaltet werden, bis Wechselrichter
U3 und U4 umschalten, wobei jedoch die kapazitive Kopplung von Eingangsanschluss 512 über Transistor
N1 ausreichen kann, um Transistor Q2 ausgeschaltet zu halten.
-
Die Pull-down-Struktur 550 von 5, nämlich Transistor N1, Transistor
Q2 und Wechselrichter U3 und U4, ist in einer getrennten Ansicht
in 6 dargestellt. Die
Pull-down-Struktur 550 weist Transistor N1 mit einer Strombahn
zwischen Eingangsanschluss 512 und der Basis von Transistor
Q2 sowie einen, durch Wechselrichter U3 und U4 mit Ausgangsanschluss 514 verbundenen
Steuereingang auf. Der Betrieb dieses Schaltkreises ist oben unter Bezugnahme
auf die 4 und 5 näher erläutert.
-
Wenden wir uns nun 7 zu, welche ein elektrisches Schaltbild
einer BiCMOS-Inverterschaltung 700 gemäß einem dritten Ausführungsbeispiel der
Erfindung zeigt. Inverterschaltung 700 ist im Grunde genommen
die gleiche Schaltung wie die in 5 dargestellte,
jedoch mit einer zusätzlich
angeordneten Schottky-Diode D1, welche zwischen dem Drain von Transistor
N1 und dem Eingang von Wechselrichter U2 vorgesehen ist. Die Schottky-Diode
D1 sieht eine zusätzliche
kapazitive Kopplung vor, so dass der Transistor N1 den Transistor
Q ausgeschaltet halten kann.
-
8 zeigt
ein elektrisches Schaltbild einer BiCMOS-Logikschaltung gemäß einem
vierten Ausführungsbeispiel
der Erfindung. Die Logikschaltung 800 ist im Wesentlichen
die gleiche wie die Logikschaltung 400, mit der Ausnahme,
dass ein Widerstand R1 zwischen dem Drain von Transistor N1 und der
zweiten Spannungsversorgung an Stelle von Transistor N2 geschaltet
ist. Widerstand R1 wirkt so, dass er Transistor Q2 ausgeschaltet
hält, sobald
der Eingang seinen Übergang
vornimmt.
-
9 zeigt
ein elektrisches Schaltbild einer BiCMOS-Logikschaltung gemäß einem
fünften
Ausführungsbeispiel
der Erfindung. Logikschaltung 900 ist im Wesentlichen die
gleiche wie die in 4 dargestellte
Logikschaltung 400, mit der Ausnahme, dass das Gate von
Transistor N2 an den Ausgangsanschluss 414 gekoppelt ist.
-
Wir gehen nun weiter zu 10, welche ein sechstes
Ausführungsbeispiel
der BiCMOS-Logikschaltung zeigt. Logikschaltung 100 ist
ebenfalls im Prinzip die gleiche wie die in 4 dargestellte Logikschaltung 400,
mit der Ausnahme, dass Transistor Q2 durch einen Schottky-Transistor
Q2S ersetzt wird.
-
Wenden wir uns nun 11 zu, welche eine NAND-Gatter-Schaltung 1100 gemäß der Erfindung zeigt.
NAND-Gatter-Schaltung 1100 weist ein Paar Eingangsanschlüsse, Eingangsanschluss 1102A und Eingangsanschluss 1102B,
auf. Eingangsanschluss 1102A ist durch einen Wechselrichter
U1A an die Basis eines Bipolartransistors Q1A gekoppelt. Der Kollektor
eines Bipolartransistors Q1A ist mit einer ersten Spannungsversorgung
VCC verbunden, während der
Emitter an einen Ausgangsanschluss 1104 gekoppelt ist.
-
Eingangsanschluss 1102B ist
durch einen Wechselrichter U1B an die Basis eines Bipolartransistors
Q1B gekoppelt. Der Kollektor von Bipolartransistor Q1B ist mit der
ersten Spannungsversorgung VCC verbunden.
-
In NAND-Gatter-Schaltung 1100 ist
ebenfalls ein Logikbaustein 1108 mit einem NMOS-Transistor N1A,
NMOS-Transistor N1B, NMOS-Transistor N3A und einem NMOS-Transistor
N23B enthalten. Die Gates der NMOS-Transistoren N1A und N1B sind durch
Rückkopplungsverzögerungselement 1106, welches
zum Beispiel zwei Wechselrichter U3 und U4 in Reihenschaltung aufweist,
an Ausgangsanschluss 1104 gekoppelt. NMOS-Transistor N1A
weist eine Hauptstrombahn auf, welche zwischen Eingangsanschluss 1102A und
einem Ende einer Hauptstrombahn von NMOS-Transistor N3A geschaltet
ist, welcher mit einem Gate an Eingangsanschluss 1102B und
einem anderen Ende seiner Hauptstrombahn an die Basis eines Bipolartransistors
Q2 gekoppelt ist. Bipolartransistor Q2 weist einen, mit Ausgangsanschluss 1104 verbundenen
Kollektor und einen, mit einer zweiten Spannungsversorgung 1112,
zum Beispiel Erde, verbundenen Emitter auf.
-
NMOS-Transistor N1B weist eine Hauptstrombahn
auf, welche zwischen Eingangsanschluss 1102B und einem
Ende einer Hauptstrombahn von NMOS-Transistor N3B geschaltet ist.
NMOS-Transistor N3B ist mit einem Gate an Eingangsanschluss 1102A und
mit einem anderen Ende der Hauptstrombahn an die Basis von Bipolartransistor
Q2 gekoppelt.
-
NAND-Gatter-Schaltung 1100 enthält ebenfalls
NMOS-Transistor N2A, welcher ein, über Wechselrichter USA mit
Eingangsanschluss 1102A verbundenes Gate und eine Hauptstrombahn
aufweist, die zwischen der Basis von Bipolartransistor Q2 und einer
zweiten Spannungsversorgung 1112 vorgesehen ist, sowie
einen NMOS-Transistor N2B, welcher ein, über Wechselrichter USB mit
Eingangsanschluss 1102B verbundenes Gate und eine Hauptstrombahn aufweist,
die zwischen der Basis von Bipolartransistor Q2 und der zweiten
Spannungsversorgung 1112 vorgesehen ist. Die Schaltung
arbeitet ähnlich
wie die Logikschaltung 400, mit der Ausnahme, dass die
Eingangsanschlüsse 1102A und 1102B Strom
zu Transistor Q2 nur dann leiten, wenn sich die Eingänge A und
B auf einem hohen Logikpegel befinden.
-
12 zeigt
eine BiCMOS-NOR-Schaltung. NOR-Schaltung 1200 weist zwei
Eingangsanschlüsse 1202A und 1202B und
einen Ausgangsanschluss 1204 auf. NOR-Schaltung 1200 sieht ebenfalls
ein Pull-up-Element, Transistor Q1, zwei Pull-down-Elemente (Transistor
Q2A und Transistor Q2B) und die NMOS-Transistoren N1A und N1B vor.
Eingangsanschluss 1202A ist an die Source von NMOS-Transistor
N1A gekoppelt, welcher mit einem Drain an die Basis von Transistor
Q2A und mit einem Gate über eine
Rückkopplungsverzögerungsschaltung 1210, welche
Wechselrichter U3 und U4 aufweist, an den Ausgangsanschluss 1204 gekoppelt.
Ebenso ist Eingangsanschluss 1202B mit der Source von NMOS-Transistor
N1B verbunden, welcher mit einem Drain an die Basis von Transistor
Q2B und mit einem Gate über
Rückkopplungsverzögerungsschaltung 1210 an
Ausgangsanschluss 1204 gekoppelt ist. Die Eingangsanschlüsse 1202A und 1202B sind
ebenfalls mit einem Eingang von NOR-Gatter G1, welches mit einem
Ausgang an die Basis von Transistor Q1 gekoppelt ist, verbunden.
Der Kollektor von Transistor Q1 ist mit VCC und der Emitter von
Transistor Q1 mit Ausgangsanschluss 1204 verbunden. NOR-Schaltung 1200 arbeitet
insofern nach dem gleichen Prinzip wie Inverterschaltung 400,
als die Transistoren Q2A und Q2B jeweils durch Eingänge A und
B angesteuert werden, wenn den Eingangsanschlüssen 1202A und 1202B jeweils
ein starkes Logiksignal zugeführt
wird. Der Transistor, welcher mit dem Eingangsanschluss verbunden
ist, dem ein starkes Logiksignal zugeführt wird, leitet dann. Daher setzt,
wie bei einem NOR-Gatter, wenn sich einer oder beide Eingänge A und
B auf einem hohen Logikpegel befinden, entweder Transistor Q2A oder
Transistor Q2B oder aber beide Tranistoren den Ausgangsanschluss 1204 auf
den zweiten Spannungsversorgungsanschluss herunter. Ebenso ist,
wenn Eingänge
A und B sich nicht auf einem hohen Logikpegel befinden, Transistor
Q1 eingeschaltet, wodurch Ausgangsanschluss 1204 auf VCC
hochgesetzt wird.