DE3833931A1 - Verfahren zum herstellen einer dotierten isolierschicht - Google Patents

Verfahren zum herstellen einer dotierten isolierschicht

Info

Publication number
DE3833931A1
DE3833931A1 DE3833931A DE3833931A DE3833931A1 DE 3833931 A1 DE3833931 A1 DE 3833931A1 DE 3833931 A DE3833931 A DE 3833931A DE 3833931 A DE3833931 A DE 3833931A DE 3833931 A1 DE3833931 A1 DE 3833931A1
Authority
DE
Germany
Prior art keywords
layer
oxide
doped
layers
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE3833931A
Other languages
English (en)
Inventor
Karl-Heinz Kraus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE3833931A priority Critical patent/DE3833931A1/de
Publication of DE3833931A1 publication Critical patent/DE3833931A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer dotierten Isolierschicht zum elektrischen Isolieren von zwei übereinander angeordneten elektrisch leitenden Schichten in einer integrierten Halbleiterschaltung.
Strukturen integrierter Halbleiterschaltungen enthalten be­ kanntlich eine größere Anzahl von übereinander angeordneten Schichten aus unterschiedlichen Materialien und mit unter­ schiedlichen Dotierungen, die im Verlauf der Herstellung der integrierten Schaltung auf einem Substrat aus Halbleiterma­ terial gebildet werden. Die Schichten können aus dem Sub­ stratmaterial, aus Oxiden und auch aus Metall oder Metall­ legierungen bestehen. Zur Erzielung gewünschter Schaltungs­ funktionen werden die aus Halbleitermaterial bestehenden Schichten mit unterschiedlichen Stoffen dotiert, so daß dem­ entsprechend auch unterschiedliche Leitungstypen entstehen.
Die Schichten sind grundsätzlich voneinander elektrisch iso­ liert, und nur an ausgewählten Stellen werden jeweils zwi­ schen ausgewählten Schichtbereichen elektrische Verbindungen hergestellt, was letztendlich zur Bildung von Schaltungsele­ menten wie Transistoren, Dioden, und dergleichen mit dem ge­ wünschten Verhalten führt.
Zum elektrischen Isolieren übereinander angeordneter Schich­ ten wird in großem Umfang eine mit Phosphor dotierte Oxid­ schicht benutzt, die als dielektrische Isolierschicht zwi­ schen den Schichten wirkt. Beispielsweise wird in integrier­ ten Schaltungen aus Silizium sehr häufig eine solche Iso­ lierschicht zwischen einer Schicht aus polykristallinem Si­ lizium und einer darüber befindlichen Metallschicht ange­ bracht, die eine selektive Verbindung zwischen den in mehre­ ren Ebenen liegenden Schichten herstellt. Die Verbindung entsteht dabei jeweils dadurch, daß in der Isolierschicht Fenster gebildet werden, in denen die darunterliegende Schicht aus polykristallinem Silizium freiliegt, und daß dann über der Isolierschicht die Metallschicht erzeugt wird, die auch mit der polykristallinen Siliziumschicht in Kontakt kommt und somit die Stellen dieser Schicht miteinander ver­ bindet, an denen sie durch die Fenster zugänglich ist.
Als Isolierschicht wird, wie oben erwähnt wurde, ein mit Phosphor dotiertes Oxid verwendet, da diese Phosphordotie­ rung zu einer Verbesserung der elektrischen Stabilität bei­ trägt, indem eine Getterwirkung auf bewegliche Ionen ausge­ übt wird. Außerdem hat sich gezeigt, daß bei Verwendung eines solchen mit Phosphor dotierten Oxids als Isolier­ schicht durch eine Wärmebehandlung im Schmelzpunktbereich dieser Schicht die Konturen der Kontaktfenster geglättet werden können, was zur Folge hat, daß die Bedeckung mit dem nachträglich aufgebrachten Metall im Bereich der Kontaktfen­ sterränder beträchtlich verbessert werden kann.
Das Aufbringen der mit Phosphor dotierten Oxidschicht er­ folgt mittels eines chemischen Aufdampfprozesses. Für die Durchführung eines solchen Aufdampfprozesses gibt es ver­ schiedene Möglichkeiten:
  • 1. das Aufdampfen des dotierten Oxids bei atmosphärischem Druck unter Verwendung von Silan (SiH4), Phosphorwasser­ stoff (PH3) und Sauerstoff;
  • 2. chemisches Aufdampfen von dotiertem Oxid bei Unterdruck unter Verwendung von Silan oder Dichlorsilan (SiH2Cl2)′ Phosphorwasserstoff und Sauerstoff oder Stickstoffoxidul (N2O);
  • 3. chemisches Aufdampfen von dotiertem Oxid unter Verwendung eines aktivierten Plasmas mit Silan, Phosphorwasserstoff und Stickstoffoxidul;
  • 4. Aufdampfen mittels des TEOS-Prozesses unter Verwendung von Tetraethoxysilan (Si(OC2H5)4), Phosphorwasserstoff und wahlweise Sauerstoff.
Die bekannten Verfahren zum Aufbringen der dotierten Iso­ lierschicht in Form eines dotierten Oxids erforderten die Verwendung sehr giftiger Gase wie Phosphorwasserstoff (PH3) und Diboran (B2H6). Aus Sicherheitsgründen mußte der Auf­ dampfprozeß in gasdichten Räumen unter Beachtung spezieller Sicherheitsauflagen durchgeführt werden. Die bei der Durch­ führung des Prozesses verwendeten Geräte waren wegen der An­ wendung der sehr giftigen Gase kompliziert und teuer. Die gebildete Isolierschicht hatte bei dem Aufdampfverfahren keine gute Gleichmäßigkeit, so daß zusätzliche Schritte zur Erzielung einer ebeneren Oberfläche für die weitere Verar­ beitung erforderlich waren. Insbesondere waren die erzielten Schichtdicken ungleichmäßig, indem beispielsweise auf erhöh­ ten Stellen der Halbleiterstruktur eine größere Dicke als in vertieften Bereichen erhalten wurde.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs angegebenen Art zu schaffen, das jedoch bei der Durchführung wenig Aufwand erfordert und zusätzlich Isolier­ schichten mit verbesserten Eigenschaften ergibt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der unteren der zwei zu isolierenden Schichten eine Schicht aus undotiertem Oxid gebildet wird, daß auf der undotierten Oxidschicht eine Schicht aus einem dotierten Oxid mittels eines Aufschleudervorgangs gebildet wird und daß die beiden Oxidschichten dann durch eine Hochtemperaturbehandlung ver­ dichtet werden.
Ein Ausführungsbeispiel der Erfindung wird nun nachfolgend erläutert. Für die Beschreibung wird angenommen, daß die zu erzeugende dotierte Isolierschicht auf einer Schicht aus po­ lykristallinem Silizium gebildet werden soll.
Als erster Schritt wird auf der Siliziumschicht mittels eines chemischen Aufdampfprozesses eine erste Schicht aus Siliziumdioxid erzeugt. Das Aufbringen aus der Dampfphase erfolgt dabei bei niedrigem Druck unter Verwendung von Silan oder Dichlorsilan und Sauerstoff. Diese erste undotierte Oxidschicht wird mit einer Dicke von 600 nm gebildet.
Anschließend wird auf dieser undotierten Oxidschicht eine mit Phosphor dotierte Oxidschicht unter Anwendung eines Auf­ schleudervorgangs erzeugt. Bei diesem Vorgang wird das die Schicht bildende Material in flüssiger Form auf die zuvor gebildete undotierte Oxidschicht gegossen. Das die undotier­ te Oxidschicht und die darunter befindliche Schicht aus poly­ kristallinem Silizium tragende Substrat wird dabei mit einer relativ hohen Drehzahl gedreht, so daß die die Schicht bil­ dende Flüssigkeit von der Mitte aus durch die wirkende Zen­ trifugalkraft nach außen zum Rand des Substrats geschleudert wird. Dadurch entsteht eine relativ dünne Schicht mit gleich­ mäßiger Dicke. Die sich ergebende Dicke beträgt beispiels­ weise 150 nm.
Zur Bildung der dotierten Oxidschicht wird eine Flüssigkeit verwendet, die unter der Handelsbezeichnung "ACCUGLASS P-5" von der Firma Allied Chemicals, USA, hergestellt und ver­ trieben wird.
Im Anschluß an das Aufschleudern der dotierten Oxidschicht werden die erzeugten Schichten für eine Dauer von etwa 30 Minuten einer Wärmebehandlung bei einer Temperatur von etwa 900°C unterzogen. Diese Wärmebehandlung führt zu einer Verdichtung der erzeugten Oxide, also zu einer stärkeren Vernetzung der Oxidmaterialien.
Die Oberfläche der gebildeten dotierten Oxidschicht erweist sich wegen des Aufschleudervorgangs als relativ eben, so daß die anschließend durchzuführenden weiteren Verarbeitungs­ schritte, zu denen auch photolithographische Schritte gehö­ ren, mit besseren Ergebnissen durchgeführt werden können.
Da bei dem beschriebenen Verfahren das Aufbringen der phos­ phorhaltigen Schicht aus der flüssigen Phase heraus erfolgt, entstehen keine stark giftigen Dämpfe, so daß das Verfahren nicht in gasdichten Räumen durchgeführt werden muß.
Es sei bemerkt, daß das Verfahren nicht auf die Verwendung einer mit Phosphor dotierten Oxidschicht beschränkt ist; auch Bor kann als Dotierungsstoff angewendet werden.

Claims (5)

1. Verfahren zum Herstellen einer dotierten Isolierschicht zum elektrischen Isolieren von zwei übereinander angeordne­ ten elektrisch leitenden Schichten in einer integrierten Halbleiterschaltung, dadurch gekennzeichnet, daß auf der un­ teren der zwei zu isolierenden Schichten eine Schicht aus undotiertem Oxid gebildet wird, daß auf der undotierten Oxidschicht eine Schicht aus einem dotierten Oxid mittels eines Aufschleudervorgangs gebildet wird und daß die beiden Oxidschichten dann durch eine Hochtemperaturbehandlung ver­ dichtet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die undotierte Oxidschicht durch einen chemischen Aufdampf­ prozeß oder einen thermischen Abscheidungsprozeß gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Hochtemperaturbehandlung bei 900°C für eine Dauer von 30 Minuten durchgeführt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß als Dotierungsstoff in dem dotier­ ten Oxid Phosphor verwendet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß zur Erhöhung der Schichtdicke der dotierten Oxidschicht der Aufschleudervorgang und die Hoch­ temperaturbehandlung mehrmals hintereinander durchgeführt werden.
DE3833931A 1988-10-05 1988-10-05 Verfahren zum herstellen einer dotierten isolierschicht Ceased DE3833931A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3833931A DE3833931A1 (de) 1988-10-05 1988-10-05 Verfahren zum herstellen einer dotierten isolierschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3833931A DE3833931A1 (de) 1988-10-05 1988-10-05 Verfahren zum herstellen einer dotierten isolierschicht

Publications (1)

Publication Number Publication Date
DE3833931A1 true DE3833931A1 (de) 1990-04-12

Family

ID=6364463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3833931A Ceased DE3833931A1 (de) 1988-10-05 1988-10-05 Verfahren zum herstellen einer dotierten isolierschicht

Country Status (1)

Country Link
DE (1) DE3833931A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE2302148C2 (de) * 1972-01-18 1983-02-10 N.V. Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zur Herstellung eines Phosphorsilicatglasschichtmusters
DE3425531A1 (de) * 1984-07-11 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2302148C2 (de) * 1972-01-18 1983-02-10 N.V. Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zur Herstellung eines Phosphorsilicatglasschichtmusters
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE3425531A1 (de) * 1984-07-11 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Becker, F.S. et.al.: Low pressure deposition of high-quality SiO¶2¶ films by pyrolysis of tetraethy/orthosilicate. In: J. Vac. Sci. Technol. B5(6), Nov/Dez 1987, S. 1555-1563 *
Pai, Pei-Lin et.al.: Material Characteristics of Spin-Qu Glasses for Interlayer Dielectric Applications. In: J. Electrochem. Soc.: Solid-State Science and Technology, Nov. 1987, S. 2829-2824 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
DE112006001893B4 (de) 2005-07-29 2018-07-26 International Rectifier Corp. Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil und Verfahren zur Herstellung desselben

Similar Documents

Publication Publication Date Title
DE19620022C2 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
DE4118165C2 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit Schutzisolierschicht
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE3026026A1 (de) Halbleiterelement und verfahren zu seiner herstellung
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
EP0075874A2 (de) Verfahren zur Erzeugung elektrisch leitender Schichten
DE19630342C2 (de) Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat
DE1956964A1 (de) Halbleiter und deren Herstellungsmethode
DE19645033A1 (de) Verfahren zur Bildung eines Metalldrahtes
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE69724965T2 (de) Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels
DE2224515A1 (de) Verfahren zum Verdichten von Silikatgläsern
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE3833931A1 (de) Verfahren zum herstellen einer dotierten isolierschicht
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4135810C2 (de) Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
DE2658304A1 (de) Halbleitervorrichtung
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection