DE2213037C2 - Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode - Google Patents

Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode

Info

Publication number
DE2213037C2
DE2213037C2 DE2213037A DE2213037A DE2213037C2 DE 2213037 C2 DE2213037 C2 DE 2213037C2 DE 2213037 A DE2213037 A DE 2213037A DE 2213037 A DE2213037 A DE 2213037A DE 2213037 C2 DE2213037 C2 DE 2213037C2
Authority
DE
Germany
Prior art keywords
silicon
layer
exposed
silicon dioxide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2213037A
Other languages
English (en)
Other versions
DE2213037A1 (de
Inventor
Peter G. Bishops Stortford Hertfordshire Eldridge
Jack I. West Palm Beach Fla. Penton
Richard C.G. Harlow Essex Swann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2213037A1 publication Critical patent/DE2213037A1/de
Application granted granted Critical
Publication of DE2213037C2 publication Critical patent/DE2213037C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von MOS-Feldeffekttransistoren mit einer polykristallinen Silizium-Gate-Elektrode nach dem Oberbegriff des Anspruchs!.
Aus der Zeitschrift »Solid-State-Electronics«, Bd. 13, 1970, Seiten 1125 bis 1144, ist ein Verfahren nach dem Oberbegriff des Anspruchs I bekannt. Das Ätzen der polykristallinen Siliziumschicht wird dabei mit einer Lösung durchgeführt, die Fluorwasserstoffsäure und Salpetersäure in einem von der Stärke der zu ätzenden Schicht abhängigen Mengenverhältnis enthält Nicht nur zum Ätzen einer polykristallinen Siliziumschicht sondern auch bei den übrigen Ätzschritten des Herstellungsverfahrens — so zum Ätzen von Isolierschichtabdeckungen, z. B. aus Siliziumverbindungen, oder Metallschicht^ für Elektroden une* Leiterbahnen — ist es üblich, die bekannten sogenannten »nassen Ätzmittel« anzuwenden. Jedoch werden durch die Naßätzung bekanntlich — vgl. die Zeitschrift »SCP and Solid State Technology« Bd. 10 (1967), Nr. 12, Seiten 33 bis 38 — die Ätzmasken unterätzt, was häufig verschlechterte elektrische Eigenschaften der fertigen Halbleiterbauelemente ergibt.
In der US-Patentschrift 31 22 463 ist ein Ätzverfahren zur Herstellung von diffundierten Silizium-Halbleiterbauelementen beschrieben, bei dem eine Isolierschichtabdeckung aus thermisch auf einer Siliziumscheibe aufgewachsenem SiO;, auf der eine Maske aufgebracht ist, in einer aus Fluormonoxid bestehenden Gasatmosphäre mit einer Quecksilberhochdrucklampe bestrahlt und so ein von der Maske bestimmter Durchbruch geätzt wird.
Andere halogenhaltige organische Verbindungen sind nach den dori. gemachten Angaben bei den für Isolierschichtabdeckungen für Diffusionsverfahren brauchbaren Materialien nicht geeignet, weil sie zu beständig sind oder die Strahlung nicht ausreichend bestimmt zu handhaben ist.
Die Möglichkeit, bei der Herstellung von diffundierten Silizium-Planartransistoren SiO2-Schichten unter Verwendung von Photolackmasken in einer Gasatmosphäre von hochreinem Argon im sogenannten »Sputter-Ätzverfahren« zu ätzen, ist der Zeitschrift »SCP and Solid-State Technology« Bd. 10 (19fi7), Nr. 12, Seiten 33 bis 38 zu entnehmen. Die zu ätzende, mit einer SiO2-Schicht bedeckte und mk* einer Photolackschicht versehene Siliziumscheibe wird dazu auf einer dielektrischen . Hochfrequenzkathode, d. h. einer mit einer Schicht aus dielektrischem Material abgedeckten plattenförmigen Kathode angeordnet und dort dem lonenbeschuß ausgesetzt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von MOS-Feldeffekttransistoren mit polykristalliner Silizium-Gate-Elektrode anzugeben, bei dem die Zahl der Verfahrensschritte gegenüber dem oben angegebenen Herstellungsverfahren verringert und die Nachteile der Naßätzung beseitigt sind. Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung eines Verfahrens der im Oberbegriff des Anspruchs I angegebenen Art gelöst. Zweckmäßige Ausgestaltungen des Verfahrens nach der Erfindung sind in den Ansprüchen 2 und 3 angegeben.
Bei dem Verfahren nach der Erfindung kann zum Ätzen mit einer Glimmentladung eine Einrichtung angewandt werden, wie sie in der US-PS 34 85 666 in Verbindung mit der Verwendung zum Abscheiden einer Schicht aus Silizium, einer Siliziumverbindung oder einem anderen Material auf einem Substrat beschrieben ist.
Mit der aus der US-PS 34 85 666 bekannten Einrichtung kann auch bei dem Verfahren nach der Erfindung die Siliziumdioxidschicht auf dem Siliziumsubstrat in bekannter Weise abgeschieden werden. Jedoch kann die Siliziumdioxidschicht auch in bekannter
Weise durch thermisches Aufwachsen erzeugt werden.
Das Verfahren nach der Erfindung wird nun anhand der F i g, 1 bis 8 der Zeichnung näher erläutert. F i g, 1 bis 8 stellen den Aufbau eines MOS-Feldeffekttransistors mit polykristalliner Silizium-Gate-Elektrode nach verschiedenen Verfahrensschritten seiner Herstellung dar.
Fig. 1 zeigt ein Silhiumsubstrat 1, das z.B. eine Stärke von ,?5,4 bis 30,5 μΐη und einen Durchmesser von 3,8 cm aufweisen kann. Eine Schicht 2 aus Siliziumdioxid wird thermisch auf der Oberfläche des Siliziumsubstrats in einer Wasserdampfatmosphäre bei UOO0C bis zu einer Stärke von 20 μπι aufwachsen gelassen. Nach einem üblichen bekannten, eine elektrodenlose Glimmentladung benutzenden Verfahren wird dann eine Siliziumnitridschicht 3 mit einer Stärke von 30 μπι über der Siliziumdioxidschicht 2 bei 400° C abgelagert
Fig.2 zeigt eine Photolackmaske 4 über der Siliziumnitridschicht 3. Die Photolackmaske 4 läßt einen Teil 5 der Oberfläche der Siliziumnitridschicht 3 frei, in dem das Ätzen stattfindet Die Fhotolackmaske 4, die den Teil 5 der Oberfläche freigibt, wire*- in bekannter Weise hergestellt Mit einer Hochfrequenzglimmentladung werden der freiliegende Teil der Siliziumnitridschicht 3 und der darunterliegende Teil der Siliziumdioxidschicht 2 weggeätzt, bis der Oberflächenteil 6 des Siliziumsubstrats 1 freiliegt
Unter Verwendung einer Einrichtung der aus der US-PS 34 85 666 bekannten Art wird die Hochfrequenzglimmentladung durch Anlegen einer Hochspannung einer Frequenz von 1 MHz aus einem Hochfrequenzgenerator von 1,5 kW an die Elektroden außerhalb der die Atmosphäre aus Fluor oder einer Fluorverbindung wie z. B. Kohlenstofftetrafluorid (CF+) enthaltenden Glocke erzeugt Dabei wird das Gas dieser Atmosphäre durch die Glimmentladung ionisiert, und da diese Glimmentladung in unmittelbarer Nähe der Oberfläche der Photolack- und der Isolierschichten aus Siliziumdioxid und Siliziumnitrid stattfindet d.h. 0,3 bis 1,27 cm von der Oberfläche der Photolackschicht entfernt, greift das ionisierte Gas, das ein Plasma darstellt, die Oberfläche an. Die Hochfrequenzwicklungen der bekannten Einrichtung zur Erzeugung der Glimmentladung können durch zylindrische Kondensatorplatten ersetzt werden, an die dann die Hochspannung angelegt wird. Die Verwendung von Kondensatorplatten ermöglicht eine leichtere Einstellung der Temperatur der zu ätzenden Oberfläche. Wird Kohlenstofftetrafluorid als Reaktionsgas verwendet, kann Stickstoff als Trägergas eingesetzt und dadurch eine bessere Ätzwirkung erzielt werden. Das Ätzen läßt sich mit zufriedenstellendem Abtrag bereits bei Zimmertemperatur (200C) durchführen, was eine bessere Steuerung des Verfahrensablaufes gestattet. Die Temperatur des Siliziumsubstrats kann während der Ätzung auf 1500C gesteigert werden, wobei die Ätzwirkung ansteigt Über 15O0C besteht jedoch die Gefahr einer Schädigung des Photolacks, so daß man bei Anwendung von höheren Temperaturen als 150° C ein anderes Maskenmaterial wählen müßte.
Der Ätzschnitt erfolgt in vertikaler Richtung, ein Unterätzen der Photolackmaske 4, wie c· von der sogenannten Naßätzung bekannt ist, tritt hierbei nicht ein.
Es muß erwähnt werden, daß die Photolackmaske während der Ätzung der Siliziumnitrid- und der Siliziumdioxidschicht ebenfalls geätzt wird. Wird die Maske 4 nicht dünn ^enug gemacht, so daß sie während des Ätzens der Photolackschichten 2 und 3 vollständig entfernt wird, so bleibt von der Photolackmaske 4 eine dünne Photolackschicht 4' zurück, wie F i g. 3 zeigt Die Photülackschicht 4' kann unter Benutzung eines bekannten Lacklösers entfernt werden, oder sie kann durch Ätzen bei Zimmertemperatur entfernt werden, indem eine Glimmentladung in unmittelbarer Nähe der Photolackschicht 4' in einer Sauerstoffatniosphäre durchgeführt wird. Ein zusätzlicher Vorteil des Ätzverfahrens besteht darin, daß ein Durchbruch durch die Siltziumnitridschicht 3 und die Siliziumdioxidschicht 2 in einem einzigen Verfahrensschritt geätzt werden kann.
Würde man in bekannter Weise »naßätzen«, müßte zuerst eine Siliziumdioxidschicht auf der Siliziumnitridschicht 3 abgelagert werden; dann müßte eine Photolackschicht gebildet werden, um die Siliziumdioxidschicht zu maskieren; gepufferte Flußsäure müßte zum Ätzen eines Durchbruchs in dieser obersten Siliziumdioxidschicht verwendet werden; dann müßte heiße Phosphorsäure verwendet werden, um die Siliziumnitridschicht 3 zu durchätzen, und schließlich müßte gepufferte Flußsäure ber-.iitzt werden, um einen Durchbruch durch die darunterliegende Siliziumdioxidschicht 2 zu ätzen. Daraus ist ganz klar zu ersehen, daß bei dem Verfahren nach der Erfindung die Ablagerung einer besonderen Siiiziumdioxidschicht zur Maskierung der Siliziumnitridschicht nicht erforderlich ist und drei getrennte Naßätzschritte durch einen einzigen Ätzschritt mit einer Glimmentladung in einer Fluor oder eine Fluorverbindung enthaltenden Atmosphäre ersetzt werden.
Wie Fi g. 4 zeigt, wird nun eine Siliziumdioxidschicht 7 thermisch in einer wasserfreien Sauerstoffatmosphäre auf dem freiliegenden Teil 6 des Siliziumsubstrats 1 aufwachsen gelassen. Diese das Gate-Oxid ergebende Schicht läßt man bei il50°C in einer Stärke von etwa 10 μπι aufwachsen. Eine polykristalline Siliziumschicht 8 wird über der Gate-Siliziumdioxidschicht 7 und über der Siliziumnitridschicht 3 unter Anwendung eines bekannten Verfahrens, z. B. der pyrolitischen Ablagerung bei einer Temperatur von 680° C aus einer Atmosphäre, die 2% Silan in Stickstoff und ein Trägergas, z. B. Wasserstoff, enthält, bis zu einer Stärke von 50 bis 80 μπι abgelagert
Nun wird erneut eine Photolackmaske 9 auf dem über der Gate-Siliziumdioxidschicht 7 üegendin Teil der polykristallinen Siliziumschicht 8 gebildet, wie Fig.5 zeigt, die die Teile der Schicht 8 und die darunterliegenden Teile der Schicht 7 freiläßt, die entfernt werden sollen, und unter denen die Source- und die Drainzone ausgebildet werden sollen. Unter Verwendung des gleichen, wie oben beschriebenen Ätzverfahrens werden die freiliegende polykristalline Siltziumschiclii: 8 und die darunterliegende Gate-Siliziumdioxidschicht 7 entrernt, so daß die Oberflächenteile 10 und 11 des Siliziumsubstr?ts 1 offenliegen. Die Photolackmaske 9 kann wieder in der gleichen, wie oben beschriebenen Weise entfernt werden. Es muß wiederum erwähnt werden, daß die unerwünschten Teile der polykriftallinen Siliziunr.chicht 8 und der Gate-Siliziumdioxidschicht 7 bei dem Ätzen mit einer Glimmentladung mit nur einer Photolackmaskc in einem Schritt entfernt werden, ohne daß es erforderlich i.'.t, andere Masken, wie z. B. Siliziumdioxid, und mehrere Ätzschritte anwenden zu müssen.
Wie die F i &. 5 zeig:, werden nun die Sourcezone 12 und die Drainzone 13 in dem Siliziumsubstrat 1 durch einen bekannten Diffusionsverfahrensschritt gebildet, indem man eine Dotierungssubstanz vom P-Typ, wie
ζ. B. Bor, in die freiliegenden Substratflächenteile 10 und Il eindiffundieren läßt. Wird nach diesem Beispiel ein MOS-Feldeffekttransistor mit einem induzierten P-Kanal und einer niedrigen Schwellwertspannung ausgebildet, sollte das Bor gleichzeitig in den verbleibenden Teil 14 der polykristallinen Siliziumschicht 8 eindiffundiert werden, wobei der Teil 14 die polykristalline Sili/ium-Gate-Elektrode ergibt.
Ohmsche Kontaktschichten werden an der Sourcezone 12, der Drainzone 13 und der polykristallinen Silizium-Gate-Elektrode 14 angebracht. Dies geschieht durch Ablagerung einer Schicht 15 von Siliziumdioxid in einer Stärke von 50 μπι über der gesamten Oberfläche der Scheibe, wie Fig. 7 zeigt. Dann wird eine Photolackmaske 16 auf der Siliziumdioxidschicht 15 gebildet, und zwar so, daß diejenigen Bereiche, die über der Source- und der Drainzone und über der Silizium-Gate-Elektrode 14 liegen und die mit ohm-
·> sehen Kontaktschichten, z. B. aus Aluminium, kontaktiert werden sollen, festgelegt werden. Unter Anwendung einer einzigen Glimmentladung in einer Fluor oder eine Fluorverbindung enthaltenden Atmosphäre werden erneut Durchbrüche in diesen festgelegten Teilen
;o der Siliziumdioxidschicht 15 erzeugt. Wie Fig.8 zeigt, werden nun die ohmschen Kontaktschichten 17, 18 und 19 aus Metall, ζ. Π Aluminium, an der Source- und der Drain-Zone und der Silizium-Gate-F.lektrode 14 in der bekannten Weise angebracht.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode, bei dem nach einer Isolierschichtbedeckung eines Siliziumsubstrats mit Hilfe einer Photolackmaske durch Ätzen in der Isolierschichtbedeckung ein Durchbruch erzeugt und dadurch ein entsprechender Oberflächenteil des Siliziumsubstrats freigelegt sind, auf diesem freiliegenden Oberflächenteil des Siliziumsubstrats eine Siliziumdioxidschicht erzeugt wird, die dann die Gate-Siliziumdioxidschicht bildet, eine polykristalline Siliziumschicht auf der Gate-Siliziumdioxidschicht und auf der Isolierschichtabdeckung aufgebracht wird, ein Gate-Elektrodenbereich auf der polykristallinen Siliziumschicht durch eine weitere Photolackmaske abgedeckt wird, der dann freiliegende Teil der polykristallinen Siliziumschicht und der freiliegende Bereich der Gate-Siliziumdioxidschicht durch Atzen entfenu werden, in den so freigelegten Oberflächenbereichen des Siliziumsubstrats die Source- und die Drainzone erzeugt werden und zuletzt mit Hilfe einer weiteren Siliziumdioxidschicht, einer weiteren, dritten Photolackmaske und einer Ätzung Durchbrüche zu den Kontaktbereichen der Source- und der Drainzone und zu dem Kontaktbereich der Gate-Elektrode freigelegt und in diesen Kontaktbereichen ohmsche Metallkontakte angebracht werden, dadurch gekennzeichnet, daß als IsolierscMchtbedeckung des Siliziumsubstrats (1) zuerst eine erste Isolierschicht aus Siliziumdioxid (2) und darüber eine zweite isolierschicht aus Siliziumnitrid (3) abgeschieden wird, daß die Durchbrüche in der Isolierschichtbedeckunfc (2, 3) des Siliziumsubstrats (1) und in der weiteren Siliziumdioxidschicht (15) zur Freilegung der Metallkontaktbereiche jeweils durch eine Ätzung mit einer Glimmentladung in einer Fluor oder eine Fluorverbindung enthaltenden Atmosphäre erzeugt werden und daß nach der Maskierung des Gate-Elektrodenbereichs die freiliegende polykristalline Siliziumschicht (8) und die freiliegende Gate-Siliziumdioxidschicht (7) durch Ätzen mit einer einzigen Glimmentladung in einer Fluor oder eine Fluorverbindung enthaltenden Atmosphäre entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ätzungen mit einer Glimmentladung nahe der Oberfläche der Photolackmaske in einer Kohlenstofftetrafluorid-Atmosphäre bei einer Temperatur des beschichteten Siliziumsubstrats (1) im Bereich zwischen 20 und 150° C, vorzugsweise bei Zimmertemperatur, durchgeführt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Photolackmasken (4, 9) durch Glimmentladungen in einer sauerstoffhaltigen Atmosphäre entfernt werden.
DE2213037A 1971-03-19 1972-03-17 Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode Expired DE2213037C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12602571A 1971-03-19 1971-03-19
US12621871A 1971-03-19 1971-03-19
US12674971A 1971-03-22 1971-03-22

Publications (2)

Publication Number Publication Date
DE2213037A1 DE2213037A1 (de) 1972-10-05
DE2213037C2 true DE2213037C2 (de) 1982-04-22

Family

ID=27383334

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19722211972 Pending DE2211972A1 (de) 1971-03-19 1972-03-13 Verfahren zum Herstellen eines MIS-Feldeffekttransistors
DE2213037A Expired DE2213037C2 (de) 1971-03-19 1972-03-17 Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19722211972 Pending DE2211972A1 (de) 1971-03-19 1972-03-13 Verfahren zum Herstellen eines MIS-Feldeffekttransistors

Country Status (5)

Country Link
US (1) US3761327A (de)
AU (1) AU465819B2 (de)
DE (2) DE2211972A1 (de)
FR (2) FR2130352A1 (de)
GB (1) GB1354425A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968562A (en) * 1971-11-25 1976-07-13 U.S. Philips Corporation Method of manufacturing a semiconductor device
DE2251823A1 (de) * 1972-10-21 1974-05-02 Itt Ind Gmbh Deutsche Halbleiterelement und herstellungsverfahren
US3910804A (en) * 1973-07-02 1975-10-07 Ampex Manufacturing method for self-aligned mos transistor
US3883372A (en) * 1973-07-11 1975-05-13 Westinghouse Electric Corp Method of making a planar graded channel MOS transistor
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
US3936859A (en) * 1973-08-06 1976-02-03 Rca Corporation Semiconductor device including a conductor surrounded by an insulator
IN140846B (de) * 1973-08-06 1976-12-25 Rca Corp
US4005455A (en) * 1974-08-21 1977-01-25 Intel Corporation Corrosive resistant semiconductor interconnect pad
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
US4054989A (en) * 1974-11-06 1977-10-25 International Business Machines Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US3988619A (en) * 1974-12-27 1976-10-26 International Business Machines Corporation Random access solid-state image sensor with non-destructive read-out
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
US3958323A (en) * 1975-04-29 1976-05-25 International Business Machines Corporation Three mask self aligned IGFET fabrication process
JPS5232680A (en) * 1975-09-08 1977-03-12 Toko Inc Manufacturing process of insulation gate-type field-effect semiconduct or device
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4136434A (en) * 1977-06-10 1979-01-30 Bell Telephone Laboratories, Incorporated Fabrication of small contact openings in large-scale-integrated devices
GB2042801B (en) * 1979-02-13 1983-12-14 Standard Telephones Cables Ltd Contacting semicnductor devices
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
US4462846A (en) * 1979-10-10 1984-07-31 Varshney Ramesh C Semiconductor structure for recessed isolation oxide
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
KR890003218B1 (ko) * 1987-03-07 1989-08-26 삼성전자 주식회사 반도체 장치의 제조방법
WO2009055782A1 (en) 2007-10-26 2009-04-30 Possis Medical, Inc. Intravascular guidewire filter system for pulmonary embolism protection and embolism removal or maceration

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1143374B (de) * 1955-08-08 1963-02-07 Siemens Ag Verfahren zur Abtragung der Oberflaeche eines Halbleiterkristalls und anschliessenden Kontaktierung
US3122463A (en) * 1961-03-07 1964-02-25 Bell Telephone Labor Inc Etching technique for fabricating semiconductor or ceramic devices
GB1104935A (en) * 1964-05-08 1968-03-06 Standard Telephones Cables Ltd Improvements in or relating to a method of forming a layer of an inorganic compound

Also Published As

Publication number Publication date
FR2130351A1 (de) 1972-11-03
FR2130352A1 (de) 1972-11-03
DE2211972A1 (de) 1972-09-28
US3761327A (en) 1973-09-25
AU465819B2 (en) 1973-09-20
DE2213037A1 (de) 1972-10-05
AU3991972A (en) 1973-09-20
FR2130351B1 (de) 1977-12-23
GB1354425A (en) 1974-06-05

Similar Documents

Publication Publication Date Title
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3743591C2 (de)
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
DE2742385A1 (de) Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel
DE2641334C2 (de) Verfahren zur Herstellung integrierter MIS-Schaltungen

Legal Events

Date Code Title Description
8126 Change of the secondary classification

Ipc: H01L 29/78

D2 Grant after examination
8339 Ceased/non-payment of the annual fee