DE2658304A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2658304A1
DE2658304A1 DE19762658304 DE2658304A DE2658304A1 DE 2658304 A1 DE2658304 A1 DE 2658304A1 DE 19762658304 DE19762658304 DE 19762658304 DE 2658304 A DE2658304 A DE 2658304A DE 2658304 A1 DE2658304 A1 DE 2658304A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
silicon carbide
dopant
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762658304
Other languages
English (en)
Other versions
DE2658304C2 (de
Inventor
Takashi Ajima
Masato Uchida
Toshio Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15337975A external-priority patent/JPS597214B2/ja
Priority claimed from JP2765076A external-priority patent/JPS52111378A/ja
Priority claimed from JP2765176A external-priority patent/JPS52111379A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2658304A1 publication Critical patent/DE2658304A1/de
Application granted granted Critical
Publication of DE2658304C2 publication Critical patent/DE2658304C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

BLUMBACH · WESER · BERGEN · KRAMER
ZWIRNER . HIRSCH 26583(K
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Postadresse München: Paienlconsult 8 München 60 Radedcestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsull 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237
Tokyo Shibaura Electric Co., Ltd. 76/8766
72 Horikawa-cho, Saiwai-ku,
Kawas aki-shi, Jap an
Halb le it ervorr ichtung
Die Erfindung bezieht sich auf eine Halbleitervorrichtung gemäß Oberbegriff des Anspruchs 1.
Eine Halbleitervorrichtung wie ein Transistor, eine Diode oder eine integrierte Schaltung umfaßt ein Halbleitersubstrat, eine auf dem Halbleitersubstrat erzeugte Isolierschicht, wie eine Siliziumdioxidschicht, und eine Schutz- oder Passivierungsschicht aus Aluminiumoxid, PSG (Phosphorsilikatglas), usw., die auf der Isolierschicht gebildet ist. Im folgenden bedeutet SG Silikatglas.
Figur 1 zeigt ein Beispiel einer herkömmlichen Halbleitervorrichtung. Gemäß dieser Figur sind ein Transistor 1 und ein Wider-
709828/0969
München: Kramer · Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner
stand in einem Halbleitersubstrat 3 gebildet. Ferner sind eine SiO^-Isolierschicht 4- und eine PSG-Schicht 5 auf die Oberfläche des Halbleitersubstrats 3 geschichtet. Zudem sind Metallelektroden 6, 61 und eine (nicht gezeigte) Verdrahtung dadurch erzeugt worden, daß die gewünschten Teile des Halbleitersubstrat s durch Fotoätzen oder dergleichen freigelegt worden sind, eine Aluminiumschicht niedergeschlagen und diese selektiv geätzt worden ist. Bei dem Beispiel gemäß Figur 1 ist der Verdrahtungsteil außerdem mit einer SiOp-Isolierschicht 4-' und einer PSG-Schutz schicht 51 bedeckt.
Die Isolierschicht und die Schutzschicht dienen dazu, das Halbleitersubstrat vor einer Verunreinigung durch verunreinigende Stoffe zu schützen und dadurch Kanalbildungen in der Basis- oder der Kollektorzone zu verhindern. Ferner verhindern diese Schichten, daß sich die von ihnen bedeckten Elektrode! und Verdrahtungsteile vom Substrat abschälen. Eine als Passivierungsschicht verwendete PSG-Schicht oder dergleichen bringt jedoch ein beträchtliches Problem mit sich. Die Schicht neigt nämlich dazu, während der Verwendung Feuchtigkeit zu absorbieren, was zu einer PhosphorsaurebLldung führt. Die solchermaßen erzeugte Phosphorsäure ätzt die Metallelektroden und den Verdrahtungsteil, was in extremen Fällen zu deren Brechen führt. Ferner weist eine Glasschicht wie PSG einen Polarisierungseffekt auf, der zur Verringerung der Kollektor-Emitter-Durchbruchspannung (Vqj£q) und der Kollektor-Basis-Durchbruchspannung
709826/0969 - 3 -
die zu einer erhöhten Eau schv er änderung führt.
Eine Halbleitervorrichtung wir-d mit Hilfe folgender Schritte erzeugt: Es wird eine Isolierschicht erzeugt; diese wird zum Eindiffundieren von Dotierstoff in das Halbleitersbustrat selektiv geätzt; es wird eine weitere Isolierschicht erzeugt; diese wird selektiv geätzt; usw. Es folgt, daß die Halbleitervorrichtung Isolierschichten auf v/eist, die mehrmals während des Herstellungsvorgangs Wärmebehandlungen unterzogen worden sind. Es sei in diesem Zusammenhang bemerkt, daß die solchermaßen gebildeten Isolierschichten verunreinigt sind mic Alkalimetallverunreinigungen, wie llatriiuaionen, die bei den Erwärmungsschritten erzeugt v/erden, beispielsweise von einer Röhre zur Durchführung einer gleichmäßigen Erwärmung. Demzufolge besteht ein zusätzlicher Nachteil darin, daß die herkömmliche Halbleitervorrichtung zu Kanalbildungen in der Basis- oder der Kollektorzone neigt.
Methoden zur Verbesserung der Rauscheigenschaften usw. durch einen modifizierten Aufbau des Halbleitersubstrats selbst sind vorgeschlagen worden in den US-Patentschriften 3 812 519» 3 834- 953, 3 858 238 und 3 879 230. Diese Methoden werden kollektiv Perfect Crystal Device Technology genannt, sind nachfolgend als "PCT-Methode" bezeichnet und zeichnen sich dadurch aus, daß wenigstens ein anderer Dotierstoff als Arsen
709826/0989
in ein Halbleitersubstrat diffundiert wird, um eine Zone hoher Dotierstoffkonzentration zu bilden, worauf das Diffundieren von Arsen in die Zone hoher Dotierstoffkonaentration folgt, um in dieser eine Arse-ndiffusionszone zu erzeugen. Die Arsendiffusion soll das Auftreten von Gitterfehlern des Halb-Ieiterkristal3 G verhindern, und ihre Konzentration wird jj.ieäriger gemacht als diejenige des anderen Dotierstoffs.
Die PCT-Methode ist bis zu einem bestimmten Ausmaß zufriedenstellend. Um die neueren Anforderungen für eine Halbleitervorrichtung mit einer viel niedrigeren Rauscherzeugung zu erfüllen, ist es sehr wichtig, eine stark verbesserte Passivierungsschicht und ein Blockiermaterial zu entwickeln.
Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung mit einer neuen Schutzschicht verfügbar zu machen, die keine Feuchtigkeit absorbiert und keinen Polarisierungseffekt aufweist. Die neue Schutzschicht soll einen ausreichenden Blockiereffekt aufweisen gegenüber einer Verschmutzung mit Alkalimetallverunreinigungen, die von den Erwärmungsschritten stammen. Eine solche Halbleitervorrichtung soll einen großen Stromverstärkungsfaktor und eine niedrige Rauscherzeugung aufweisen.
Die Lösung dieser Aufgabe ist im Anspruch 1 angegeben. Ausge-
staltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die erfindungsgemäße Halbleitervorrichtung umfaßt wenigstens eine Siliziumkarbidschicht zur Bedeckung des Halbleitersubstrats, das eine zwischen äibstrat und Siliziumkarbidschicht befindliche Isolierschicht aufweist. Um die Passivierungswirkung zu verbessern und die Ätzgeschwindigkeit zu fördern, kann die Siliziumkarbidschicht mit vrenigstens einem Dotierstoff dotiert sein, der ausgewählt ist aus P, Al, Pb, B, Ti, Ga, Zn, Zr, Sr, Cr, Mo, W, Ni, Fe, Co und Ta. Bei einer bevorzugten Ausführungsform der Erfindung kann zusammen mit der Siliziumkarbidschicht eine Schutzschicht aus wenigstens einem der Stoffe PSG, P*AsSG, P*BSG, P*SbSG, SiON, Si3N4, usw. als auch den Oxiden der aufgezählten Elemente erzeugt werden. Ferner kann eine Halbleitervorrichtung mit zufriedenstellenden Eigenschaften dadurch erzeugt werden, daß eine Siliziumkarbidschicht auf einem Halbleitersubstrat geschaffen wird, das durch die PCT-Methode vorbereitet worden ist.
Im folgenden wird die Erfindung iinhand von Ausführungsformen näher erläutert. In der zugehörigen Zeichnung zeigen:
Fig. 1 eine Querschnittsansicht einer herkömmlichen Halbleitervorrichtung ;
70982Θ/0969
Fig. 2 bis 5 Querschnittsansichten zur Darstellung von Herstellungsschritten für eine Halbleitervorrichtung entsprechend einer erfindungsgemäßen Ausführungsform;
Fig.6 eine graphische Darstellung der Beziehungen
zwischen der Ausbeute der Halbleitervorrichtung im Hinblick auf die Durchbruchspannung und die Eintauchzeit der Halbleitervorrichtung in kochendes Wasser, und zwar für die erfindungsgemäße und die bekannte Halbleitervorrichtung;
Fig. 7 eine graphische Darstellung des Stromverstärkungsfaktors der erfindungsgemäßen und der bekannten Halbleitervorrichtung;
Fig.8 eine graphische Darstellung der Rauschzahl der erfindungsgemäßen und der bekannten Halbleitervorrichtung ;
Fig.9 eine graphische Darstellung der Beziehungen zwischen der SiC-Schichtdicke und der auf die Oberfläche des ßi-Substrats ausgeübten Spannung;
Fig.10 bis 19 Querschnittsansichten, in denen Herstellungsschritte für eine Halbleitervorrichtung entsprechend einer weiteren erfindungsgemäßen Ausführungsform dargestellt sind;
Fig.20 die Oberflächenladung der erfindungsgemäßen und der bekannten Halbleitervorrichtung;
Fig. 21 die Rauschzahl der erfindungsgemäßen und der be-
709826/0969
2 6 5 8 3 Q 4
'40'
kannten Halbleitervorrichtung; und
Fig. 22 eine graphische Darstellung der Beziehungen zwisehen dem Stromverstärkungsfaktor und der KoIIeI^- tor-Emitter-Durchbinichspannung für die erfiniungsgemäße und die bekannte Halbleitervorrichtung.
Die Figuren 2 bis 5 zeigen gemeinschaftlich Herstellungsschritte für eine Halbleitervorrichtung entsprechend einer erfindungsgemaßen Ausführungsform. Figur 2 zeigt, daß ein Transistor 11 und ein Widerstand 12 in einem Halbleitersubstrat 15 gebildet sind. Diese Elemente sind erzeugt mit Hilfe der bekannten Schritte des epitaktischen Kristallzüchtens oder des chemischen DampfphasenniederSchlags, der Erzeugung einer SiOp-Schicht, des selektiven Fotoätzens der SiC^-Schicht und der Dotierstoffdiffusion. Man sieht, daß die bei der Dotierstoffdiffusion als Maske verwendete SiOp-Schicht 14 als sogenannte Feldisolierschicht auf der Oberfläche des Halbleitersubstrats 13 bleibt. Auf die Oberfläche der Schicht 14 sind eine PSG-Schieht 15, eine SiC-Schicht 16 und eine SiO2~Schicht 17 geschichtet, die durch Aufdampfen, Aufstäuben, chemischen Dampfphasenniederschlag usw. gebildet sind.
Die SiC-Schicht 16 ist hergestellt durch chemischen Dampfphasenniederschlag unter Verwendung von Siliziumtetrahydrid (SiH^) und Toluol (CoHg) als Reaktionsstoffe5 durci» gevöhn-
709826/0969
liches Aufdampfen, Aufstäuben oder dergleichen.
Die SiOp-Soliicht 17 wird durch eine gewöhnliche Fotoätzmethode selektiv entfernt, um Öffnungen 18a, 18b, 18c zum Anbringen von Elektroden für den Kollektor, die Basis bzw. den Emitter das Transistors 11 und öffnungen 19a und 19b zum Anbringen von Elektroden für den Widerstand 12 zu schaffen (Fig.3).
Diejenigen Teile der SiC-Schicht 16, die durch das selektive Ätzen der SiO^-Schicht 17 freigelegt worden sind, werden durch Plasmaätzung oder dergleichen mit CF^ entfernt, wodurch Öffnungen 18a', 18b1, 18c', 19a1 und 19b' erzeugt werden (Fig.4). Dann werden die PSG-Schicht 15 und die SiO^-Isolierschicht 14-durch ein gewöhnliches Ätzverfahren selektiv entfernt, worauf ein Aluminiumniederschlag und dessen selektives Ätzen folgt, um Elektroden 18a", 18b", 18c", 19a" und 19b" in elektrischen Kontakt mit dem Halbleitersubstrat 13 zu bringen (Fig.5).
Die SiO2-Schichten 14- und 17 werden durch chemischen Dampfphasenniederschlag usw. zu Isolierzwecken der Halbleitervorrichtung gebildet. Wenn die Siliziumkarbidschicht in direktem Kontakt mit dem Halbleitersubstrat erzeugt wird, kann das Problem eines Kurzschlusses zwischen der Basis, dem Kollektor und dem Emitter des Transistors auftreten, da Siliziumkarbid ein
709826/0969
Halbleitermaterial ist. Mit anderen Worten dient die SiOp-Schicht 14- dazu, das genannte Problem des Kurzschlusses auszuschalten. Andererseits dient die SiOp-Schicht 17 zur Verhinderung von Kurzschlüssen zwischen den Elektroden. Übrigens kann die Isolierschicht 17 auch dadurch erzeugt werden, daß die SiC-Schicht 16 in einer oxidierenden Atmosphäre erhitzt wird, d.h. durch die Oxidation der SiC-Schicht 16.
Die bevorzugte Dicke der SiC-Schicht liegt im Bereich von 50 A bis 5 JU ^, vorzugsweise im Bereich von 500 A bis 3000 A. Ferner kann die Schicht wenigstens einen Dotierstoff aus der
Co Gruppe P, Al, Pb, B, Ti, Ga, Zn, Zr, Sr, Cr, Mo, V, Ni, Ee,/lnd
Ta enthalten. Die bevorzugte Dotierstoffkonzentration liegt im
19 22 ι 7I
Bereich von 10 bis 10 Atome/cnr, noch stärker bevorzugt
ΡΩ 21 5?
im Bereich von 10 bis 10 Atome/cm^. Die mit dem Dotierstoff dotierte SiC-Schicht kann durch verschiedene Verfahren erzeugt werden, einschließlich beispielsweise einer Ionenimplantation, eines chemischen Dampfphasenniederschlags unter Verwendung der Reduktion von Gasen wie Arsin (AsH,) und Phosphin (PH5J, und einer Methode zum Niederschlagen einer Mischung aus Siliziumkarbid und dem Dotierstoff durch Aufstäuben, Elektronenstrahlniederschlag, Plasmaaiederschlag usw.
In einigen Fällen werden die Wärmebehandlungen bei Temperaturen niedriger als 1000 C durchgeführt, um die Diffusionsschichten
709826/0969
• rim ·
zum Zweck der Steuerung des Stroinverstärkungsfaktors, von ν0Ε0 und von VCBo des Transistors zu steuern. Unter der erwähnten Tercperaturbedingung wird die Siliziumkarbidschicht amorph. Die· Schicht weist jedoch eine ausreichende Wirkung als Passivierungsschicht einer Halbleitervorrichtung auf, selbst wenn sie amorph ist.
Die Figuren 6, 7 und 8 zeigen Vergleichsdaten zwischen der erfindungsgemäßen Halbleitervorrichtung, die eine Siliziumkarbid-Passivierungsshicht aufweist, und einer herkömmlichen Halbleitervorrichtung, und zwar bezüglich der Ausbeute hinsichtlich Durchbruch spannung, Stromverstärkungsfaktor h-grg bzw. Rauschzahl.
In Figur 6 ist die Ausbeute (%) hinsichtlich der Durchbruchspannung auf der Ordinate und die Zeit (Stunden), während welcher die Halbleitervorrichtung in kochendes Wasser getaucht worden ist, auf der Abszisse aufgetragen. Die Kreise (o) und die Kreuze (x) in der graphischen Darstellung bezeichnen erfindungsgemäße Halbleitervorrichtungen bzw. herkömmliche Halbleitervorrichtungen. Die dargestellte Ausbeute ist der Prozentsatz der Halbleitervorrichtungsmuster, die weniger als 0,1/jmA Oberflächenleckstrom bei einem auf 100 V eingestellten νητίη auf-
^ bezogen auf alle getesteten Muster. Figur 6 zeigt, daß die Ausbeute im Fall der erfindungsgemäßen Halbleitervorrichtung selbst nach vierstündigem Eintauchen in kochendes Wasser
709826/0969
- 11 -
im wesentlichen 100 % beträgt, im Gegensatz zu weniger als 90 % für die bekannte Halbleitervorrichtung.
In Figur 7 ist &er Stromverstärkungsfaktor 1%^, d.h. Ι,.,/1-d» bei geerdetem Emitter auf der Ordinate und der Kollektorstrom (mA) auf der Abszisse aufgetragen. Mat' sieht, daß die erfindungsgemäße Halbleitervorrichtung gegenüber der herkömmlichen Halbleitervorrichtung einen beträchtlichen Vorteil hinsichtlich des Stromverstärkungsfaktors aufweist, insbesondere in Bereichen kleinen Kollektorstroms. Beispielsweise wurde für die erfindungsgemäße Halbleitervorrichtung ein Stromverstärkungsfaktor von etwa 100 gemessen, wenn der Kollektor strom auf 10 mA eingestellt war. Es ist auch wichtig zu bemerken, daß die Differenz zwischen den Stromverstärkungsfaktoren zweier innerhalb eines Chips erzeugter Transistoren, d.h. das Paarverhalten, etwa 1 % betrug.
Figur 8 zeigt die Beziehung zwischen der Rauschzahl (dB) und der Frequenz, und zwar gemessen unter den Bedingungen: I0 = 100 μA; VCE = JV; und Eg = 1kß . Man sieht, daß die Rauschzahl der erfindungsgemäßen Halbleitervorrichtung weniger als halb so groß wie diejenige der herkömmlichen Halbleitervorrichtung ist. Beispielsweise wies die erfindungsgemäße Halbleitervorrichtung bei 10 Hz eine Rauschzahl von etwa 2 dB auf im Gegensatz zu etwa 5 dB bei der herkömmlichen Halbleitervorrichtung.
709826/0969 - 12 -
Die erfindungsgemäßen Halbleitervorrichtungen, deren Eigenschaften in den Figuren 6, 7» 8 gezeigt sind, wiesen sowohl eine PSG- als auch eine SiC-Schicht auf. Man erhielt jedoch im wesentlichen dieselben Ergebnisse bei Experimenten, die an Halbleitervorrichtungen durchgeführt wurden, die als Passivierungsschicht eine SiC-Schicht alleine, eine dotierte SiC-Schicht alleine oder eine dotierte SiC-Schicht und eine PSG-Schicht aufwiesen.
Die Siliziumkarbidschicht weist auch eine Spannungskompensationswirkung zwischen dem Halbleitersubstrat und den darauf geschichteten Isolierschichten auf. Die thermischen Ausdehnungskoeffizienten von Silizium, Siliziumdioxid und Siliziumkarbid sind:
Si 2.5 x 10"6 0C"1
SiO2 0.35 x 10~6 0C"1
SiC 4.5 x 10"6 0C"1
Bekanntlich kann eine Halbleitervorrichtung, bei der SiOp-Schichten auf ein Si-Substrat geschichtet sind, während der Erwärmungsschritte seine Form ändern oder brechen, und zwar aufgrund des genannten Unterschiedes zwischen den thermischen Ausdehnungskoeffizienten von Si- und SiOp. Die Verwendung der über die SiO^-Schicht geschichteten SiC-Schicht dient jedoch dazu, eine solche Deformation und ein solches Brechen zu verhindern.
709826/0969 - 13 -
Figur 9 zeigt die Beziehung zwischen der SiC-Schichtdicke
(A) und der auf die Oberfläche des Si-Substrats ausgeübten Spannung (kg/cm ). Der positive Bereich der Spannung bedeutet eine Expansion des Substrats und der negative Bereich kennzeichnet eine Kompression. Wie Figur 9 zeigt, ist die auf die Oberfläche des Si-Substrats ausgeübte Spannung O, wenn die
Dicke der Si-Schicht etwa 75OA beträgt. Mit anderen Worten, eine SiC-Schicht mit der genannten Dicke bewirkt den maximalen Spannungskompensationseffekt.
Eine Halbleitervorrichtung mit einem mit Hilfe der PCT-Methode hergestellten Halbleitersubstrat und einer Siliziumkarbidpassivierungsschicht weist auch ausgezeichnete Eigenschaften auf und fällt ebenfalls in den Rahmen der Erfindung. Die Figuren 10 bis 19 zeigen gemeinschaftlich als ein Besipiel die Stufen zur Herstellung einer diskreten Halbleitervorrichtung entsprechend einer weiteren erfindungsgemäßen Ausführungsform.
Gemäß Figur 10 ist auf der Oberfläche eines N~-leitenden Siliziumsubstrats 21 eine SiO^-Schicht 22 selektiv gebildet. Wenigstens ein P-Leitfähigkeit erzeugender Dotierstoff, bei dem es sich nicht um As handelt, ist in das Substrat 21 diffundiert, um eine Zone 23 hoher Dotierstoffkonzentration (Fig.11) zu erzeugen, die eine Basiszone bildet. Dann wird eine weitere
709826/0969
SiOp-Schicht 24 auf der gesamten Oberfläche erzeugt, und zwar durch eine chemische Dampfphasenabscheidung, usw., worauf ein selektives Entfernen der SiOp-Schicht folgt, um einen Teil der Zone 23 mit hoher Dotierstoffkonzentration freizulegen (Pig.12). Eine Emitterzone 25 wird erzeugt, in-dem As und ein weiterer Dotierstoff, wie P, in die freigelegte Zone hoher Dotierung diffundiert wird (Fig.13).
Anstatt durch Diffusion kann die Emitterzone durch Verwendung einer chemischen Dampfphasenabscheidung gebildet werden. Im speziellen wird P und As enthaltendes SiOp niedergeschlagen durch chemische Dampfphasenabscheidung aus einem Gasgemisch mit vorbestimmten Verhältnissen von PH-, und AsH2, die mit
3 3
einer Mischung aus SiH^ und Op vermischt worden sind, worauf eine vier Stunden dauernde Erhitzung der niedergeschlagenen Schicht auf etwa 11000C folgt. Um die Gitterfehler des Kristalls der Emitterzone 25 minimal zu machen, sollte die Anzahl der As-Atome bei etwa 3 "bis 24 % der Anzahl der P-Atome liegen. Es hat sich gezeigt, daß der Kristall der Emitterzone frei von Versetzungen und Entmischungen ist, wenn die Dotierstoffkonzentration 4.0 X 10 Atome/cnr oder weniger ist. Außerdem hat sich gezeigt, daß die Ausdehnung der Basiszonenbreite aufgrund des Emittereintaucheffekts nur vernachlässigbar kleine 0,2 % der ursprünglichen Breite der Basiszone ausmacht.
- 15 709826/0969
Alle auf dem Siliziumsubstrat 21 erzeugten Schichten werden dann gemäß Figur 14 entfernt und es wird eine neue SiOp-Schicht 26 auf der freiliegenden Oberfläche des Siliziumsubstrats gebildet, und zwar durch dessen Oxidation, die unter einer Atmosphäre aus EL·, 0~ und HCl ausgeführt wird (Pig.15). Diese Oxidationsbehandlung wird 30 Minuten lang bei etwa 1000 C ausgeführt, wodurch eine SiOp-Schicht mit einer Dicke von 15OOA und einem extrem geringen Nadelloch-Auftreten erzeugt wird. Es ist wichtig darauf hinzuweisen, daß die zur Bildung der Basiszone 23 und der Emitterzone 25 verwendeten SiO2-Schichten 22 und 24 vor Erzeugung der SiO2-Schicht 26 entfernt worden sind. Die SiOo-Schichten 22 und 24 werden mehrmals Wärmebehandlungen unterzogen, was zu einer Verunreinigung mit Alkalimetallverunreinigungen, wie Natriumionen, führt. Demgemäß ist das Entfernen der SiO^-Schichten sehr wirksam, um zu ermöglichen, daß die resultierende Halbleitervorrichtung Kanalbildungen verhindern und die Rauscherzeugung verringern kann.
Es wird dann eine SiC-Schicht 27 mit einer Dicke von etwa 2000A auf der Isolierschicht 26 erzeugt, und zwar durch chemische Dampfphasenabscheidung, Aufsprühen, usw. (Fig.16). Die solchermaßen erzeugte SiC-Schicht 27 wird selektiv entfernt, um jenen Teil der Isolierschicht 26 freizulegen, der außerhalb der Basiszone 23 und der Emitterzone 25 liegt. Das Halbleitersubstrat
- 16 709826/0969
/77-
wird ferner 3 Stunden lang in der Mischgasatmosphäre aus Hp, Op iind HCl auf 11000C erwärmt, wodurch ermöglicht wird, daß die freigelegte SiOp-Isolierschicht bis zu einer Dicke von etwa 5000 bis 6000 A wachsen kann und eine Isolierschicht 28 durch diese Wärmebehandlung gebildet wird (Fig.17)· Bei dieser Wärmebehandlung wirkt die restliche SiC-Schicht 27 als Maske und somit kann die SiOp-Isolierschicht unter der SiC-Schicht nicht in die Basis- und die Emitterzone v/achsen. Es folgt, daß die Isolierschicht 28 viel dicker als die Schicht 26 ist« Dieser Aufbau verhindert wirksam eine Kanalbildung, die durch eine verringerte Löcherkonzentration im Oberflächenbereich der Basiszone verursacht wird, sowie eine Inversion der Kollektorzone, die durch die Energiequellenspannung bewirkt wird. Die Kanalbildung und die erwähnte Kollektorzoneninversion rühren vom Transistoraufbau her, da die Dotierstoffkonzentration der Kollektorzone viel niedriger als diejenige der Basiszone und der Emitterzone ist. Die Bildung der SiO^- Isolierschicht 28 resultiert für den Fall, daß auch ein Widerstand gebildet wird, in dem zusätzlichen Vorteil, daß der Widerstandswert des Widerstandes im wesentlichen unverändert bleibt.
Darüberhinaus werden eine reine SiO^-Schicht 29 mit einer Dicke von etwa 2000 bis 4000A und eine zusätzliche SiO2~Schicht JO, die mit P und As dotiert ist und eine Dicke von etwa 2000 bis
3000 A aufweist, durch chemische Dampfphasenabscheidung erzeugt (Fig.18). Der Erzeugung dieser Isolierschichten folgt
7098?6/0969 - 17 -
ein Vergütungsschritt. Die Vergütung wird 10 Minuten lang bei etwa 1000 C in einer oxidierenden oder inaktiven Atmosphäre durchgeführt, worauf eine Behandlung mit POCl^ folgt, um schädliche Verunreinigungen zu entfernen.
Schließlich werden Metallelektroden 31 durch ein gewöhnliches Verfahren erzeugt (Pig.19). Wie wiederholt beschrieben, wirkt die SiC-Schicht 27 in der resultierenden Halbleitervorrichtung als eine Passivierungsschicht.
An den folgenden drei Mustern wurden Vergleichs tests durchgeführt, um Einblick in den Vorteil der erfindungsgemäßen Halbleitervorrichtung gegenüber der herkömmlichen Halbleitervorrichtung im Hinblick auf die Oberflächenladung pro Einheitsfläche (N-Ci-D) zu gewinnen:
Muster I
Halbleitervorrichtung mit einem Si-Substrat, in dem mit Hilfe der erwähnten PCT-Methode vorbestimmte Halbleiterzonen gebildet sind, und mit einer auf dem Si-Substrat erzeugten SiO^- Schicht (herkömmliche Halbleitervorrichtung).
Muster II
Halbleitervorrichtung, dadurch hergestellt, daß eine SiJN^,-Schieht auf der SiOp-Schicht des Musters I erzeugt worden ist (herkömmliche Halbleitervorrichtung).
7098?6 /0969 - 18 -
Muster III
Halbleitervorrichtung, dadurch hergestellt, daß eine SiC-Schicht auf der SiOp-Schicht des Musters I erzeugt worden ist (erfindungsgeraäße Halbleitervorrichtung).
Zunächst wurde an jedes dieser Muster eine Sperrspannung angelegt, um die Ausdehnung der Verarmungsschicht zu messen. Dann wurde jedes dieser Muster einer Wärmebehandlung unter Vorspannung ausgesetzt, d.h., das Muster wurde 10 Minuten lang auf 3000C gehalten und es wurde ein elektrisches Feld von 10 V/cm während der Heizzeit an das Muster angelegt, und zwar als Durchlaß- und als Sperrvorspannung. ITach der Wärmebehandlung unter Vorspannung wurde die Menge der beweglichen Ionen halb-quantitativ gemessen.
Die Oberflächenladung pro Einheitsfläche (N-p-g) schafft ein gutes Kriterium für die Gesamtbewertung von beweglicher Ladung, Oberflächenzustandsdichte, usw. und erlaubt eine Gesamtbewertung des Passivierungseffektes und des Blockierungseffektes der Siliziumkarbidschicht, einer PSG-Schicht, usw. der Halbleitervorrichtung. Figur 20 zeigt die Ergebnisse der Vergleichstests. In dieser Figur bedeutet "NO BT", daß eine Wärmebehandlung unter Vorspannung an dem Muster nicht vorgenommen worden ist. Andererseits bedeuten "+BO?" und "-BT", daß den Mustern während der Wärmebehandlungen unter Vorspannung eine Durchlaß- bzw. Sperrspannung zugeführt worden ist. Figur 20 zeigt, daß die
709826/0969 - 19 -.
erfindungsgemäße Haltleitervorrichtung mit einer SiC-Schicht (Muster III) beträchtlich besser als die herkömmlichen Halbleitervorrichtungen ist.
An der erfindungegemäßen Halbleitervorrichtung (Muster III) wurden außerdem Messungen der Rauschzahl und des Stromverstäi^kungsfaktors (iwO vorgenommen, mit den Ergebnissen, wie sie in den !Figuren 21 bzw. 22 gezeigt sind, je im Vergleich mit einer herkömmlichen Halbleitervorrichtung (Muster I). Die Rauschzahl wurde gemessen unter den Bedingungen: Ιβ = 100 yuA, VCE = JV und Rg = 1kii . Wie Figur 21 zeigt, war die Rauschzahl der erfindungsgemäßen Halbleitervorrichtung weniger als halb so groß wie diejenige der herkömmlichen Halbleitervorrichtung. Figur 22 zeigt ebenfalls einen bedeutenden Vorteil der erfindungsgemäßen Vorrichtung gegenüber der bekannten Vorrichtung. Wie sich zeigte, ist das Vn-gQ der erfindungsgemäßen Vorrichtung viel größer als dasjenige der herkömmlichen Vorrichtung, wenn der Vergleich beim selben Stromverstärkungsfaktor durchgeführt wird. Dies zeigt, daß die erfindungsgemäße Halbleitervorrichtung einen viel kleineren Generation-Rekombination-Strom erlaubt als die herkömmliche Halbleitervorrichtung. Übrigens wurde die-Ausbeute hinsichtlich der Durchbruchsspannung, wie sie zuvor definiert worden ist, für diese beiden Arten von Halbleitervorrichtung ebenfalls gemessen, wobei die Ergebnisse im wesentlichen gleich den in Fig.6 gezeigten sind.
709826/0969
- 20 -

Claims (11)

BLUMBACH · WESER · BERGEN · KRAMER ZWlRNER - HIRSCH PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237 Tokyo Shibaura Electric Co., Ltd. ' /87 6 Horikawa-cho, Saiwai-ku, Kawasaki- shi, Japan Pat entansprüche
1. , Halbleitervorrichtung mit einem Halbleitersubstrat, in
dem die gewünschten Halbleiterzonen erzeugt sind, wenigstens einer auf dem Substrat gebildeten Isolierschicht und wenigstens einer auf der Isolierschicht gebildeten Schutzschicht, dadurch gekennzeichnet, daß die Schutzschicht wenigstens eine Siliziumkarbidschicht aufweist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennz ei ohne t , daß die Schutzschicht wenigstens eine Siliziumkarbidschicht aufweist und wenigstens eine Schicht aus der Gruppe PSG, P*AsSG, P'BSG, P*SbSG, SiON und Si3M4, wobei "SG" Silikatglas bedeutet.
- 21 -
709826/0969
München: Kramer. Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen - Zwirner
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Siliziumkarbidschicht wenigstens einen Dotierstoff aus der Gruppe P, A], Pb, B, Ti, Ga, Zn, Zr, Sr, Cr, Mo, V, Ui, Fe, Co und Ta enthält.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennze ichnet , daß die Schutzschicht wenigstens eine Siliziumkarbidschicht und wenigstens eine Oxidschicht eines: Elementes aus der Gruppe P, Al, Pb, B, Ti, Ga, Zn, Zr, Sr, Cr, Mo, V, Ei, Fe, Co und Ta enthält.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Dicke der Siliziumkarbidschicht im Bereich von 5OA bis ^>um. liegt.
6. Halbleitervorrichtung nach Anspruch 3i dadurch gekennzeichnet , daß die Konzentration des in der Siliziumkarbidschicht enthaltenen Dotierstoffs im
/ία p2 / 3 Bereich von Λ0 bis 10 Atome/cnr liegt.
7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Siliziumkarbidschicht aus amorphen Siliziumkarbid gebildet ist.
- 22 -
70982G/09B9
8. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß die Schutzschicht als Passivierungsschicht wenigstens eine Siliziumkarbidschicht und wenigstens eine PSG-Schicht aufweist.
9. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das Halbleitersubstrat eine 2Jone hoher Dotierstoff konzentration aufweist, die durch Diffundieren wenigstens eines anderen Dotierstoffs als Arsen gebildet ist, sowie eine weitere Dotierstoffzone, die innerhalb der Zone hoher Dotierstoffkonzentration durch Diffundieren von Arsen und eines anderen DotierStoffs als Arsen erzeugt ist, und daß die Arsenkonzentration niedriger als die Konzentration des anderen Dotierstoffs ist.
10. Halbleitervorrichtung nach Anspruch 9» dadurch gekennzeichnet , daß die Anzahl der diffundierten Arsenatome bei 3 % bis 24- % liegt, basierend auf der Atomzahl des anderen diffundierten Dotierstoffs zusammen mit Arsen.
11. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Isolierschicht und die Schutzschicht alle Maskierschichten ersetzen, die zur Erzeugung der gewünschten Halbleiterzonen im Halbleitersubstrat verwendet worden sind.
709826/0969
DE2658304A 1975-12-24 1976-12-22 Halbleitervorrichtung Expired DE2658304C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15337975A JPS597214B2 (ja) 1975-12-24 1975-12-24 ハンドウタイソウチ
JP2765076A JPS52111378A (en) 1976-03-16 1976-03-16 Semi-conductor device
JP2765176A JPS52111379A (en) 1976-03-16 1976-03-16 Semi-conductor device

Publications (2)

Publication Number Publication Date
DE2658304A1 true DE2658304A1 (de) 1977-06-30
DE2658304C2 DE2658304C2 (de) 1984-12-20

Family

ID=27285892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2658304A Expired DE2658304C2 (de) 1975-12-24 1976-12-22 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US4224636A (de)
DE (1) DE2658304C2 (de)
FR (1) FR2336795A1 (de)
GB (2) GB1572819A (de)
NL (1) NL171944C (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
FR2601801B1 (fr) * 1986-07-16 1988-09-16 Morin Francois Ecran d'affichage a matrice active utilisant du carbure de silicium amorphe hydrogene et procede de fabrication de cet ecran
JPS6347983A (ja) * 1986-08-18 1988-02-29 Sharp Corp 炭化珪素電界効果トランジスタ
US4789886A (en) * 1987-01-20 1988-12-06 General Instrument Corporation Method and apparatus for insulating high voltage semiconductor structures
US4757934A (en) * 1987-02-06 1988-07-19 Motorola, Inc. Low stress heat sinking for semiconductors
US5098494A (en) * 1989-05-23 1992-03-24 Mcnc Bonding of ceramic parts
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1530218A (fr) * 1966-07-07 1968-06-21 Rca Corp Perfectionnements aux dispositifs semiconducteurs
FR1553590A (de) * 1967-02-20 1969-01-10
GB1142405A (en) * 1966-03-08 1969-02-05 Rca Corp Method of making a semiconductor device having two insulating coatings
FR2011823A1 (de) * 1968-05-07 1970-03-13 Hitachi Ltd
DE1949174A1 (de) * 1968-10-02 1970-05-14 Hitachi Ltd Halbleiterelement mit einer Isolierschicht,die eine Raumladung induzierende Ionen enthaelt,sowie Verfahren zur Herstellung eines solchen Elements
DE1589900A1 (de) * 1966-09-12 1970-08-13 Hitachi Ltd Halbleiter-Bauelemente mit Oberflaechenschutzschicht und Verfahren zu ihrer Herstellung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL244520A (de) * 1958-10-23
US2937324A (en) * 1959-02-05 1960-05-17 Westinghouse Electric Corp Silicon carbide rectifier
GB1104935A (en) * 1964-05-08 1968-03-06 Standard Telephones Cables Ltd Improvements in or relating to a method of forming a layer of an inorganic compound
GB1114798A (en) * 1965-08-09 1968-05-22 Westinghouse Electric Corp Integrated circuit device with dielectric isolation and method of making the same
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide
GB1143864A (de) * 1966-01-15 1900-01-01
US3451867A (en) * 1966-05-31 1969-06-24 Gen Electric Processes of epitaxial deposition or diffusion employing a silicon carbide masking layer
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
GB1141251A (en) * 1966-09-19 1969-01-29 Gen Electric Co Ltd Improvements in or relating to luminescent materials
US3469155A (en) * 1966-09-23 1969-09-23 Westinghouse Electric Corp Punch-through means integrated with mos type devices for protection against insulation layer breakdown
US3455020A (en) * 1966-10-13 1969-07-15 Rca Corp Method of fabricating insulated-gate field-effect devices
GB1224803A (en) * 1967-03-01 1971-03-10 Sony Corp Semiconductor devices
GB1162565A (en) * 1967-04-07 1969-08-27 Ibm Uk Improvements in and relating to Semiconductor Structures
GB1182152A (en) * 1967-04-12 1970-02-25 Mark Slaffer Improved Telemetry System for Pistons and Like Reciprocating Members.
US3550256A (en) * 1967-12-21 1970-12-29 Fairchild Camera Instr Co Control of surface inversion of p- and n-type silicon using dense dielectrics
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
GB1334520A (en) * 1970-06-12 1973-10-17 Atomic Energy Authority Uk Formation of electrically insulating layers in semiconducting materials
JPS4733548U (de) * 1971-05-14 1972-12-14
JPS5131024Y2 (de) * 1971-05-22 1976-08-04

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1142405A (en) * 1966-03-08 1969-02-05 Rca Corp Method of making a semiconductor device having two insulating coatings
FR1530218A (fr) * 1966-07-07 1968-06-21 Rca Corp Perfectionnements aux dispositifs semiconducteurs
DE1589900A1 (de) * 1966-09-12 1970-08-13 Hitachi Ltd Halbleiter-Bauelemente mit Oberflaechenschutzschicht und Verfahren zu ihrer Herstellung
FR1553590A (de) * 1967-02-20 1969-01-10
FR2011823A1 (de) * 1968-05-07 1970-03-13 Hitachi Ltd
DE1949174A1 (de) * 1968-10-02 1970-05-14 Hitachi Ltd Halbleiterelement mit einer Isolierschicht,die eine Raumladung induzierende Ionen enthaelt,sowie Verfahren zur Herstellung eines solchen Elements

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"IBM Technical Disclosure Bulletin", November 1970, S. 1422 *
"Japanese Journal of Applied Physics", Bd. 12, Dezember 1973, Nr. 12, S. 1862-1868 *
"Journal of Applied Physics", Bd. 46, August 1975, Nr. 8, S. 3266-3272 *

Also Published As

Publication number Publication date
US4224636A (en) 1980-09-23
GB1572819A (en) 1980-08-06
FR2336795B1 (de) 1982-01-08
NL171944C (nl) 1983-06-01
GB1572820A (en) 1980-08-06
FR2336795A1 (fr) 1977-07-22
DE2658304C2 (de) 1984-12-20
NL7614307A (nl) 1977-06-28

Similar Documents

Publication Publication Date Title
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
EP0010624A1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
DE2615754C2 (de)
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0018520A1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3012119C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2658304A1 (de) Halbleitervorrichtung
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
EP1139432A2 (de) Schottky-Diode
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP