DE2330161A1 - Verbesserte schaltkreise und verfahren zu deren herstellung - Google Patents

Verbesserte schaltkreise und verfahren zu deren herstellung

Info

Publication number
DE2330161A1
DE2330161A1 DE19732330161 DE2330161A DE2330161A1 DE 2330161 A1 DE2330161 A1 DE 2330161A1 DE 19732330161 DE19732330161 DE 19732330161 DE 2330161 A DE2330161 A DE 2330161A DE 2330161 A1 DE2330161 A1 DE 2330161A1
Authority
DE
Germany
Prior art keywords
conductive
dielectric substrate
holes
pillars
predetermined pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19732330161
Other languages
English (en)
Inventor
Jun Murray Olyphant
Robert R Rohloff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Co
Original Assignee
Minnesota Mining and Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minnesota Mining and Manufacturing Co filed Critical Minnesota Mining and Manufacturing Co
Priority to DE19732330161 priority Critical patent/DE2330161A1/de
Publication of DE2330161A1 publication Critical patent/DE2330161A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)

Description

  • Verbesserte ochal-tkreise und und Verfahren zu deren Herstellung Die vorliegende Erfindung betrifft gedruckte Schaltungen und insbesondere Verfahren zum Verbinden elektrischer mit gedruckten Schaltkreisen.
  • 5 sind verschiedene herkömmliche Verfahren zum Verbinden von Halbleiterrschaltkreisen mit gedruckten Schaltungen verfügbar.
  • Nach diesem Verfahren verwendet man üblicherweise hochstehende leitende buckel, die entweder auf deci Talbleiterelement oder auf der gedruckten Schaltung angeora£iet sind, oder ausragende Leitungsenden, verformbare Lotkugelchen oder leitende, nicht verformbare Kügelchen.
  • Diese Verfahren haben bestimmte liachteile. beis1ielsweise konnen Kurzschlüsse zwischen benachbarten Leiterrbahnen der gedruckten Schaltungen oder auf dem Halbleiterelement selbst auftreten, wenn man die Technik des Verfahrens nicht genau im Griff hat.
  • Weiterhin kann ein unerwünschter Lotrückfluß die Leiterbahnen entlang aus der Verbindungszone heraus stattfinden. weiterhin gewährleisten diese Verfahren nicht aus sich heraus eine Abstandhaltung zwischen dem tialbleiterelement und der gedruckten Schaltung. Insbesondere sind die Verfahren nach dem Stand der Technik im allgemeinen sehr teuer und erfordern mehrere Verfahrensschritte.
  • Die vorliegende Erfindung schafft Verfahren und Schaltungen, um Halbleiterelemente mit weiteren Schaltkreisen zu verbinden. Das Verfahren gewährleistet eine genaue Abstandhaltung zwischen Halbleiterelement und gedruckter Schaltung und eliminiert die unerwünschten kurzschlüsse zwischen eng benachbarten Leiterbahnen auf dem Element und der gedruckten Schaltung. Weiterhin tritt keinerlei Lotrückflu@ entlang den iieiterbrnen aus den Verbindungszonen heraus auf.
  • Die Verfahren nach uer vorliegenden rfindung erfordern weniger Verfahrensschritte und weniger Steuerung als die Methoden des Standes der Technik. Die Anwendung der neuartigen Verfahren erlaubt es, unmodifizierte Halbleiteranordnungenn (d.h. solche ohne vorstehende buckel) schnell und sicher mit gedruckten Schaltungen so zu verbinden, ohne Kurzschlüsse oder Schüden befürchten zu müssen.
  • Sach der vorliogenden Erfindung umfa@t das Verfahren zur Anbrinngung eines Halbleiter chips auf einer gedruckten Schaltung folgende Schritte : (a) an sieht ein eines dielektrisches Substrat mit einer mit einer oberfläche verbundenen dünnen leitenden Schicht vor; (b) Man sieht ein vorbestimmtes muster einer Vielzahl von Löchern in dem dielektrischen Substrat vor, die sich durch das Substrat hindurch erstrecken und tjit der Unterseite der leitenden Schicht in Verbindung stehen; (c) Nun bildet in den Offnungen leitende Säulen aus, die elektrisch mit der Unterseite der leitenden Schicht in Verbindung stehen und von denen ein Teil zur Verbino.un mit weiteren elektrischen Schaltkreisen zur gegenüberlie genden Oberfläche hin frei liegt; (d) Nun wandelt die lei-i,ende schicht in ein vorbestimmtes muster von leitenden Auflageflächen um, wobei jede leitende huflagefläche in elektrischer Verbindung mit einer separaten leitenden Säule steht; (e) Man verbindet die Kontaktflächen eines @albleiterelements mit den offenliegenden eilen der leitenden Sauren.
  • Die Erfindung sieht weiterhin einen durchgehenden streifen mit gedruckten Schaltungen vor, von denen Jede auf einer ioeite ein Halbleiterelement aufnehmen kann, wobei Leitungen zu weiteren elektrischen Schaltkreisen auf der entgegen esetzten Oberfläche vorgesehen sind. Jede gedruckte Schaltung weist auf (a) ein dünnes flexibles dielekbrisches Substrat mit einer Dicke im bereich von etwa o,oo25 bis 0,25 nun; (b) ein vorbestimmtes Muster von leitenden Auflageflächen, die mit einer uberfläche des dielektrischen Substrats fest verbunden sind und eine Dicke von weniger als etwa o,127 mm haben; (c) eine Vielzahl von leitenden aulen, die sich durch das Substrat hindurch erstrecken und deren eines Ende elektrisch in Verbindung steht mit einer einzigen leitenden Auflagefläche auf der einen Oberfläche des dielektrischen oiubstrats und deren anderes bnde auf der entgegengesetzten Oberfläche des dielektrischen Substrats offenliegt; wobei das offenliegende Ende der leitenden Säulen einen Ort bilden, der ein Ralbleiterelement in leitender Verbindung aufnehmen kann.
  • Die Erfindung wird nun im einzelnen unter bezug auf die beigefügten Zeichnungen beschrieben, in denen gleiche bezugszahlen gleiche Elemente bezeichnen: Fig. 1 ist eine Perspektivansicht eines durchgehenden Streifens von gedruckten Schaltungen; Sig. 2 ist eine Schnittansicht des Streifens mit gedruckten ochaltungen nach ig. 1; Fig. 3, 4 und 5 zeigen aufeinanderfolgende Schritte in der Durchführung der Erfindung; Fig. 6 zeigt eine weitere Form, in der die Erfindung ausgeführt werden kann; Fig. 7 zeigt eine weitere Art gedruckter Schaltungen, die in der Durchführung der vorliegenden Erfindung nützlich sind.
  • Die ßig. . 1 zeigt einen durchgehenden Streifen 1o aus Material, wie es für gedruckte Schaltun en verwendet wird, mit einem sich wiederholender leitender Auflageflächen 14, die an einer Oberfläche des Substrats 12 befestigt sind. Die leitenden Auflageflächen 14 liegen voneinander auf ;1bstand und haben innere Enden 16, die zu einem gemeinsamen Flächenteil des Substrats zusammenlaufen. Richt gezeigte Säulen 20 erstrecken sich durch das Substrat 12 und stehen elektrisch in Verbindung mit den leitenden Auflageflächen 4 auf einer Oberfläche des Substrats.
  • Die Teile 21 der leitenden Säulen 20 liegen offen an der oberen Oberfläche des Substrats und bilden Orte, die später ein nalbleiterelement in elektrisch leitender Verbindung aufnehmen.
  • Beispielsweise läßt sich ein @albleiterelement auf das Substrat auf bringen und dann mit den 'i'eilen 21 über dünne Drähte elektrisch verbinden; weiterhin ist es möglich, ein @albleiterelement ausgerichtet über die Leib 21 zu legen und mit diesen nach dem Wendeverfahren ("flip-chip bonding") zu verbinden.
  • Die Fig. 2 zeigt eine Schnittansicht durch die gedruckte Schaltung der Fig. 1 entlang der Schnittlinie 2-2. Typischerweise hat das dielektrische Substrat 12 eine Dicke von 2,5 bis 250 Mikrometern. Vorzugsweise eingesetzte dielektrische Substrate bestehen aus dünnen flexiblen Polyimid-, Polyester-, Acrylharz-, Fluorocarbon-, Polysulfon-, Polyamid-, Polyolefin- und Silikonfilmen und aus glasfaserverstärkten thermoplastischen Kunststoffen.
  • Die leitenden Auflageflächen 14 sind vorzugsweise metallisch und bestehen bspw. aus aluminium, iuf er, wickel, Silber, Gold und dergl. Legierungen dieser iqetalle - miteinander oder mit anderen Metallen wie Eisen oder obalt - sind ebenfalls sehr brauchbar. Ebenso haben sich Bimetallstreifen - bspw. aus lotüberzogenem Aluminium oder goldplattiertem ickel - als brauchbar eriesen. Die Dicke der leiten Auflageflächen mul ausreichen, um eine elektrische Le@tung zuzulassen, und kann bis etwa 125 Mikrometer betragen, obgleich man aus wirtschaftlichen Gründen eine Dicke von 25 Mikrometern im all0'emeinen vorzieht.
  • Die leitenden Säulen 20 haben typischerweise einen Durchmesser im Bereich von 100 bis 250 Mikrometer. Die Lange, mit der der Yeil 21 über die Oberfläche des Substrats 12 hinausragt, liegt im allgemeinen im Bereich von 0 bis 250 Likrometern.
  • Die leitenden Säulen 20 bestehen vorzugsweise aus Metallen wie Zinn/Bei-Lot, Gold, Nickel, Kupfer und deren kombinatione, obgleich auch andere leitende Materialien wie Aluminium, Silber, Indium und Zinn einsetzbar sind.
  • Die gedruckte Schaltung 10 läßt sich nach verschiedenen Verfahren herstellen. Vorzugsweise bildet man in einem dielektrischen Substrat zuerst eine Vielzahl von Kochern in einem vorbestimmten Muster aus, wobei auf eine Oberfläche des Substrats eine durchgehende leitende Schicht fest aufgebracht ist. Die 1ig. 3 zeigt unter dem bezugszeichen 30 eine Vorstufe einer solchen platine aus einem dielektrischen Substrat 12 mit einer auf eine Oberfläche desselben aufgebrachten durchehenden leitenden schicht 13. Das Substrat 12 ist bereits mit Löchern 15 versehen, die sich zur Unterseite der leitenden Schicht 13 hindurch erstrecken.
  • Die Löcher 15 lassen sich nach herkömmlichen Verfahrensweisen vorsehen - bspw. durch chemische Bearbeitung (bsuw. gemäß der US-PS 3.395.057), Laser-, Elektronenstrahl- oder mechanisches Bohren, Schleifverfahren oder dergl.
  • Sodann werden die Löcher 15 - verb Fig. 4 - mit den leitenden Säulen 20 versehen. Die leitenden Säulen 20 liegen an der Unterseite der leitenden Schicht 13 an und sind elektrisch mit dieser verbunden, während die Teile 21 der leitenden Säulen 20 offen liegen bleiben; hier werden sie später mit weiteren Schaltungselementen - bspw. Ralbleiter- oder anderen Bauelomenten -verbunden. Die leitende Schicht 13 wird sodann nach herkömmlichen Verfahrensweisen (bspw. Abdecken mit @hotolack und Ätzen) zu einem vorbestimmten @uster von leitenden Auflageflächen 14 (vergl. Fig. 1 und 2) umgewandelt. Das vorbestimmte Muster der leitenden Auflageflächen muß so ausgebildet sein daß die zusammenlaufenden Enden 16 der leitenden @uflageflüchen 14 mit einem Ende der leitenden Säulen 20 in elektrischer Verbindung stehen.
  • Die leitenden Säulen 20 werden vorzugsweise durch galvanische Ablagerung des gewünschten Metalls (vergl. bspw. US-PSn 1.354.051 und 2.318.592) hergestellt, obgleich sich auch stromlose Aufbringungsverfahren verwenden lassen (bspw. nach den US-FSn 3.269.861 und 3.259.559).
  • Die Fig. 7 zeigt eine alternative Form einer gedruckten Schaltung, bei der die leitenden Säulen 20 sich nicht über die Oberfläche des dielektrischen Substrats hinaus erstrecken. atschlich brauchen die säulen sich nur teilweise durch das Substrat zu erstrecken, sofern ein Teil der Säule gegenüber der entgegengesetzten Oberfläche des dielektrischen Substrats offenliegt.
  • Die i4g. 5 zeigt ein Halbleiterelement 5o mit Kontaktlaschen 52, die mit den offenliegenden eilen 21 der leitenden Säulen 20 der gedruckten Schaltung verbunden sind. In dieser figur ist das Halbleiterelement nach dem @endeverfahren ("flip-chip bonding") mit der gedruckten Schaltung verbunden; es lassen sich aber auch andere Befestigungsverfahren verwenden - bspw. über auskragende Zuleitungen ("beam lead bonding") oder Zuleitungsdrähte ("wire bonding").
  • Die Fig. 6 zeigt eine weitere Art, die vorliegende Erfindung durchzuführen, d.h. für die gegenseitige verbindung einer Vielzahl von gedruckten Schaltungen. In der dargestellten ?orm lassen sich die gedruckten Schaltun en Übereinander stapeln, wodurch die gegenseitige Verbindung durch leitende Säulen 20 erfolgt, die sich durch das dielektrische ubstrat hindurch erstrecken, um die Verbindung zum jeweils nächstliegenden Muster leitender Auflageflächen herzustellen.

Claims (7)

Patentansprüche
1. Verfahren zum @efestigen eines Halbleiterchips auf einer gedruckten Schaltun aus einem dunnen dielektrischen Substrat, auf dessen Oberfläche eine dänne leitende Schicht befestigt ist, dadurch gekennzeichnet, daß man (a) das dielektrische Substrat mit einer Vielzahl von Löchern versieht, die ein vorobestimmtes Muster bilden, wobei man die Löcher einbringt, bevor man die leitende Schicht zu einem vorbestimmten Muster leitender Auflageflächen umwandelt, und die Löcher sich durch das dielektrische Substrat hindurch erstrecken und mit eilen der unterseite der leitenden Schicht in Verbindung stehen; (b) in den Löchern leitende Säulen ausbildet, die elektrisch mit der Unterseite der leitenden Schicht in Verbindung stehen und von denen Teile der entgegengesetzten Oberfläche des Substrats gegenüber offenliegen, um dort weitere elektrische Schaltelemente anzubrinfen, und (c) die Kontaktelemente eines Iialbleiterchips mit den offenliegenden eilen der leitenden Säulen verbindet.
2. Verfahren zum Befestigen eines albleiterchips auf einer gedruckten Schaltung, die besteht aus einem dünnen dielektrischen Substrat mit einem auf eine Oberfläche desselben aufgebrachten vorbestimmten Muster leitender Auflageflächen, dadurch gekennzeichnet, daß man (a) das dielektrische Substrat mit einer Vielzahl von Löchern versieht, die sich durch das dielektrische Substrat hindurch erstrecken und mit der Unterseite mindestens eines @eiles der leitenden Auflageflächen in Verbindung stehen, wobei die Locher in einem vorbestimmten Muster vorliegen, (b) in den Löchern leitende Säulen ausbildet, die mit der Unterseit e der leitenden Auflageflächen in elektrisch leitender Verbinaung stehen und die in Teilen offenliegen, um weitere elektrische Schaltungselemente anzuschließen, und daß man (c) die Kontaktelemente einer Halbleiterchips elektrisch mit den offenliegenden Teilen der leitenden Saulen vorsindet.
3. Verfahren nacn Anspruch 1, dadurcij gekennzeichnet, dal.
die leitenden Säulen sich üner die Oberfläche des dielektrischen Substrats hinauserstrecken läßt 4. Durchgehender Streifen mit gedruckten Schaltkreisen, von denen jeder ein Halbleiterchip aufnehmen kann, wobei jeder gedruckte Schaltkreis aus einem dünnen dielektrischen Substrat mit einer sicke von 2,5 bis 25o Mikrometer besteht und ein vorbestimntes Muster leitender Auflageflächen aufweist, die auf eine Fläche des dielektrischen Substrats aufgebracht sind, und weiterhin die leitenden Auflageflächen eine Dicke von weiiiger als etwa 125 Mikrometer haben, jede der gedruckten Schaltungen dadurch gekennzeichnet, daß eine Vielzahl leitender Säulen sich durch das Substrat erstrecken, die mit einem Ende an der Unterseite einer einzelnen leitenden Auflagefläche des vorbestimmten Musters anliegen und mit dieser in elektrisch leitender Verbindung stehen und mit dem anderen Ende der entgegengesetzten Oberfläche des dielektrischen Substrats gegenüber offenliegen, wobei die offenliegenden bilden der leitenden Säulen einen Ort bilden, der ein Halbleiterelement elektrisch aufnehmen kann.
5. Durchgehender Streifen mit gedrucI-en Schaltungen nach Anspruch 4, dadurch gekennzeichnet, daß die offenliegenden Enden der leitenden ouulen sich um weniger als 25o Mikrometer Über die Oberfläche des dielektrischen Substrats hinauserstrekken.
6. Verfahren zum gegenseitigen Verbinden einer Vielzahl von gedruckten Schaltungen, dadurch gekennzeichnet, daß man (a) ein dünnes dielektrisches Substrat mit auf eine Oberfläche aufgebrachter leitender Schicht mit einer Vielzahl von Löchern versieht, die sich durch das dielektrische Substrat hindurcherstrecken und mit der Unterseite der leitenden Schicht in ver bindung stehen, wobei die Löcher in einem vorbestimmten Euster vorliegen, (b) in den Löchern leitende Säulen ausbildet, die mit der Unterseite der leitenden Schicht in elektrisch leitender Verbindung stehen und von denen jeweils ein Feil offenliegt, um dort weitere elektrische Schaltungselemente anzuschließen, (c) eine erste gedruckte Schaltung ausbildet, indem man die leitende schicht zu einem vorbestimmten Muster leitender Auflageflächen umwandelt, wobei jeweils ein Teil der unterseite der leitenden Auflageflächen, die das vorbestimmte Muster darstellen, in elektrisch leitender Verbindung mit einer leitenden Säule steht, (d) und die offenliegenden eile der leitenden säulen der ersten gedruckten Schaltung elektrisch mit einem vorbestimmten @uster leitender Auflageflächen einer zweiten gedruckten Schaltung verbindet, wobei die zweite gedruckte Schaltung eine Vielzahl leitender Säulen aufweist, die sich durch ein dielektrisches substrat hindurch erstrecken, wobei jeweils ein Ende jeder Säule an der unterseite einer einzelnen leitenden @uflagefläche des vorbestimmten riusters von Auflageflächen anliegt und mit dieser in elektrisch leitender Verbindung steht und d s andere nde der leitenden Säulen jeweils auf der entgegengesetzten Oberfläche des dielektrischen Substrats offenliegt und den Anschluß weiterer elektrischer Schaltungselemente zuläßt.
7. Verfahren nach Anspruch 6, dadurch ge@ennzeichnet, daß man danach ein Halbleiterelement elektrisch mit den offenlieenden nden der leitenden Säulen der zweiten gedruckten Schaltung verbindet.
DE19732330161 1973-06-08 1973-06-08 Verbesserte schaltkreise und verfahren zu deren herstellung Ceased DE2330161A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19732330161 DE2330161A1 (de) 1973-06-08 1973-06-08 Verbesserte schaltkreise und verfahren zu deren herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732330161 DE2330161A1 (de) 1973-06-08 1973-06-08 Verbesserte schaltkreise und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
DE2330161A1 true DE2330161A1 (de) 1974-12-19

Family

ID=5883890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732330161 Ceased DE2330161A1 (de) 1973-06-08 1973-06-08 Verbesserte schaltkreise und verfahren zu deren herstellung

Country Status (1)

Country Link
DE (1) DE2330161A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2459532A1 (de) * 1974-05-30 1975-12-11 Ibm Mikroelektronischer modul zur montage und zum kontaktieren von schaltkreisplaettchen
DE2810054A1 (de) * 1977-03-08 1978-09-14 Matsushita Electric Ind Co Ltd Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
WO1988001469A1 (en) * 1986-08-15 1988-02-25 Digital Equipment Corporation Method of making high density interconnection substrates using stacked modules and substrates obtained
WO1988004878A1 (en) * 1986-12-16 1988-06-30 Eastman Kodak Company Method of making an electronic component
WO1988005252A1 (en) * 1987-01-12 1988-07-14 Allied Corporation Method for the manufacture of multilayer printed circuit boards
DE4008624A1 (de) * 1989-04-05 1990-10-11 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE4191065T (de) * 1990-05-24 1992-06-25
DE4101790C1 (en) * 1991-01-18 1992-07-09 Technisch-Wissenschaftliche-Gesellschaft Thiede Und Partner Mbh, O-1530 Teltow, De Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology
EP0533198A2 (de) * 1991-09-19 1993-03-24 Nitto Denko Corporation Biegsamer gedruckter Substrat
DE4235019C1 (de) * 1992-10-16 1994-04-21 Ame Gmbh Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2459532A1 (de) * 1974-05-30 1975-12-11 Ibm Mikroelektronischer modul zur montage und zum kontaktieren von schaltkreisplaettchen
DE2810054A1 (de) * 1977-03-08 1978-09-14 Matsushita Electric Ind Co Ltd Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
WO1988001469A1 (en) * 1986-08-15 1988-02-25 Digital Equipment Corporation Method of making high density interconnection substrates using stacked modules and substrates obtained
WO1988004878A1 (en) * 1986-12-16 1988-06-30 Eastman Kodak Company Method of making an electronic component
WO1988005252A1 (en) * 1987-01-12 1988-07-14 Allied Corporation Method for the manufacture of multilayer printed circuit boards
DE4008624A1 (de) * 1989-04-05 1990-10-11 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE4191065T (de) * 1990-05-24 1992-06-25
DE4101790C1 (en) * 1991-01-18 1992-07-09 Technisch-Wissenschaftliche-Gesellschaft Thiede Und Partner Mbh, O-1530 Teltow, De Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology
EP0533198A2 (de) * 1991-09-19 1993-03-24 Nitto Denko Corporation Biegsamer gedruckter Substrat
EP0533198A3 (en) * 1991-09-19 1995-11-02 Nitto Denko Corp Flexible printed substrate
US5510139A (en) * 1992-01-16 1996-04-23 Ameg Additive Metallisierung-Entwicklunge-Und Anwendungssesellshaft Gmbh Process for assembly and bonding of electronic components on an insulating support
DE4235019C1 (de) * 1992-10-16 1994-04-21 Ame Gmbh Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung

Similar Documents

Publication Publication Date Title
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE69533336T2 (de) Testkarte und ihre anwendung
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
EP1266402B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE68917798T2 (de) Anschlussstruktur und Verfahren zu deren Herstellung.
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE3913221A1 (de) Halbleiteranordnung
DE2624292A1 (de) Verfahren zur ausfuehrung von warmpressverbindungen
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE2807350C2 (de) Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE2330161A1 (de) Verbesserte schaltkreise und verfahren zu deren herstellung
DE68926258T2 (de) Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels

Legal Events

Date Code Title Description
8131 Rejection