DE3729356A1 - Digitalprogrammierbarer signalgenerator und verfahren dafuer - Google Patents

Description

Die Erfindung bezieht sich auf einen digitalprogrammierbaren Signalgenerator (DPSG) und ein Verfahren dafür. Die digitale programmierbare Signalerzeugung ist wohl bekannt und ist im wesentlichen die Schaffung digitaler und analoger Signale, die durch digitalcodierte in einem primären Speichermittel gespeicherte Daten spezifiziert sind. Die in den primären Speichermitteln gespeicherten Digitaldaten werden entweder direkt in ein Ausgangssignal umgewandelt oder können in se­ kundäre (eine höhere Geschwindigkeit besitzende) Speicher­ mittel durch Multiplexen gebracht werden und sodann in das Ausgangssignal umgewandelt werden. Bekannte Verfahren zur Erzeugung digitalprogrammierbarer Signale sind darauf be­ schränkt bei Takt- oder Clockraten von weniger als ein Gigahertz (1 GHz) zu arbeiten. Die vorliegende Erfindung dehnt den Betriebsbereich von DPSG′s in den Gigahertz-Be­ reich aus, wobei sämtliche Betriebsmerkmale der derzeitigen DPSG′s erhalten bleiben. Die Konstruktion von GHz Taktraten DPSG′s gestattet die Erzeugung von digitalen und analogen Signalen mit Nanosekunden (ns) und Subnanoskunden-Merk­ malen. Die vorliegende Erfindung gestattet die Verwendung von eine niedrigere Geschwindigkeit besitzenden (und somit billigeren) Komponenten als die primären Speichermittel des DPSG.

Bei Anwendungsfällen, wie beispielsweise der Atom-Dampf-La­ ser-Isotopen-Trennung (Atomic Vapor Laser Isotope Separation = AVLIS), wo die Isotopverhältnisse der Materialien über einen isotopen spezifischen Photoionisationsprozeß modifi­ ziert werden, steht der Wirkungsgrad des Prozesses mit der Spektralbandbreite der Laser in Beziehung. Die Verwendung von GHz-Bandbreiten DPSG′s ermöglicht den Einsatz optimaler Laserspektralformen. Bisherige Lösungsmöglichkeiten bei sol­ chen AVLIS-Anwendungen waren nicht optimal.

Zusätzlich zu den AVLIS-Prozessen sind DPSG′s derzeit in einem großen Bereich anderer Gebiete in Anwendung, und zwar einschließlich der Spektroskopie, der Nachrichtentechnik, der Computertechnik, dem Radar, dem Laser-Radar, bei ECM (elektronischen Gegensystemen) und Testausrüstungen. Alle diese Anwendungsgebiete enthalten Anwendungsfälle, wo GHz-Bandbreiten DPSG′s von großem Wert sein würden.

Zusammenfassung der Erfindung. Es ist ein Ziel der vorlie­ genden Erfindung, einen digitalprogrammierbaren Signalgene­ rator und ein derartiges Verfahren vorzusehen.

Ein spezielles Ziel der Erfindung besteht darin, einen verbesserten digitalprogrammierbaren Signalgenerator und ein entsprechendes Verfahren vorzusehen, wobei der Generator bzw. das Verfahren im Gigahertz-Bereich arbeiten, und zwar bei Anwendungsfällen auf dem Gebiet der Spektroskopie, der Telekommunikation, der Computertechnik, dem Radar, dem Laser-Radar und den ECM-Systemen, ferner bei Testausrüstun­ gen und bei einem AVLIS-Prozeß der oben beschriebenen Art.

Die vorliegende Erfindung sieht einen DPSG vor, der in auf­ einanderfolgenden Taktzyklen arbeitet, wobei der Generator erste Speichermittel aufweist, um die Digitaldaten in einer Vielzahl von adressierbaren Speicherplätzen zu speichern. Jedes der ersten Speichermittel besitzt eine erste Zugriffs­ zeit derart, daß auswählbare gespeicherte Digitaldaten zu­ gänglich sind nach der ersten Zugriffszeit. Aus Gründen der Beschreibung der Arbeitsweise der vorliegenden Erfindung kann der Ausdruck "Zugriffszeit" definiert werden als das Zeitintervall zwischen dem Augenblick, in dem die Daten von einer Speichervorrichtung angefordert werden und dem Augen­ blick, wo die Lieferung dieser Daten vollendet ist.

Der DPSG weist auch zweite Speichermittel auf und ferner Mittel zum Kopieren eines Teils der in den ersten Speicher­ mittel gespeicherten Digitaldaten, und zwar aus den ersten Speichermitteln in die zweiten Speichermittel.

Die DPSG weist Mittel auf, um die zweiten gespeicherten Digitaldaten aus den zweiten Speichermitteln innerhalb einer zweiten Zugriffszeit schneller als die erste Zugriffszeit zu multiplexen. Diese Daten können auf zwei verschiedene Weisen benutzt werden. Die Daten können als ein eine sehr hohe Ge­ schwindigkeit besitzender Digitaldatenstrom fortgepflanzt werden, oder aber die Digitaldaten können in eine Analogwel­ lenform mittels eines Digital-zu-Analogumsetzers (DAC) umge­ wandelt werden.

Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung anhand der Zeichnungen, in der zwei Ausführungsbeispiele dargestellt sind; in der Zeichnung zeigt

Fig. 1 ein Blockdiagramm eines erfindungsgemäßen digitalen Signalgeneratorsystems;

Fig. 2 ein Blockdiagramm eines bevorzugten Ausführungs­ beispiels der Ausgangsspeichersteuervorrichtung und einer Bank des Ausgangsspeichers, der einen Teil der Fig. 1 bildet;

Fig. 3 ein Blockdiagramm eines weiteren bevorzugten Ausfüh­ rungsbeispiels der Ausgangsspeichersteuervorrichtung und einer Bank des Ausgangsspeichers, der einen Teil der Fig. 1 bildet;

Fig. 4 ein schematisches Diagramm eines Digital-zu-Analog­ umwandlers zur Verwendung im System der Fig. 1;

Fig. 5 ein Zeitsteuerdiagramm zur Beschreibung der Arbeits­ weise der Ausgangsspeichersteuervorrichtungen, die in den Fig. 2-3 dargestellt sind;

Fig. 6 die Ausgangsgröße eines Vor-Prototyp-Digital-zu-Ana­ logumsetzers gemäß Fig. 4.

Im folgenden seien die Zeichnungen im einzelnen beschrieben. Im einzelnen sei auf die bevorzugten Ausführungsbeispiele der Erfindung Bezug genommen, die in den Zeichnungen darge­ stellt sind. Obwohl die Erfindung anhand von diesen bevor­ zugten Ausführungsbeispielen beschrieben wird, so soll dadurch jedoch nicht die Erfindung auf diese Ausführungsbei­ spiele beschränkt werden. Die Erfindung umfaßt vielmehr auch Alternativen, Modifikationen und Äquivalente, was sich ins­ besondere auf Grund der Ansprüche ergibt.

In Fig. 1 ist ein Systemblockdiagramm eines DPSG 10 darge­ stellt.

Die Komponenten des Systems 10 umfassen eine zentrale Verar­ beitungseinheit (CPU) 11, verbunden mit den anderen Kompo­ nenten über ein Systembus 12 zur Steuerung des Gesamtbe­ triebs des Systems 10.

Das System 10 umfaßt einen Nur-Lesespeicher (ROM) 15, einen Systemzufallszugriffsspeicher (RAM) 20, ein Parallelein­ gans-/Ausgangs-(I/O) Interface 13 und ein Serien I/O Inter­ face 14 (welches mit einem Videodarstellungsterminal verbun­ den sein kann).

Zudem weist das in Fig. 1 gezeigte Blockdiagramm der Erfin­ dung eine Wellenformspeichersteuervorrichtung 16, verbunden mit dem Systembus 12 auf. Die Wellenformspeichersteuervor­ richtung (output memory controller = OMC) 17 und dem Aus­ gangsspeicher 18 verbunden. Die Wellenformspeichersteuervor­ richtung 16 steuert den Transfer von Digitaldaten von entwe­ der RAM 20 oder ROM 15 zu dem Ausgangsspeicher 18. Dieser Transfer kann in einer bekannten Weise bewirkt werden und braucht daher hier nicht im einzelnen beschrieben zu werden. Der Ausgangsspeicher 18 ist in N-Bänke unterteilt, wobei N gleich der Anzahl der Auflösungsbits des Digital-zu-Analog­ konverters 19 ist. Jede Bank des Ausgangsspeichers 18 ist architekturmäßig äquivalent zu und arbeitet parallel mit den anderen Banken und wird durch eine gemeinsame Ausgangsspei­ chersteuervorrichtung 17 gesteuert.

Die Ausgangsspeichersteuervorrichtung 17 und der Ausgangs­ speicher 18 sind ihrerseits mit einem Digital-Analogkonver­ ter 19 verbunden.

Fig. 2 zeigt ein Blockdiagramm eines bevorzugten Ausfüh­ rungsbeispiels der Ausgangsspeichersteuervorrichtung 17 und einer Bank des Ausgangsspeichers 18 der Fig. 1. Digitaldaten werden von ersten Speichermitteln (wie beispielsweise dem System RAM 20 in Fig. 1 transferiert und in einem zweiten Speichermittel, wie beispielsweise den 7 ns 256 × 4 emitter­ gekoppelten Logikspeichern (ECL)-Speicher, von "Emitter Coupled Logic") 37, 38, 39, 40, und zwar unter der Steuerung der Wellenformspeichersteuervorrichtung 16 der Fig. 1. Das Interface zwischen der Wellenformspeichersteuervorrichtung 16 der Fig. 1 und der Ausgangsspeichersteuervorrichtung 17 der Fig. 1 ist in Fig. 2 nicht gezeigt.

In Fig. 2 wird ein schneller Takt oder Clock, der mit 1 GHz in diesem Ausführungsbeispiel gegeben ist, auf Leiter 31 zur Steuerschaltung 32 eingegeben, die ihrerseits ein Clock/16 Signal auf Leiter 33 und ein 1 aus 16 Signal auf Leiter 34 erzeugt. Fig. 5 zeigt das 1GHz-Taktsignal (Fig. 5A), das Takt 16 Zugriffssignal (Fig. 5B) und das 1 von 16 Signal (Fig. 5c).

In Fig. 5 kann das Auftreten des 1 von 16 Takt- oder Clock­ signals (Fig. 5C) für die Zwecke der Beschreibung gekenn­ zeichnet werden als das Einleiten sequentieller Zeitrahmen, wobei jeder Zeitrahmen 16 1 GHz Taktimpulse (Fig. 5A) umfaßt und wo ein Takt/16 Zugriffssignal (Fig. 5B) ebenfalls auf­ tritt.

Die ECL-Speicher 37-40 werden durch einen 8-Bitzähler 35 adressiert, der durch das Takt/16 Signal auf Leiter 33 in­ krementiert wird. Die ECL-Speicher erzeugen ihre Ausgangs­ daten auf Signalbussen 41, 42, 43, 44).

Die 4-Bit Gallium Arsenid (GaAs) Schieberegister 45, 46, 47, 48 empfangen und verriegeln die Daten, die auf den Bussen 41, 42, 43 und 44 (jeweils) vorhanden sind, und zwar unter der Steuerung des 1 aus 16 Signals auf Leiter 34.

Im Betrieb der Ausgangsspeichersteuerschaltung 17 und dieser Bank des Ausgangsspeichers 30 der Fig. 2 wird das Adressie­ ren der RAM′s 37-40 durch das Takt/16 Signal auf Leiter 33 initiiert. Dies inkrementiert den 8 Bit-Zähler 35, der eine neue Adresse an die RAM′s 37-40 über Bus 36 liefert. Nachdem die Zugriffszeit der RAM′s abgelaufen ist, geben die RAM′s die adressierten Daten auf Signalbusse 41, 42, 43 und 44, welche die Daten den Schieberegistern 45 bzw. 46 bzw. 47 bzw. 48 vorlegen.

Unter Bezugnahme auf Fig. 2 sei darauf hingewiesen, daß das Steuerelement 32 derart konstruiert ist, daß ein neuer Zeit­ rahmen, wie zuvor beschrieben, durch das 1 aus 16 Signal (welches auf Leiter 34 vorhanden ist) initiiert wird. Das 1 aus 16-Signal dient zum Einschalten (enable) der Schiebe­ register 45-48 in ihre Datenverriegelungsbetriebsart (mode) derart, daß beim Empfang des nächsten 1 GHz Taktimpulses diese die Daten auf die Busse 41, 42, 43 und 44 in die Spei­ cherlatches (Verriegelungsschaltungen) geben, die innerhalb der Schieberegister 45 bzw. 46 bzw. 47 bzw. 48 angeordnet sind.

Die nächsten folgenden 15 Taktimpulse (wie sie in Fig. 5 dargestellt sind) bewirken, daß die in den Schieberegistern 45, 46, 47 und 48 verriegelten Daten sequentiell aus den Schieberegistern 45-48 herausgeschoben werden, auf welche Weise ein Multiplexermittel geschaffen wird. Sobald die Da­ ten in den Schieberegistern 45-48 verriegelt sind, sind die auf den Bussen 41-44 vorhandenen Daten redundant. Daher wird der nächste Speicherzugriffszyklus der zweiten Speichermit­ tel (den ECL RAM′s 37-40) an der ansteigenden Flanke des Takt/16 Signals initiiert. Durch die Mittel und das Verfah­ ren zur gleichzeitigen Herausschiebung von Daten aus den Schieberegistern 45-48, während der Zugriff zu den Speicher­ mitteln (ECL RAM′s 37-40) erfolgt, um die für den nächsten Zeitrahmen erforderlichen Daten zu erhalten, wird die Band­ breite für jede Bank des Ausgangsspeichers erhöht.

Das Ergebnis der Anwendung dieses Verfahrens der Erhöhung der Ausgangsspeicherbandbreite der Speichermittel eines DPSG′s auf die Architektur für ein DPSG in der oben be­ schriebenen Art, besteht darin, ein DPSG zu erzeugen, wel­ ches in der Lage ist, mit einer 1 Gigasample (Gigatastung) pro Sekunde zu arbeiten, und zwar mit einer Ausgangsimpuls­ dauer von bis zu 4 Mikrosekunden.

Wie zuvor beschrieben, sehen diese Bank aus dem Ausgangs­ speicher (welche die ECL RAMS′s 37-40 und die GaAs-Schiebere­ gister 45-48 aufweist) und die Ausgangsspeichersteuervor­ richtung (Bezugszeichen 17 in Fig. 1), welche eine 8 Bit Zählersteuerschaltung 35, Steuerelement 32 und verschiedene Hilfselektronik (die hier nicht gezeigt zu sein braucht) aufweist, ein Interface zwischen der Wellenformspeicher­ steuervorrichtung 16 der Fig. 1 und dem Digital-Analogkon­ verter 19 der Fig. 1 vor. Der Zweck dieser Ausgangsspeicher­ steuervorrichtung 17 und des Ausgangsspeichers 18 besteht darin, Digitaldaten von der Wellenformspeichersteuerschal­ tung 16 der Fig. 1 zu empfangen, und diese Daten in Hochge­ schwindigkeitsseriendatenströme umzuwandeln.

Es sei nunmehr auf die Fig. 3 Bezug genommen, wo ein Dia­ gramm eines weiteren bevorzugten Ausführungsbeispiels einer Ausgangsspeichersteuerschaltung 17 und einer Bank des Aus­ gangsspeichers 18 der Fig. 1 schematisch im einzelnen darge­ stellt ist. In Fig. 3 erkennt man vier 7 ns 256 × 4 RAM′s und einen 16 : 1 GaAs Multiplexer zur Erzeugung des Multiplexvor­ gangs der parallelen Banken des ECL-Speichers zur Bildung von einem 1 Gigabit pro Sekunde Serienausgang.

In Fig. 3 dienen die Zähler 51, 52, 53, 54 als unabhängige Adressengeneratoren und sie sind mit ihren entsprechenden ECL RAM′s 55, 56, 57, 58 durch Busse verbunden. Die RAM′s 55-58 speichern Digitaldaten, die über den Datenbus 59 emp­ fangen werden, und zwar von einem ersten Speichermittel (die Steuerlogik für dieses Interface braucht nicht darge­ stellt zu werden). Die Ausgangsgröße von den ECL RAMS′s wird in einen GaAs 16 : 1 Multiplexer 60 eingegeben. Die Ausgangs­ größe aus Leiter 79 der Fig. 3 ist ein einziger Serienbit­ strom und man versteht, daß der Ausgangsspeicher 18 der Fig. 1 aus Parallelbanken aufgebaut ist und Fig. 3 zeigt eine der Banken und Schaltung für diese Steuerung. Jede Bank des Aus­ gangsspeichers 18 architekturmäßig äquivalent zu und ar­ beitet parallel mit den anderen Banken und ist von einer gemeinsamen Ausgangsspeichersteuervorrichtung 27 steuerbar.

In Fig. 3 liefert jeder ECL RAM 55-58 denMultiplexer 60 mit einer 4 Bitparalleleingangsgröße alle 16 ns und hält diese Daten für mindestens 4 ns. Der Multiplexer 60 weist 16 GaAs UND-Gatter 61-76 auf, einen 4 Bit GaAs-Ringzähler 77 und eine Bankauswählschaltung 78. Der Ringzähler 77 und die Bankauswählschaltung 78 schaffen einen zirkularen 16 Bit- Adressengenerator, der einen 16 : 1 Multiplexer erzeugt, wenn eine UND-Verknüpfung mit den parallelen RAM-Ausgangsgrößen erfolgt. Die maximale Impulsdauer ist durch die Größe der RAM′s begrenzt und kann in diesem Ausführungsbeispiel bis zu annähernd 4 Mikrosekunden reichen.

In Fig. 4 ist ein schematisches Diagramm eines Digital-Ana­ logumwandlers (DAC) dargestellt, der eine Hybrid GaAs-Vor­ richtung implementiert, und zwar mit einer Konstruktion analog der von Silicium DACs mit niedrigerer Geschwindig­ keit. Der DAC 19 ist in Fig. 1 als Blockschaltbild darge­ stellt. In Fig. 4 ist ein 2 Bit DAC dargestellt, obwohl auch andere Konfigurationen möglich sind. Beispielsweise sind Konfigurationen für 6 oder mehr Bit DACs möglich.

In Fig. 4 sind die Funktionen der Transistoren Q 1, Q 2 und Q 3 mit den Transistoren Q 4 bzw. Q 5 dupliziert. Der DAC der Fig. 4 besitzt eine identische Strom- und Schaltstufe für jedes Eingangsdatenbit. Die Stufen treiben ein Wider­ standsgitternetzwerk. Die in dem DAC verwendeten Leistungs­ versorgungsspannungen sind derart gewählt, daß die digitalen GaAs-Chips den DAC direkt betreiben.

Die Transistoren Q 3 und Q 6 bilden zwei identische Stromquel­ len. Die Form der Stromquellen ist verhältnismäßig immun ge­ genüber Vorrichtungs- und Umgebungsveränderungen und es wer­ den keine gesonderten Spannungsbezugsgrößen bei diesem An­ wendungsfall benötigt. Es sei darauf hingewiesen, daß andere DAC-Konstruktionen zur Verwendung mit der vorliegenden Er­ findung möglich sind, und die Darstellung der Fig. 5 nur einen geeigneten Digital-Analogumsetzer beschreibt.

In Fig. 4 wird eine Analog-Ausgangsspannung dadurch gebil­ det, daß man den geschalteten Strom durch ein Widerstands­ netzwerk leitet. Dadurch, daß man gleiche Ströme in unter­ schiedliche Knoten des R-2R Netzwerkes in Basis-Zwei-Kom­ bination leitet, werden Basis-Zwei-Spannungsschritte am Ausgang geliefert.

An einem Digital-Analogumsetzer gemäß der Erfindung wurden Versuche ausgeführt, um einen Wellenformgenerator mit einer Gigasample (Gigatastung) pro Sekunde zu schaffen. Die Versu­ che umfaßten die Verifikation der digitalen und analogen Konstruktionsregeln und die Auswertung eines Digital-Analog­ umsetzers (DAC).

Es wurde ein Testring hergestellt, der einen 2-Bit GaAs-Hy­ brid DAC enthielt, und zwar betrieben durch ein GaAs-Zähler­ chip. Die Schaltung wurde aufgebaut unter Verwendung einer Kombination von Mikrostrip- und coplanaren Mikrowellen-Kon­ struktionsregeln. Der Digitalabschnitt der Schaltung wurde an einem ultraniedrigen Permittivitäts-Teflon-Material (Dielektrizitätskonstante = 2,5) ausgeführt. Das DAC wurde auf einem Keramiksubstrat ausgeführt und verwendete eine hohe Bandbreite besitzender GaAs-Transistoren als Stromquel­ len und Digitalschalter.

Diese Tests zeigen die typische Leistungsfähigkeit der Kon­ struktion; es wurden keine Versuche unternommen, die Schal­ tung zu optimieren. Selbst unter diesen Einschränkungen ar­ beitete die Schaltung jedoch gut bei dem erforderlichen 1 Gigasample pro Sekunde. Die in Fig. 6 gezeigten Sample oder Tastdaten wurden bei 1,25 Gigasamples pro Sekunde fest­ gestellt.

Fig. 6 ist eine vergrößerte Photographie der Ausgangsgröße des DAC, wie sie auf einem Tektronix 7104 Oszilloskop aufge­ zeichnet wurde. Die Daten zeigen eine sich wiederholende Wellenform, die der binären Datenfolge (00, 10, 01, 11, . . .), hergestellt durch das GaAs-Zählerchip erzeugt werden. Diese Datenfolge wurde ausgewählt, weil sie ein schwierigeres Schalterfordernis demonstriert, als dies eine gerade binäre Rampe wäre (beispielsweise 00, 01, 10, 11,. . . ). Die Genauigkeit des DAC ergibt sich deutlich als nicht schlechter als 1 Teil in 30. Dieses Genauigkeitsniveau reicht für die Konstruktion eines 5-Bit oder 6-Bit DAC aus. Es wird angenommen, daß die sorgfältige Optimierung der Analogschaltung ein DAC mit einer Bandbreite von 1,5 Gigasamples pro Sekunde und einer Genauigkeit von 1% liefert.

Die vorstehende Beschreibung der beiden bevorzugten Ausfüh­ rungsbeispiele der Erfindung wurde aus Gründen der Dar­ stellung und Beschreibung gegeben. Die Ausführungsbeispiele wurden so gewählt und beschrieben, daß die Prinzipien der Erfindung am besten erläutert werden.

Um die speziellen Anwendungen der vorliegenden Erfindung zusammenzufassen, kann man sagen, daß die vorliegende Erfindung bei solchen Anwendungen eingesetzt werden kann, wie der Atom-Dampf-Laser-Isotopentrennung zur Schaffung einer optimalen Anpassung zwischen dem Spektralprofil des Prozeßlasers und dem des verdampften Materials. Andere An­ wendungsfälle sind die optische Telekommunikation (wo ein Laser mit einer digitalen oder analogen Wellenform moduliert wird, auf welche Weise Daten dem optischen Signal des Lasers überlagert werden), nicht optische Telekommunikation im Mi­ krowellen- und Radiospektrum, Radar, elektronische Gegenmaß­ nahmen, Hochgeschwindigkeitscomputerverbindungen, Ortsnetze, Videotransport mit hoher Definition und das Multiplexen von großen Mengen langsamer Digitalspeicher in eine hohe Ge­ schwindigkeit besitzende Datenströme.

Zusammenfassend sieht die Erfindung folgendes vor:

Ein digitalprogrammierbarer Signalgenerator und ein Verfah­ ren dafür werden vorgesehen, wobei der digitalprogrammier­ bare Signalgenerator auf dem Gebiet der atomaren Dampf-La­ ser-Isotopentrennung verwendet werden kann, um eine opti­ male Anpassung zwischen dem Spektralprofil des Prozeßlasers und dem des verdampften Materials vorzusehen. Die Erfindung erweitert den Betrieb der digitalen programmierbaren Signal­ generatoren in den GHz-Bereich, wobei aber alle Betriebs­ merkmale bekannter solcher Generatoren beibehalten werden.

Claims (10)

1. Digitalwellenformgenerator, der in aufeinanderfolgenden Zeitrahmen einer vorbestimmten Dauer arbeitet, wobei jeder der Zeitrahmen eine Vielzahl vonTaktzyklen be­ sitzt und der Generator folgendes aufweist:
erste Speichermittel zum Speichern digitaler Daten in einer Vielzahl von adressierbaren Speicherplät­ zen,
zweite Speichermittel,
Mittel zum Zugriff zu einigen der gespeicherten Digital­ daten und zum Transport der Daten in die zweiten Spei­ chermittel,
wobei die zweiten Speichermittel parallele Banken zum Speichern digitaler Daten in einer Vielzahl von adres­ sierbaren Speicherstellen oder -plätzen aufweisen, wobei jede der parallelen Banken der zweiten Speichermittel eine zweite Zugriffszeit innerhalb jedes der Zeitrahmen derart aufweist, daß selektierbare gespeicherte Digital­ daten nach der zweiten Zugriffszeit zugreifbar sind,
Multiplexermittel,
Mittel zum Zugriff einiger der gespeicherten Digital­ daten während aufeinanderfolgender Zeitrahmen, und zwar nach der erwähnten zweiten Zugriffszeit von jedem der zweitenSpeichermittel zu den Multiplexermitteln, und
Mittel zum Multiplexen innerhalb jedes der Zeitrahmen der zweiten gespeicherten Digitaldaten von den zweiten Speichermitteln innerhalb einer dritten Zugriffszeit kürzer als sowohl die erste Zugriffszeit und die zweite Zugriffszeit zur Bildung einer digitalen Wellenform.

2. Generator nach Anspruch 1, wobei der Generator program­ mierbar ist.

3. Generator nach Anspruch 1, dadurch gekennzeichnet, daß er in einer gepulsten Betriebsart arbeitet, wo die Takt- oder Clockzyklen unterbrechbar sind.

4. Generator nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ersten Speichermittel zufallsmäßig zugreifbar (RAM) sind.

5. Generator nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Multiplexer­ mittel Schieberegister aufweisen.

6. Generator nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Digital-Analog­ umwandlermittel vorgesehen sind, um die Digitalwellen­ form in eine Analogwellenform umzuwandeln.

7. Generator nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Takt- oder Clockzyklen bei oder oberhalb 1 Gigahertz auftreten.

8. Generator nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Multiplex­ mittel Galliumarsenid-Digitalschaltungen aufweisen.

9. Generator nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Generator in einer kontinuierlichen Betriebsart arbeitet.

10. In einem Digitalwellenformgenerator, der in aufeinander­ folgenden Zeitrahmen einer vorbestimmten Dauer arbeitet, wobei jeder der Zeitrahmen eine Vielzahl von Taktzyklen aufweist, wobei der Generator erste Speichermittel be­ sitzt, und zwar zum Speichern der Digitaldaten in einer Vielzahl von adressierbaren Speicherplätzen und zweite Speichermittel, wobei folgende Schritte vorgesehen sind: Zugriff zu einigen der erwähnten zweiten gespeicherten Digitaldaten während aufeinanderfolgender Zeitrahmen, und
Multiplexen innerhalb jedes der Zeitrahmen der zweiten gespeicherten Digitaldaten von den zweiten Speichermit­ teln nach der zweiten Zugriffszeit zur Bildung einer digitalen Wellenform.