DE2644478A1

DE2644478A1 - Differential-phasenumtast-modulator

Info

Publication number: DE2644478A1
Application number: DE19762644478
Authority: DE
Inventors: John Robert Linford; Harold Garth Nash; Gene Arnold Schriber
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1975-10-03
Filing date: 1976-10-01
Publication date: 1977-04-21
Also published as: JPS5245860A; US4008373A; DE2644478C2; JPS5916456B2; FR2326808A1; FR2326808B1; GB1528854A

Description

Die Erfindung betrifft einen Differential-Phasenumtast-Modulator und bezieht sieh insbesondere auf einen digitalen Differential-Phasenumtast-Modulator, welcher eine differenzielle Phasenschieber-Modulation oder Phasenumtast-Modulation dazu verwendet, ein binäres Dateneingangssignal derart zu kodieren, daß das kodierte Signal über 'Telefonleitungen übertragen werden kann.

Bekannte Modulatoren dieser Art wie die unter der Bezeichnung "Bell System Data Sets 201A und 201B" bekannten Einrichtungen arbeiten mit einer festen Dateneingaberate und sind nur mit dem entsprechenden System der Phasenshiftmodulation in den Vereinigten Staaten von Amerika kompatibel. Diese bekannten Einrichtungen erfordern Amplitudenmodulatoren, Tiefpaßfilter und Summierverstärker, die eine

709818/0778

lineare Schaltung verwenden. Aufgrund dieser linearen Schaltungselemente erfordern die bekannten Modulatoren eine Einstellung und Kalibrierung. Da diese bekannten Einrichtungen außerdem nicht vollständig digital arbeiten, können sie nicht auf einem einzigen großen Plättchen einer integrierten Schaltung untergebracht werden.

Aufgabe der Erfindung ist es, einen Differential-Phasenumtast-Modulator der oben näher erläuterten Art zu schaffen, der nicht nur auf einem einzigen blättchen einer integrierten Schaltung angeordnet sein kann, sondern zugleich mit unterschiedlichen Datenverarbeitungsgeschwindigkeiten arbeiten kann, und zwar sowohl nach dem vorgeschriebenen US-System als auch nach dem CCITT-System für Phasenshiftmodulation oder Phasenumkehrmodulation.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.

Gemäß der Erfindung wird ausschließlich eine digitale Schaltkreistechnik verwendet, welche zu dem erheblichen "Vorteil führt, daß die gesamte Einrichtung auf einem einzigen Plättchen einer integrierten Schaltung untergebracht v/erden kann. Da die Schaltung vollkommen digital arbeitet, sind Einstellungen und Kalibrierungen nicht erforderlich. Das System ist wahlweise mit dem entsprechenden US-System für eine Kodierung mittels Phasenshiftmodulation oder mit dem europäischen System für eine Kodierung mit einer Phasenverschiebung oder Phasenshiftmodulation kompatibel (GGITT). Außerdem ist das erfindungsgemäße System in der Lage, mit zwei Eingangsdatenraten zu arbeiten, die beliebig gewählt werden können. Während entsprechende bekannte Einrichtungen lineare Amplitudenmodulatcren verwendet haben und Tiefpaßfilter sowie Summierverstärker benötigt haben, werden gemäß der Erfindung alle diese Aufgaben mit einem der Schaltung zugeordneten einzigen Festspeicher gelöst, aus welchem nur gelesen werden kann.

709816/0778

Gemäß einer besonders bevorzugten Ausführungsform der Erfindung ist vorgesehen, daß eine Zeitsteuereinrichtung zur Erzeugung von Zeitsteuersignalen vorgesehen ist, daß weiterhin eine digitale Steuerstufe vorhanden ist, welche auf die Zeitsteuersignale und ein Phasenschieber-Steuersignal anspricht, um digitale Daten-Dibits anzunehmen und um ein digitales Steuerausgangssignal zu erzeugen, daß weiterhin eine digitale Phasenschiebereinrichtung mit der Steuerschaltungseinrichtung verbunden ist und auf die Zeitsteuersignale ansOricht, um ein digitales Ausgangssignal auf einem Hauptkanal und einem Nebenkanal abwechselnd auf einer ersten und einer zweiten Ausgangsklemme zu erzeugen, und zwar während aufeinanderfolgender Dibit-Intervalle, daß das digitale Ausgangssignal im Hauptkanal in seiner -Phase um einen vorgegebenen Betrag in bezug auf das Ausgangssignal im H_aUp-t;kanal verschoben ist, welches während des vorhergehenden Dibit-Intervalls erzeugt wurde, und zwar in Reaktion auf das digitale Steuerausgangssignal, daß weiterhin eine Multiplexer einrichtung jeweils mit der ersten und der zweiten Ausgangsklemme der Phasenschiebereinrichtung verbunden ist, um das digitale Ausgangssignal im Hauptkanal an einer dritten Ausgangsklemme und das digitale Ausgangssignal im Kebenkanal auf einer vierten Ausgangsklemme zu übertragen, und daß eine digitale Zahlengenerator-Einrichtung mit der dritten und der vierten Ausgangsklemme verbunden ist und auf die Zeitsteuersignale anspricht, um eine Reihe von digitalen Ausgangssignalen zu erzeugen, die jeweils eine vorgegebene analoge Größe darstellen.

709816/0778

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben: in dieser zeigen:

Fig. 1 ein verallgemeinertes Blockdiagramm, welches eine bevorzugte gerätetechnische Ausführungsform des Erfindungsgegenstandes veranschaulicht,

Fig. 2 ein detailliertes Blockdiagramm, welches die Phasenschieber-Schaltung darstellt,

Fig.^a eine Tabelle, welche die Beziehung der möglichen Dibit-Eingangsdaten-Kombinationen zu den entsprechenden Phasenverschiebungen sowohl für das System der Vereinigten Staaten von Amerika als auch für das europäische System bei der Phasenverschiebung veranschaulicht ,

Fig.yo eine Tabelle, welche die Beziehung zwischen dem Schieberegisterinhalt und dem relativen Phasenwinkel zwischen zwei aufeinanderfolgenden Dibits verans chaulicht,

Fig. 4- eine graphische Darstellung einer 1800-Hz-Trägerwelle mit einer Länge von einem Dibit, ohne Amplitudenmodulation,

Fig. 5 eine graphische Darstellung, welche eine Trägerwelle für den Kanal A mit ihrem entsprechenden Amplitudenmodulationssignal sowie eine Trägerwelle für den Kanal B mit ihrem entsprechenden Amplitudenmodulationssignal veranschaulicht,

Fig. 6 eine graphische Darstellung, welche den Zusammenhang zwischen dem Ausgangssignal des Binärzahlgenerators und dem Ausgangssignal des Digital-Analog-Wandlers veranschaulicht, und

Fig. 7 eine graphische Darstellung, welche eine typische Ausgangssignal-Wellenform des erfindungsgemäßen

709816/0778

264U78 9

Differential-Phasenumtastmodulators nach dem Durchgang durch ein Tiefpaßfilter veranschaulicht.

Nachfolgend wird eine bevorzugte Ausführungsform des Erfindungsgegenstandes im einzelnen näher erläutert, um auch die Vorteile der Erfindung zu beschreiben. Zunächst wird die Arbeitsweise der Erfindung allgemein anhand der 3?ig.1 erläutert. Ein Differential-Phasenumtastmodulator 10 weist eine Steuerschaltung 12, einen Phasenschieber 14-, einen Multiplexer 16, einen Binärzahlengenerator 18 (der auch als Digitalgenerator zu bezeichnen ist), einen Digital-Analog-Wandler 20 und einen Zeitkode-Generator 22 auf. Der Zeitkode-Generator läßt sich auch als Zeittakt-Generator bezeichnen. In der Steuerschaltung 12 ist ein Serien-Parallel-Wandler 24- enthalten, der mit Hilfe einer Ausgangsleitung 26 an eine Phasenschieber-Steuereinheit 28 geführt ist. Der Serien-Parallel-Wandler 24 empfängt über eine Eingangsleitung 3O ein binäres Dateneingangssignal und weiterhin ein Zeittaktsignal vom Zeittakt-Generator 22 über dessen Ausgangsleitung 32. Die Phasenschieber-Steuereinheit empfängt ein Datenraten-Auswahlsignal über eine Steuerleitung 34 und ein Phasenschieber-Auswahlsignal über eine Steuerleitung 36.

Das Datenraten-Auswahlsignal wird auch dem Zeittakt-Generator 22 über eine Steuerleitung 34- zugeführt. Der Phasenschieber 14- enthält ein Schieberegister A (welches mit 38 bezeichnet ist), eine Phasenschieber-Logikeinheit 4-0 und ein Schieberegister B (welches mit 4-2 bezeichnet ist). Das Ausgangssignal der Phasenschieber-Steuereinheit 28 wird der Phasenschieber-Logikeinheit 4-0 über Ausgangs leiter 44, 4-6 und 4-8 zugeführt. Ein 14-,4-kHz-Taktsignal vom Zeittakt-Generator 22 wird dem Schieberegister A und dem Schieberegister B über die Leitung 50 zugeführt.

709818/0778

Das Schieberegister A ist mit der Phasenschieber-Logikeinheit 4-0 durch, bei 39 dargestellte vierpaarige Eingangsund Ausgangsleiter verbunden. Das Schieberegister B ist mit der Phasenschieber-Logikeinheit 4-0 durch bei 4-1 dargestellte vierpaarige Eingangs- und Ausgangsleitungen verbunden. Das Ausgangssignal vom Schieberegister A wird dem Multiplexer 16 über Ausgangs leitungen 52 und 5^· zugeführt. Das Ausgangssignal vom Schieberegister B wird dem Multiplexer 16 über Ausgangsleitungen 56 und 58 zugeführt.

Der Binärzahlengenerator 18 besteht aus einem Festspeicher 60 (aus welchem nur gelesen werden kann), aus einem Vorzeichengenerator 62 und einer Komplementeinheit 64·. Das Ausgangssignal vom Multiplexer 16 wird dem IFestspeicher 60 und dem Vorzeichengenerator 62 über eine Mehrzahl von Ausgangsleitungen 66, 68, 70 und 72 zugeführt. Das Ausgangssignal vom Pestspeicher 60 wird der Komplementeinheit 64· über eine Mehrzahl von Ausgangsleitungen BO, B1, B2» B3 und B4- zugeführt. Das Ausgangs signal vom Vorzeichengenerator 62 wir der Komplementeinheit 64- über einen Ausgangsleiter 74- zugeführt. Ein separater Ausgang des Zeittaktgenerators 22 ist mit einem Eingang des Festspeichers 60 und mit einem Eingang des Vorzeichengenerators 62 über eine Mehrzahl von Ausgangsleitungen 76 verbunden. Der Ausgang der Komplementeinheit 64- ist mit dem Digital-Analog-Wandler 20 über Ausgangs leitungen B¹O, B¹I, B¹2, B'3 und B'4- verbunden. Der Ausgang des Vorzeichengenerators 62 ist mit dem Digital-Analog-Wandler 20 über die Ausgangsleitung B¹5 verbunden. Das Ausgangssignal vom Differential-Phasenumtastmodulator 10 wird über die Ausgangsleitung 78 geliefert.'

Der Differential-Phasenumtastmodulator 10 ist so ausgebildet, daß er Binärdaten mit einer festen Datenrate über eine Telefonleitung überträgt. Eine Ubertragungsrate von entweder

709816/0778

1200 oder 2400 Bits pro Sekunde kann am Datenraten-Auswahleingang 34 eingestellt werden. Die einlaufenden Daten werden auf einer Trägerwelle als eine Folge von elementaren Signalphasen-Verschiebungen kodiert, wobei jede Verschiebung einem ungeraden Vielfachen von 45° bei dem US-System entspricht (d.h. die Phase kann einmal, dreimal, fünfmal oder siebenmal um 45 verschoben sein), in bezug auf die vorhergehende Phase des Signalelementes, oder es kann nach dein GGITT-System eine Verschiebung um ein gerades Vielfaches von 4-5° erfolgen (d.h., die Phase kann um 0 mal, 2 mal, 4 mal oder 6 mal 45 verschoben werden), in bezug auf die Phase des vorhergehenden Signalelementes. Diese Kombinationen sind in der Fig. 3a dargestellt.

Um eine Kodierung mit Hilfe dieser vier Phasenverschiebungen vorzunehmen, werden die seriellen Daten einem Serien-Paralleb-Wandler 24 über eine Dateneingangsleitung 3O zugeführt. Der Serien-Parallel-Wandler 24 nimmt die einlaufenden Binärdaten seriell auf und gruppiert die einlaufenden Binärdaten in Paare von Binärbits, die als Doppelbits oder Dibits bezeichnet werden. Diese Doppelbits oder Dibits werden der Phasenschieber-Steuereinheit 28 über die Ausgangsleitung 26 zugeführt. Die seriellen Eingangsdaten auf der Eingangsleitung 3O sind dann in ein paralleles Dibit oder Doppelbit umgeformt worden.

Da es vier mögliche Dibit-Kombinationen oder Kodierungen gibt (d.h. 00, 01, 11, 10), kann jede der vier Phasenverschiebungen einem entsprechenden Debit-Kode zugeordnet werden. Die Fig.3a zeigt die Zuordnung jedes Dibit-Kodes zu den vier Phasenverschiebungen, welche dem US-System entsprechen, und auch die vier Phasenverschiebungen, welche dem CCITT-System entsprechen. Die Phase des zugeordneten Trägers für ein bestimmtes Dibit wird in bezug auf

709816/077»

die Phase des während des vorhergehenden Dibits gerade übertragenen Trägers um einen vorgegebenen Betrag verschoben. Dies ist ein wesentlicher Unterschied gegenüber Phasenmodulations-Systemen, bei welchen die Phasenverschiebung in bezug auf ein festes Phasenbezugssignal erfolgt. Durch das erfindungsgemäße Schema wird es überflüssig, eine absolute Phaseninformation zu übertragen. Die Phasenschieber-Auswahleinheit 36 wählt entweder das US-System oder das OCITT-System für die Phasenverschiebung.

Die Arbeitsweise des Systems xvird mit der Annahme beschrieben, daß die Datenrate-A.uswahleinh.eit 34- auf einen Betrieb mit einer Eingangsrate von 2400 Bits pro Sekunde eingestellt ist und die Phasenschieber-Auswahleinheit 36 nach dem US-System für die Phasenverschiebung arbeitet. Die geringere Dateneingangsrate würde normalerweise nur für den Betrieb bei starkem Rauschen verwendet, um durch Rauschen verursachte Fehler auf ein Minimum zu beschränken.

Der Differential-Phasenumtast-Modulator 10 erzeugt ein kodiertes Signal durch sequentielle Phasenverschiebung von zwei 1800-Hz-Trägerwellen gegeneinander. Der Modulator 10 hat zwei getrennte Trägernuellen: das Schieberegister A und das Schieberegister B. Das Schieberegister A erzeugt ein Ausgangssignal auf dem Kanal A, und das Schieberegister B erzeugt ein Ausgangssignal auf dem Kanal B. Diese Kanäle liefern abwechselnd ein Signal auf die Leitung, wobei der Übergang von einem Kanal auf den anderen stetig nach jedem Bit stattfindet. Der Kanal A ist für ein bestimmtes Dibit der Hauptkanal, während der Kanal B für das nächste Dibit der Hauptkanal ist, usw.

709816/0778

Während der Zeitkanal A das Hauptkanalsignal liefert, wird seine Phase konstant gehalten, und während dieser Zeit wird die Phase des Kanals B (der jetzt als Nebenkanal anzusehen ist) auf den Wert verändert, der auch während des nächsten Dibit-Intervalls bestehen bleibt.

Die erforderlichen Phasenveränderungen werden zu einer Zeit vorgenommen, zu welcher der einer Veränderung unterworfene Kanal kein Leitungssignal liefert. Es gibt Übergangsperioden am Anfang und am Ende jedes Dibits, in welchen der Ausgang des Nebenkanals umgetastet wird, während der Ausgang des Hauptkanals ohne Phasenänderung bleibt. Der allmähliche Übergang wird durch ein Amplitudenmodulationssignal erzeugt, welches eine Frequenz von 400 Hz aufweist. Das Amplitudenmodulationssignal wird erzeugt, um den Beitrag von den zwei summierten Signalen während des Übergangsbereichs zu vermindern, weil während dieser Zeit plötzliche Phasenveränderungen auftreten, die Frequenzspektren erzeugen, welche außerhalb des gewünschten Bereichs fallen. Die Amplitudenmodulation liefert eine viel glattere und besser geeignete Ausgangswellenform während dieser Übergangsperiode.

Der Zeittakt-Generator liefert über seinen Ausgang 32 entweder ein Signal mit 1200 oder ein Signal mit 2400 Hz, um die Arbeitsweise des Serien-Parallel-Wandlers 24 mit den am Eingang 3O ankommenden Daten zu synchronisieren, so daß die einlaufenden Daten ordnungsgemäß in Doppelbits oder Dibits gruppiert werden können.

Der Zeittakt-Generatorausgang 50 wird auf eine Rate von 14,4 kHz festgelegt. Dibits oder Doppelbits von Daten werden mit einer Rate von 1200 Hz empfangen. Da die Frequenz des Trägers 1800 Hz beträgt, gibt es eineinhalb Trägerzyklen pro Doppelbit-Intervall.

709816/0778

In der Fig. 4- ist ein Dibit-Intervall Έ dargestellt, in welchem die Trägerwelle G eineinhalb Zyklen erzeugt. Der Zeittakt-Generatorausgang ^0, der mit einer Rate von 14-,4-kHz arbeitet, teilt dieses Dibit-Intervall in zwölf Unterintervalle (oder Dibits), die als Bitzeit 1 (BOM) über BT6 und BT6¹ bis BTI¹ festgelegt sind. Jeweils nach 45° einer Träger-Phasenverschiebung erfolgt ein Taktimpuls.

Die Fig. 4- zeigt einen Träger O mit 1800 Hz, und zwar ohne Amplitudenmodulation, mit einem Phasenwinkel θ von 0°. Während der Gesamtlänge des Dibits IT, welche aus zwölf getrennten Zeitintervallen BT1 bis BT1' über BT6 und BT6' festgelegt ist, was einem Winkel θ entspricht, werden 1,5 Zyklen der Trägerwelle G erzeugt. Das System ist derart ausgebildet, daß seine sinusförmige Trägerwelle C durch zwei Größen M1 und M2 dargestellt werden kann. Ein aus vier Bits gebildetes Binärwort wird dazu verwendet, diese zwei Größen zu kodieren, den Phasenwinkel und die Polarität des Trägers G während jeder Bitzeit Θ.

Gemäß Fig. 4- zeigt während des Dibits ET die Bezugs zahl den ersten Punkt, an welchem die Amplitude, die Polarität und der Phasenwinkel, der Trägerwelle G in ein spezielles binäres Format kodiert werden. Ein unterschiedlicher Abtast- und Kodiervorgang tritt jeweils nach einem Winkel Θ von 4-5 der Trägerwelle auf. Dies entspricht dem Beginn jedes Bit-Zeitintervalls. Der Phasenunterschied Θ zwischen BT1, welches am Bezugspunkt 110 abgetastet wird, und BT2, welches am Bezugspunkt 114· abgetastet wird, beträgt 4-5 · Die Phasendifferenz zwischen dem Anfang des Dibits Ef, welches am Bezugspunkt 112 dargestellt ist, und der ersten Abtastung der Trägerwelle G, die am Bezugspunkt 110 auftritt, beträgt nur 22 1/2°. Diese anfängliche Abtastung erfolgt nur nach einer Phasenverschiebung von 22 1/2° (nach einer Hälfte eines Bit-Zeitintervalls), so daß ein Träger nur durch

709816/0778

zwei Anrolitudenpegel dargestellt würde. Wenn die erste Abtastung mit dem Anfang eines bestimmten Bit-Zeitintervalls zusammengefallen wäre, wäre es erforderlien gewesen, drei Amplitudenpegel zu verwenden, um die Trägerwelle darzustellen. In diesem Falle wäre eine Amplitude erforderlich, die jeweils dem Pegel Null, einem Zwischenoegel und dem Spitzenpegel entsprechen würde. Die Verwendung einer Anfangsphasenverschiebung von 22 1/2° ermöglichte eine vereinfachte Darstellung, bei der nur zwei verschiedene Amplitudenpegel erforderlich sind, nämlich M1 und M2.

Das Binärwort mit vier Bits, welches die Amplitude darstellt, welches auch zugleich die Polarität und den Phasenwinkel jeder Abtastung der Trägerwelle C darstellt, entspricht dem Zustand jedes Schieberegisters, nämlich des Schieberegisters A und des Schieberegisters B. Die Fig. 3b zeigt, wie ein Schieberegister, welches anfänglich in allen Stellen eine Null enthält, während jedes Taktimpulses vom Zustand Null in den Zustand Sieben übergeht. Dadurch werden insgesamt acht Zustände erzeugt, welche erforderlich sind, um die acht möglichen Phasenverschiebungen darzustellen, die den vier möglichen Kombinationen der einlaufenden Dibits für das US-System und das CCIT-System entsprechen. Die rechte Seite der Fig. 3a zeigt jede der acht möglichen Kombinationen von Phasenverschiebungen Θ. Da gemäß Fig. 4 der Phasenwinkel θ der Trägerwelle 0 O beträgt, entspricht der Anfangsabtastpunkt bei 110 (durch das Binärwort 0000 dargestellt) einem Zählerzustand "0", wie er auf der linken Seite der Fig. 3b dargestellt ist.

Aus der Fig. 4 ist ersichtlich, daß der zweite Zustand, der bei-114 dargestellt ist, ein Binärwort hat, welches dem Phasenwinkel der Trägerwelle entspricht, und zwar dem Zustand "1" gemäß Fig. 3b. Beim Übergang zu jedem nächsten Punkt,

709816/0778

der auf der Trägerwelle G in der Fig. 4 dargestellt ist, besteht eine direkte Beziehung zwischen jedem folgenden Punkt und jedem Zählerstand, wie er auf der linken Seite der Fig. 3b dargestellt ist; Auf diese Weise dienen alle vier Bits jedes Binärwortes zur Kodierung von Phasenwinkeln der Trägerwelle.

Ein weiteres Kodiersystem, welches auf demselben Binärwort mit vier Bits basiert, wird dazu verwendet, die Polarität und die Amplitude jeder Abtastung der Trägerwelle 0 darzustellen. Gemäß Fig. 4 wird das Binärwort der Abtastung, welches am Bezugspunkt 110 abgetastet wurde, vier Binärbits aufweisen, welche gemäß der Darstellung durch die Buchstaben a, b, c und d veranschaulicht sind. Das vierte Bit dieses Binärwortes, nämlich das Bit d, trägt nicht nur dazu bei, den Phasenwinkel darzustellen, sondern legt auch die Polarität jeder Abtastung eindeutig fest. Das Binärwort 0000, welches den relativen Phasenwinkel der Abtastung am Bezugspunkt 110 angibt, hat in der Position d eine binäre Null. Stets dann, xvenn die Binärzahl in der Position d gleich KuIl ist, hat die Amplitude der zugehörigen Abtastung eine positive Polarität. Dies ist aus den Bezugspunkten 114, 116 und 118 ersichtlich, an denen das Binärbit in der Position d gleich Null ist. Dies entspricht einer positiven Polarität der Abtastung. Die Polarität der Abtastung, welche an den Bezugspunkten 120, 122, 124 und 126 dargestellt ist, hat eine binäre Eins in der Position d des Binärwortes, wodurch eine negative Polarität dargestellt ist.

Indem zwei beliebige Binärworte mit vier Bits verglichen werden, kann leicht festgelegt werden, wie groß die Phasenverschiebung zwischen den zwei ausgewählten Worten ist. Beispielsweise kann gemäß Fig. 4 aus dem Binärwort, welches

709816/0778

der am Bezugspunkt 110 (0000) dargestellten Abtastung zugeordnet ist, und dem Binärwort, welches der am Bezugspunkt 116 (1100) dargestellten Abtastung zugeordnet ist, die relative Phasenverschiebung zwischen diesen zwei Abtastpunkten ermittelt werden. Aus der !"ig. 3b ist ersichtlich, daß ein Binärwort 0000 einem Zustand "0" entspricht, während das Binärwort 1100 dem Zustand "2" entspricht. Da die Phasenverschiebung zwischen jedem Zustand 45 beträgt, ist ersichtlich, daß die Phasenverschiebung zwischen dem Zustand ¹¹O" und dem Zustand "2" insgesamt 90° beträgt. Zwischen dem Bezugspunkt 110 und dem Bezugspunkt 116 besteht eine Phasendifferenz von 90°.

Ein weiteres Merkmal des Binärwortes mit vier Bit, welches durch die Schieberegister A und B erzeugt wird, besteht darin, daß dann, wenn die ersten drei Positionen des Binärwortes, nämlich die Positionen a, b und c, dieselben sind (d.h. a = b = c), die Amplitude dieser Abtastung gleich einer Amplitude M1 ist. Beispielsweise sind an dem Bezugspunkt 110 die Positionen a, b und c des Binärwortes mit vier Bit alle gleich Null. Deshalb hat die Abtastung einer Amplitude von M1. Dieselbe Feststellung gilt am Bezugspunkt 118, an welchem die Positionen a, b und c alle eine binäre "1" enthalten, so daß die Abtastung eine Amplitude M1 aufweist. Am Bezugspunkt 122 ist der Inhalt der Positionen a, b und c gleich "011". Da diese Binärbits nicht identisch sind, ist die zugehörige Amplitude des Binärwortes entsprechend M2.

Durch Dekodierung dieses Binärwortes mit vier Bits, welches jeweils einer bestimmten Abtastung der Trägerwelle G entspricht, können die Amplitude und die Polarität der Abtastung festgelegt bzw. ermittelt werden. Die relative Phasenverschiebung zwischen dieser Abtastung und einer beliebigen folgenden Abtastung kann ebenfalls bestimmt

709816/0778

werden, und zwar dadurch, daß derjenige Zählerstand, welchem das Datenwort mit vier Bits entspricht, mit einem zweiten Zählerstand verglichen wird, der einem zweiten Binärwort zugeordnet ist, da die Phasenverschiebung zwischen jedem folgenden Zählerstand und dem vorhergehenden stets 4-5° beträgt.

Die Zähler, welche diesen Kode tatsächlich zeigen, sind in der !"ig. 1 als Schieberegister A und als Schieberegister B bezeichnet. Ein detaillierteres Diagramm der Schieberegister A und B ist in der Fig. 2 veranschaulicht. Während eines belieben vorgegebenen Dibit-Intervalls erzeugt eines dieser Schieberegister das Hauptkanal-Ausgangssignal, während das andere Schieberegister ein Nebenkanal-Ausgangssignal erzeugt. Wenn das Schieberegister A ein Hauptkanal-Ausgangssignal während eines bestimmten Dibit-Intervalls erzeugt, so erzeugt es ein Nebenkanal-Ausgangssignal während des folgenden Dibit-Intervalls. Die Fig. 2 veranschaulicht ein Dibit-Intervall, in welchem der Zähler 38 das Hauptkanal-Ausgangs signal erzeugt, während der Zähler 42 das Nebenkanal-Ausgangs signal erzeugt. Jeder Zähler besteht aus vier Flip-Flops, von denen jedes einen Eingang A und einen Ausgang 0 aufweist. Das letzte Flip-Flop im Zähler hat einen Ausgang Q, der an den Eingang A des ersten Zählers zurückgeführt ist. Wenn der Zähler 38 gemäß Fig. 3 im Zustand Null mit dem Registerinhalt 0000 beginnt, wird er anschließend durch die Zustände 0, 1, 2, 3, 4·, 5» 6, 7 und dann zurück zum Zustand 0 verschoben. Jeder der Zähler wird mit einem Signal von 14·,4 kHz gesteuert, wodurch eine "Verschiebung im Zustand während jedes Bit-Zeitintervalls auftritt.

Das Ausgangssignal vom Hauptzähler 38 erscheint an den Ausgangsleitungen 52 und 54. Ein Ausgangs signal mit hohem Pegel von der Ausgangsleitung 52 entspricht einer Amplitude M1, und ein Ausgangssignal mit tiefem Pegel auf der Ausgangs-

709816/0778

leitung 52 entspricht einer Amplitude M2. Da die Amplitude entweder M1 oder M2 entsprechen muß, ist stets dann, wenn keine Amplitude M1 vorhanden ist, zwangsläufig eine Amplitude M2 vorhanden.

Das Ausgangssignal der Ausgangsleitung 54 bestimmt die Polarität des Signals mit der entsprechenden Amplitude, welches auf der Ausgangsleitung 52 erzeugt wird. Wenn das Signal auf der Ausgangsleitung 54 einen hohen Pegel hat, ist die Hauptkanalpolarität positiv (durch MP dargestellt). Wenn das Ausgangssignal auf der Ausgangsleitung 54- einen tiefen Pegel hat, ist die Polarität negativ. Wenn keine positive Polarität vorhanden ist, so bedeutet dies, daß die Polarität negativ sein muß.

Der Nebenkanalzähler 42 hat Ausgänge 56 und 58· Der Ausgang 56 erzeugt entweder ein Signal S1 oder ein Signal S2 ("S" bezieht sich auf den Nebenkanal), wobei die Amplitude dieser Signale in derselben Weise wie auf der Ausgangsleitung 52 erzeugt werden, bei denen entweder eine Amplitude M1 oder eine Amplitude M2 vorhanden ist. In derselben Weise erzeugt die Ausgangsleitung 58 "ein Signal SP, welches einem Signal positiver Polarität auf einem Nebenkanal entspricht. Wenn kein Ausgangssignal SP vorhanden ist, so entspricht dieser Zustand einer negativen Polarität auf dem Webenkanal. Eine Amplitude S1 entspricht genau einer Amplitude M1. Jede dieser identischen Amplituden wird jedoch mit einem anderen Buchstaben bezeichnet, um zwischen einem Hauptkanal und einem Nebenkanal zu unterscheiden. Da während jedes nachfolgenden Dibit-Intervalls die Bezeichnung des Zählers als Hauptkanal und des Zählers 42 als Nebenkanal geändert wird, erzeugen die Ausgangsleitungen 52 und 54 während eines bestimmten Dibit-Intervalls ein Signal M1, MP und während des nächsten Dibit-Intervalls ein Signal S1, SP.

709816/0778

Die logischen Einheiten 90 und 92 sind in den Zählern 33 und 42 jeweils enthalten und dienen dazu, das Binärwort mit vier Bits zu dekodieren, welches von jedem der Zähler kommt, und zwar in ein Ausgangssignal mit einem bestimmten Pegel (M1, Si) und ein Ausgangssignal mit einer bestimmten Polarität (MP, SP), indem die oben beschriebene Technik angewandt wird, die Binärbits in den Positionen a, b, c und d jedes Binärwortes mit vier Bits zu vergleichen.

Es sei angenommen, daß die Register 38 und 42 gemäß Pig.2 jeweils mit einem Registerinhalt von 0000 beginnen. Beide Register arbeiten dann vollkommen synchronisiert. Die Phasenverschiebung zwischen den zwei Registern bleibt stets gleich Null, da der Registerinhalt jedes Registers 38 und 42 während jedes Bit-Zeitintervalls stets identisch ist. Die Ausgangssignale M1, MP und S1, SP bleiben stets identisch. Weiterhin ist aus der Pig. 3a ersichtlich, daß eine Phasenverschiebung von 0 nur einem GCITT-Dibit-Eingangssignal von 00 entsprechen würde. Es gibt keine Bedingung einer Phasenverschiebung von 0°, welche irgendeinem Zustand beim Eingangssignal eines Dibits im US-System entsprechen würde.

Wie oben bereits ausgeführt \i;urde, arbeitet der erfindungsgemäße Differential-Phasenumtast-Modulator in der Weise, daß eine Trägerwelle in der Phase verschoben wird, welche während eines Dibit-Intervalls Έ+Λ in bezug auf eine vorhergehende Trägerwelle erzeugt wurde, welche während eines Dibit-Intervalls N erzeugt wurde. Das System arbeitet vollständig mit relativen Phasenverschiebungs-Winkeln. Der absolute Phasenwinkel jeder Trägerwelle ist ohne Bedeutung.

709816/0778

2644Λ78

Das in der Fig. 5 veranschaulichte Beispiel dient dazu, näher zu analysieren, wie die Differentialphasen-Umtast-Modulation ausgeführt wird. Es sei angenommen, daß der Träger beim Kanal A, der mit 130 bezeichnet ist, während eines bestimmten Dibit-Intervalls erzeugt wird, und daß die Trägerwelle beim Kanal B, welche mit 132 bezeichnet ist, während des folgenden Zeitintervalls erzeugt wird. Eine Differentialphasenverschiebung von 45° ist zwischen dem Signal der Trägerwelle 13O beim Kanal A und der nachfolgenden Trägerwelle 132 beim Kanal B vorhanden.. Die relative Phasenverschiebung wird ermittelt, indem die Inhalte der Schieberegister A und B in jeder Trägerwelle während desselben Bit-Zeitintervalls untersucht werden. Zur Vereinfachung zeigt der Bezugspunkt 134 im Kanal A einen Zählerstand 0000 während BT6¹. Der entsprechende Zählerstand, wie er im Zähler für den Kanal B bei BT6¹ vorhanden ist, ist an der Position 136 dargestellt. Hier beträgt der Zählerstand 1000. Aus der Fig. 3b ist ersichtlich, daß ein Registerinhalt von 0000 beim Kanal A einem Stand "0" entspricht, während ein Registerinhalt von 1000 beim Kanal B einem Stand "1" entspricht. Wenn berücksichtigt wird, daß die Phasenverschiebung zwischen zwei aufeinanderfolgenden Zuständen jeweils 45 entspricht, ist ersichtlich, daß die relative Phasenverschiebung zwischen den Trägern bei den Kanälen A und B 45° beträgt.

Das Ausgangssignal des Schieberegisters A hat während BT6¹ eine Amplitude M1 und eine positive Polarität, was den kodierten Daten in dem Bitwort 0000 mit vier Bit entspricht. Das Ausgangssignal des Schieberegisters B hat eine Amplitude M2 mit einer positiven Polarität, welche den kodierten Daten in dem Bitwort 1000 mit vier Bit entspricht.

709816/077»

Die Phasenschieber-Steuereinheit 28 gemäß Fig. 1 arbeitet in der Weise, daß die relative Phasenverschiebung zwischen den Registern des Hauptkanals und des Nebenkanals gesteuert wird. Die Phasenschieber-Steuereinheit 28 berücksichtigt das Ausgangssignal des Serien-Parallel-Wandlers 24. Da auf die US-Arbeitsweise beim vorliegenden Beispiel Bezug genommen wird, ist aus der Fig. 3a ersichtlich, daß ein Eingangssignal mit einem Dibit OO erforderlich war, um diese relative Phasenverschiebung von 4-5° hervorzurufen.

Die Fig. 3b zeigt die verschiedenen Registerinhalte für jeden Zählerstand. Da die Binärelemente durch ein Register von links nach rechts hindurchgeschoben werden, wird eine Verschiebung von einem besümmten Zustand zum nächsten Zustand als ein Rechtsshiften um eine Stelle (RS1) bezeichnet. Gemäß den obigen Ausführungen entspricht RS1 einer relativen Phasenverschiebung von4-5°. Wenn der Dateninhalt des Hauptregisters 1100 ist (welches einem Status entspricht, der in der Fig. 3b mit "2" bezeichnet ist) und wenn das Nebenregister einen Inhalt 0111 hat (was in der Fig. 3b mit "5" bezeichnet ist), ist die relative Phasenverschiebung zwischen den zwei Zuständen gleich RS3, d.h. eine Verschiebung vom Zustand "2" zum Zustand "5"· Dies entspricht einer Phasenverschiebung von 135°·

Es sei angenommen, daß das Hauptkanalregister einen Inhalt von 0000 bei einer bestimmten Bitzeit aufweist, und dann zeigt die rechte Seite in der Fig. 3b, welche mit "relativer Phasenwinkel" bezeichnet ist, die relative Phasenverschiebung und die zugehörige Rechtsverschiebung mit der entsprechenden Zahl, die erforderlich ist, um die gewünschte Phasenverschiebung herbeizuführen. Beispielsweise ist eine Verschiebung RS6 erforderlich, um eine relative Phasenverschiebung von 270 zwischen den Zählern des Hauptkanals und des Nebenkanals hervorzurufen. Um die Kodierung dieses Steuerbefehls für

709816/0778

die relative Phasenverschiebung zu vereinfachen, welcher durch die Phasenschieber-Steuereinheit 28 zu der Phasenschieber-Logikeinheit 40 übertragen wird, wurde ein vereinfachtes System eingeführt. TJm ein Signal RS7 zu erzeugen, welches einer Phasenverschiebung von 315 und einem Registerinhalt von 0001 entspricht, hat sich gezeigt, daß ein Steuerbefehl RS3 zwischen der Phasenschieber-Steuereinheit 28 und der Phasenschieber-Logikeinheit 40 auf den Leitungen 44 und 46 übertragen werden könnte und daß ein getrennter komplementärer Steuerbefehl über die Leitung 48 übertragen werden könnte. (Es ist ersichtlich, daß ein Registerinhalt von 1110 gemäß dem Status "3" nach Komplementierung einem Inhalt 0001 entspricht. Dieser Inhalt 0001 entspricht RS7 oder einer gewünschten relativen Phasenverschiebung von 315°·) Um jeweils eine relative Phasenverschiebung von 180°, 225°, 270° und 315° zu erzeugen, können die Leitungen 44 und 46 jeweils einen Befehl RSO, RS1, RS2 oder RS3 übertragen, während die Leitung 48 einen komplementären Steuerbefehl übertragen würde. I¹Ur ein Dibit-Eingangssignal von 11 würde ein Befehl RS1, welcher einer Phasenverschiebung von 225° nach dem US-System entsprechen würde, von der Phasenschieber-Steuereinheit 28 zu der Phasenschieber-Logikeinheit 40 übertragen.

Gemäß Pig. 2 ist die Phasenschieber-Logikeinheit 40 diejenige Einrichtung, welche die eigentliche Rechtsverschiebung zwischen den Schieberegistern ausführt. Für ein Dibit-Intervall, in welchem das Register 38 das Hauptkanalsignal erzeugt und das Register 42 das Nebenkanalsignal erzeugt, empfängt die Phasenschieber-Logikeinheit 40 einen Steuerbefehl zu einer gewünschten Zeit während dieses Dibit-Intervalls von der Phasenschieber-Steuereinheit 28, wodurch dieser Einrichtung das gewünschte Maß der Rechtsverschiebung mitgeteilt wird, welche zwischen dem Hauptkanalregister und dem Nebenkanalregister durchzuführen ist. Die Phasen-

709816/0771

schieber-Logikeinheit 40 liest zu einer geeigneten Zeit die Ausgangssignale des Hauptkanalregisters, die auf den Ausgangsleitungen 39A¹, 39B¹, 39G¹ und 39D¹ jeweils auftreten. Die .Phasenschieber-Logikeinheit 4-0 führt mit diesen Daten eine Rechtsverschiebung um den durch den Befehl geforderten Betrag und führt ebenfalls eine befehlsgemäße Komplementierung aus. Von dem Ausgang der -Phasenschieber-Logikeinheit 40 wird dann der Status jedes Flip-Flops im Nebenkanalregister 42 ausgelöst. Dies erfolgt über die Ausgangsleitungen 41A, 41B, 41G und 41D der Phasenschieber-Logikeinheit 40. Wenn angenommen wird, daß dieser Befehl von der Phasenschieber-Logikeinheit 40 an das Nebenkanalregister 42 ein anderer Befehl als RSO ist (was keine Auswirkung auf die Arbeitsweise des Nebenkanalregisters 42 hätte, da es mit dem Hauptkanalregister 38 vollständig synchron arbeitet) , wird der Inhalt des Nebenregisters 42 momentan geändert, so daß es nun mit einem unterschiedlichen Phasenwinkel in bezug auf das Hauptregister 38 zu arbeiten beginnt. Von dieser Auslösezeit an bis zu einer Zeit, die um ein Dibit später liegt, arbeitet das Nebenkanal-Schieberegister mit einem festen Phasenwinkel in bezug auf das Hauptregister 38. An einem festgelegten Punkt während jedes Dibits können die relativen Inhalte jedes Phasenschieberregisters in der Weise geändert werden, wie es durch die Phasenschieber-Logikeinheit 40 vorgeschrieben wird.

Gemäß Fig. Λ erzeugt das Ausgangssignal des Schieberegisters A auf der Ausgangsleitung 52 ein Signal A1, während die Ausgangsleitung 54 ein Signal AP erzeugt. In ähnlicher Weise erzeugt die Ausgangsleitung 56 beim Schieberegister B ein Signal B1, und die Ausgangsleitung 58 erzeugt ein Signal BP. Während eines Dibit-Intervalls kann das Schieberegister A ein Signal M1, MP erzeugen, während in dem nachfolgenden Dibit-Intervall ein Signal S1, SP erzeugt wird. Der Multiplexer 16 erfüllt die Funktion, die Signale A1 und AP auf-

709818/0778

zunehmen, welche auf den Leitungen 52 und 54 ankommen, und weiterhin auch die Signale B1 und BP aufzunehmen, welche auf den Leitungen 56 und 58 ankommen, und er erfüllt die Funktion, das Paar von Signalen, welches von jedem Schieberegister ankommt in jedem Dibit-Intervall derart zu schalten, daß das Ausgangssignal des Multiplexers 16 auf der Leitung 66 immer das Signal M1 ist. Der Multiplexer 16 erfüllt auch Schaltfunktionen, so daß das Ausgangssignal, welches auf der Ausgangsleitung 68 ankommt, immer das Signal MP ist, daß weiterhin das Ausgangssignal auf der Leitung 70 immer das Signal S1 ist und daß das Ausgangssignal auf der Leitung 72 immer das Signal SP ist. Jeder Dibit-Multiplexer schaltet das Paar von EingangsSignalen A1, AP und B1, BP in der Weise, daß die Ausgangssignale M1, MP und S1, SP immer auf denselben Ausgangsleitungen auftreten.

Die Fig. 5 zeigt die Amplitudenmodulationssignale, welche mit den Trägerwellen zu multiplizieren sind, die dem Ausgangssignal des Registers für den Kanal A und dem Ausgangssignal des Registers für den Kanal B entsprechen. Während des dargestellten Dibit-Intervalls arbeitet der Kanal A als Hauptkanal, und der Kanal B arbeitet als Nebenkanal. Das Amplxtudenmodulationssignal, welches der Trägerwelle des Hauptkanals zugeordnet ist, ist mit 150 bezeichnet. Das Amplitudenmodulationssignal, welches dem Träger des Nebenkanals zugeordnet ist, ist mit 152 bezeichnet. Gemäß den obigen Ausführungen besteht der Zweck der Amplitudenmodulation darin, den Beitrag des Übergangsbereichs zu vermindern, wenn das Ausgangssignal des Hauptkanals und· das Ausgangssignal des Nebenkanals summiert werden. Dies tritt während BT1-BT4 und während BTV-BTI¹ auf. Wenn das Amplitudenmodulationssignal nicht vorhanden wäre, würden sehr plötzlich Amplituden- und Phasenübergänge zwischen dem Hauptkanal und dem Nebenkanal im Übergangsbereich auftreten, wodurch harmonische Frequenzen mit höherer Ordnung in unerwünschter Weise hervorgerufen würden. Durch

709816/0778

at

die Amplitudenmodulation wird der Beitrag des Übergangsbereichs vom Hauptkanal und vom Nebenkanal so stark reduziert, daß ein Ausgangssignal mit diesem unerwünschten Frequenzbereich auf ein Minimum beschränkt wird.

Es ist ersichtlich, daß zwischen BT4· und BTV der Beitrag des Nebenkanals oder des Kanals B auf Null vermindert wird, weil das Amplitudenmodulationssignal, mit welchem die Trägerwelle 132 multipliziert wird, gleich Null ist. Das Produkt dieser zwei Signale ist somit ebenfalls gleich Null. Der Übergangsbereich umfaßt BGM bis BW und BT4·¹ bis BGM¹. Während dieser zwei ÜbergangsIntervalle ist der Hauptkanalbeitrag größer als Null und der Nebenkanalbeitrag ist ebenfalls größer als Null. Das Amplitudenmodulationssignal ist symmetrisch. Sowohl bei BT2 als auch bei BT2¹ ist die Amplitude der Modulationsgröße oder des Modulationshubes (gemäß Θ) gleich 0,259· Nur neun Werte des Amplitudenmodulationssignals müssen von dem System verwendet werden, und diese werden während BGM bis BT6 festgelegt.

Das Ausgangssignal, welches vom Differential-Phasenumtast-Modulator synthetisiert werden muß, ist die Summe aus den amplitudenmodulierten Signalen des Haupt- und des Nebenkanals. Dies geschieht gemäß der bevorzugten Ausführungsform in digitaler Weise, und zwar einmal in jedem Bit-Zeitintervall, indem jede Abtastamplitude der Hauptkanal-Trägerwelle (M1) und jede Polarität (MP) genommen wird und mit der entsprechenden Amplitudenmodulationskomponente multipliziert wird (die stets positiv ist) und indem die Abtastamplitude der Nebenkanal-Trägerwelle (Si) und der Polarität (SP) addiert wird und mit der entsprechenden Amplitudenmodulationskomponente multipliziert wird. Für jedes der zwölf Bitzeitintervalle ergibt sich somit ein entsprechendes Summensignal. Da das Amplitudenmodulationssignal zwischen BT1 und BT6 zu dem

709816/077«

Signal zwischen BT6¹ und BT1' symmetrisch ist, hat sich gezeigt, daß alle positiven Summen Θ, welche BT6' bis BT1' entsprechen, durch die Summensignale dupliziert wurden, welche zwischen BT1-BT6 auftreten.

Mathematische Gleichungen zeigen, daß 60 θ verschiedene Amplituden für alle möglichen Kombinationen von jeder dieser verschiedenen Amplituden während der sechs möglichen betrachteten Bitzeiten auftreten. Es hat sich gezeigt, nachdem jede dieser 60 θ möglichen Kombinationen tabelliert wurden, daß eine nennenswerte Duplizierung von Amplituden auftritt. Nachdem diese duplizierten Sätze von Amplituden eliminiert wurden, hat sich gezeigt, daß 48 verschiedene Werte übriggeblieben sind. Nach einer weiteren sorgfältigen Analyse hat sich gezeigt, daß von diesen 48 Werten 24 Werte positiv waren, die 24 entsprechenden negativen Werten entsprechen. Nach einer weiteren sorgfältigen Analyse hat sich ergeben, daß stets dann, wenn die Polarität des Hauptkanals positiv war, nur mit einer einzigen Ausnahme das Gesamt-Summensignal, welches die Summe aus Haupt- und Nebenkanal darstellt, ebenfalls positiv war. Diese einzige Ausnahme trat während BT1 auf, wenn der Hauptkanalträger eine Amplitude von W\ und ein positives Vorzeichen hatte und der Nebenkanalträger eine Amplitude S2 und ein negatives Vorzeichen hat.

Diese Erkenntnis ermöglichte die Verwendung eines Festspeichers 60 mit einer Dimension von 24 χ 5· Der Festspeicher 60 arbeitet als Verriegelungstabelle, und zwar in der Weise, daß für eine vorgegebene Kombination von EingangsSignalen der Festspeicher 60 dazu in der Lage ist, klar zu bestimmen, welche der 24 möglichen Amplituden ausgewählt werden sollte. Der Vorzeichen-Generator 62 erfüllt die Funktion zu bestimmen, welche der 24 möglichen Amplituden, die vom Festspeicher 60 erzeugt wurden, eine positive oder eine negative Polarität hat.

709816/0778

Der Vorzeichen-Generator 62 bestimmt die ordnungsgemäße Polarität des Festspeicher-Äusgangssignals, indem allgemein die Polarität des Signals MP abgetastet wird, welches auf der Ausgangsleitung 68 des Multiplexers 16 zur Verfugung ,steht. Der Vorzeichen-Generator 62 muß auch festlegen, ob die einzige Ausnahme dieser allgemeinen Polaritätsbeziehung vorliegt. Die Polarität des Signals MP ist für die Polarität des Festspeicher-Ausgangssignals außer während BT1 bestimmend. Eine Mehrzahl von Ausgangsleitungen 76 vom Zeittaktgeneisfcor 22 überträgt ein Zeitsteuersignal, welches BT1 bis BI6 entspricht, zu dem Vorzeichen-Generator 62. Wenn der Vorzeichen-Generator 62 das Zeitintervall BT1 abtastet, so vergleicht er dann M1, MP, S1 und SP als entsprechende Eingangssignale, die über die leitungen 66, 68, 70 und 72 zugeführt werden. Wenn der Vorzeichen-Generator 62 festlegt, daß während BT1 eine Amplitude M1 mit einer positiven Polarität vorhanden ist und eine Amplitude S2 mit einer negativen Polarität, so erzeugt er dann ein zu der Polarität MP entgegengesetztes Vorzeichen.

Wie es oben bereits ausgeführt wurde, dient der Festspeicher 60 als Nachschlage-Tabelle· Die Mehrzahl von Ausgangsleitungen 76 vom Zeitsteuergenerator 22 ermöglicht, daß der Festspeicher 60 das Zeitbit bestimmt. Die Ausgänge M1, MP, S1 und SP vom Multiplexer 16 werden über die Ausgangsleitungen 66, 68, 70 und 72 zum Festspeicher 60 übertragen. Die Kombination aus Zeitsteuersignalen, Amplitudensignalen und PolaritätsSignalen ermöglicht, daß der Festspeicher 60 bestimmt, welche der möglichen 24- Amplituden aus den Ausgängen BO, B1, B2, BJ und B4- ausgelesen werden sollte. Auf diese Weise arbeitet der Festspeicher 60 als Nachschlagetabelle, wenn ihm ein geeigneter Satz von Eingabedaten zur

709816/0778

Verfügung gestellt wird. Diese Anordnung ist wesentlich preiswerter und einfacher als die Alternative, eine Reihe von Addierstufen und Multiplizierstufen aufzubauen, um die gewünschte Kombination von einem der 60 θ möglichen Ausgangssummensignalen zu bilden.

Der Festspeicher 60 hat eine Kapazität von 24 V/orten, von denen jedes fünf Bit lang ist. Der tatsächliche Zahlenwert der 24 absoluten Werte, die erforderlich sind, um im Festspeicher gespeichert zu werden, schwankt zwischen 0,0315 und 0,9204. Da es nicht möglich war, Zahlen von so geringem Wert direkt als Fünf-Bit-Binärwort im Festspeicher zu speichern, wurden diese Zahlen quantisiert, indem sie jeweils mit 31 multipliziert wurden (31=2'⁷-1). Dies führt zu quantisierten Werten der 24 absoluten Werte, die zwischen 0,97 und 28,53 liegen. Jeder dieser quantisierten Werte wurde auf die nächste ganze Binärzahl gerundet. Beispielsweise wurde der Wert 0,97 auf eine binäre 1 (00001) gerundet, und der quantisierte Wert 28,5 wurde auf eine binäre 29 (11101) gerundet. Das Ausgangssignal vom Festspeicher 60 wird einer Komplementäreinheit 64 in der Form eines Binärwortes mit fünf Bit zugeführt, welches die Positionen BO, B1, B2, B3 und B4 aufweist. Der maximale quantisierte Wert vom Festspeicher 60 würde einem Binärwert von 29 entsprechen, der aus einem Signal 11101 auf den Leitungen B4, B3, B2, B1 und BO entsprechen würde.

Ein sechstes Binärbit, welches mit B¹5 bezeichnet ist, wird vom Vorzeichen-Generator 62 erzeugt. Ein Ausgangssignal B¹5 mit einer "0" entspricht einem negativen Zeichen für einen der 24 möglichen Absolutwerte, die vom Festspeicher 60 geliefert werden, während ein Ausgangssignal B'5 mit "1" einem positiven Zeichen für den Absolutwert entspricht. Der Vorzeichen-Generator 62 hat zusätzlich zu der Erzeugung des Vorzeichensignals B¹5 auch einen Ausgang 74, der mit der Komplementäreinheit 64 verbunden ist. Sobald B'5 ein Aus-

709816/0778

gangssignal von "0" enthält (negativ), steuert der Vorzeichen-Generator 62 über die Leitung 74- die Komplementäreinheit 64- an, um das Ausgangs signal vom !Fest speicher ₀60 zu komplementieren, welches auf den Leitungen BO bis ΈΑ- ankommt.

Der Digital-Analog-Wandler 20 empfängt Eingangssignale auf den Leitungen B¹O bis B¹5 und wandelt ein solches Eingangssignal aus sechs Bit in ein analoges Ausgangssignal auf der Ausgangsleitung 78 um. Der Ausgang des Digital-Analog-Wandlers 20 erzeugt analoge Werte, die zwischen 0 und 63 liegen.

Die Fig. 6 zeigt die Beziehung zwischen den Biaäreingängen zu den analogen Ausgängen des Digital-Analog-Wandlers 20. Wenn der Digital-Analog-Wandler 20 ein Eingangssignal auf den Leitungen B¹O-B¹5 von 000000 empfängt, erzeugt er ein entsprechendes Ausgangssignal an der durch das Bezugszeichen 200 bezeichneten Stelle. Wenn der Digital-Analog-Wandler 20 ein Eingangssignal von 111111 empfängt, erzeugt er ein Ausgangssignal, welches der Stelle entspricht, die mit der Bezugszahl 202 bezeichnet ist. Die Größe bzw. Amplitude der Binärzahl, welche mit dem Bezugszeichen 202 bezeichnet ist, ist gleich 63, während die Größe bzw. Amplitude der Binärzahl, die an der Bezugsstelle 200 bezeichnet ist, gleich Null ist. Die Buchstaben über der Zahl, welche dem Bezugspunkt 202 entsprechen, zeigen an, daß die erste Binärzahl an der Position B'5 auftritt. Die Position B¹5 entspricht dem Ausgangsvorzeichen des Vorzeichen-Generators 62. Bei der Bezugszahl 202 zeigt die "1" in der Position B¹5 an, daß das Ausgangssignal vom Festspeicher 60 eine positive Polarität haben soll. Die Binärzahlen in den Positionen B'4 bis B¹O zeigen den Absolutwert des vom Festspeicher 60 erzeugten Signals an. In diesem Fall, der

709816/0771

durch das Bezugszeichen 202 dargestellt ist, zeigt das an den Positionen B'4 bis B¹O dargestellte Binärwort 11111 eine Größe von 31 an, und die Binärzahl "1" an

der Position B¹5 zeigt eine positive Polarität an, so daß demgemäß der Wert des bei 202 dargestellten Signals +31 beträgt.

Die Bezugslinie 204 in der Fig. 6 entspricht einem Wert von Null oder einem Nullbezugspegel in bezug auf die vom Festspeicher 60 erzeugten Amplituden bzw. Größen. Wenn Werte größer als Null durch den Festspeicher 60 und den Vorzeichen-Generator 62 erzeugt werden sollen, muß der Digital-Analog-Wandler 20 ein Ausgangssignal über der Leitung 204 hervorrufen. Wenn der Festspeicher 60 und der Vorzeichen-Generator 62 ein negatives Signal erzeugen sollen, muß der Digital-Analog-Wandler 20 ein Ausgangssignal unter der Leitung 204 erzeugen. Dieses Merkmal läßt sich am besten verstehen, wenn der tatsächliche Betrieb der Binärzahlen-Generatorschaltung 18 betrachtet wird, wenn sie versucht, eine negative Zahl zu erzeugen. Es sei angenommen, daß der Binärzahlen-Generator 18 den Befehl erhalten hat, eine Zahl zu erzeugen, die den Wert -31 hat. Der Festspeicher 60 erzeugt zunächst eine Binärzahl, deren Betrag gleich 31 ist. Die Ausgangsleitungen B¹O bis B'4 vom Festspeicher 60 müssen ein Ausgangssignal enthalten, welches 11111 entspricht, d.h. einem Wert 31· Der Vorzeichen-Generator 62 bekommt Eingangssignale, welche den Befehl enthalten, dem Ausgangssignal vom Festspeicher ein negatives Vorzeichen zu erteilen. Demgemäß liefert der Vorzeichen-Generator 62 ein binäres Bit "0" am Eingang B¹5 an den Digital-Analog-Wandler 20 und liefert auch ein Ausgangssignal bei 74, welches die Komplementäreinheit 64 anweist, das vom Festspeicher 60 zugeführte Signal zu komplementieren. Die Komplementäreinheit 64 nimmt dann das Binärwort 11111, welches vom Festspeicher 60 ankommt, komplemen-

709816/0778

tiert es und erzeugt ein Ausgangssignal bei B¹O bis B¹4, welches 00000 entspricht. Das tatsächliche binäre Eingangssignal für den Digital-Analog-Wandler 20 ist dann 000000. Dies entspricht einem Wert -31. Der Digital-Analog-Wandler 20 erzeugt mit diesem Eingangssignal 000000 ein Ausgangssignal bei dem Bezugszeichen 200. Obwohl dies einem Ausgangssignal des Digital-Analog-Wandlers von Null entspricht, entspricht es auch in seiner Größe einem Signal von -31 in bezug auf die Nullbezugslinie 204. Dasjenige Binärwort, welches dem Wert bei der Bezugszahl 200 entspricht, ist unmittelbar unter der Bezugszahl 200 angegeben, und das Binärbit in der Position B¹5 ist als binäre "0" angegeben, wodurch das Vorhandensein einer negativen Zahl angezeigt ist.

Jedesmal dann, wenn das Binärbit in der Position B¹5 eine "0" ist, erzeugt der Digital-Analog-Wandler 20 ein Ausgangssignal, welches unterhalb der Nullbezugslinie 204 liegt. Jedesmal dann, wenn eine binäre "1" an der Position B¹5 auftritt, erzeugt der Digital-Analog-Wandler 20 ein Signal, welches eine Große oberhalb der Nullbezugslinie 204 hat, und dies entspricht einem positiven Wert.

In der bevorzugten Ausführungsform ist ein Tiefpaßfilter mit dem Digital-Analog-Wandler-Ausgang 78 verbunden, da das Ausgangssignal des Digital-Analog-Wandlers 20 in der Form einer abgestuften Ausgangsweilenform vorliegt, die ihren Wert während jeder nachfolgenden Bitzeit verändert. Die Funktion des Tiefpaßfilters besteht darin, die Hochfrequenzkomponenten im Ausgangssignal des Digital-Analog-Wandlers 20 zu eliminieren und daher die Flanken dieses Ausgangssignals in der Weise abzurunden, daß das Signal einem glatten Sinussignal stärker angenähert ist.

Die Fig. 7 zeigt eine Approximation an ein tatsächliches Signal, welches am Ausgang des Filters erzeugt würde, welches dem Digital-Analog-Wandler 20 nachgeschaltet ist, und

709816/0778

zwar während der Dibit-Intervalle N und N+1. Das dargestellte Signal stellt die Summation der amplitudenmodulierten Signale aus dem Hauptkanal und dem Nebenkanal dar und zeigt klar den Übergangsbereich, in welchem die Ausgangswellenform ihre Phase von einem Dibit zum nächsten ändert. Der Phasenwinkel des Trägers bei dem Bezugszeichen 210 unterscheidet sich von demjenigen bei dem Bezugszeichen 212.

- Patentansprüche -

709818/0771

Claims

Patentansprüche

Digitaler Differential-Phasenumtast-Modulator zur Kodierung von digitalen Dibits, dadurch gekennzeichnet, daß eine Zeitsteuereinrichtung (22) zur Erzeugung von Zeitsteuersignalen vorgesehen ist, daß weiterhin eine digitale Steuerstufe (12) vorhanden ist, welche auf die Zeitsteuersignale und ein Phasenschieber-Steuersignal (28) anspricht, uin digitale Daten-Dibits anzunehmen und um ein digitales Steuerausgangssignal zu erzeugen, daß weiterhin eine digitale Phasenschiebereinrichtung (14) mit der Steuerschaltungseinrichtung (12) verbunden ist und auf die Zeitsteuersignale anspricht, um ein digitales Ausgangssignal auf einem Hauptkanal (A1, AP) und einem Hebenkanal (B1, BP) abwechselnd auf einer ersten und einer zweiten Ausgangsklemme zu erzeugen, und zwar während aufeinanderfolgender Dibit-Intervalle, daß das digitale Ausgangssignal im Hauptkanal in seiner Phase um einen vorgegebenen Betrag in bezug auf das Ausgangssignal im Hauptkanal verschoben ist, welches während des vorhergehenden Dibit-Intervalls erzeugt wurde, und zwar in Reaktion auf das digitale Steuerausgangssignal, daß weiterhin eine Multiplexereinrichtung (16) jeweils mit der ersten und der zweiten Ausgangsklemme der Phasenschiebereinrichtung verbunden ist, um das digitale Ausgangssignal (M1, MP) im Hauptkanal an einer dritten Ausgangsklemme (66, 68) und das digitale Aus gangs signal (S1, SP) im ITebenkanal auf einer vierten Ausgangsklemme (10, 12) zu übertragen, und daß eine digitale Zahlengenerator-Einrichtung (18) mit der dritten und der vierten Ausgangsklemme verbunden ist und auf die Zeitsteuersignale anspricht, um eine Reihe von digitalen AusgangsSignalen (B¹O...B¹5) zu erzeugen, die jeweils eine vorgegebene analoge Größe darstellen.

7 O § θ 1 β / Ö 7 7 8 ^{0RJGiNAL lfNis}«Ti=D
2. Modulator nach. Anspruch 1, dadurch, gekennzeichnet, daß ein Digital-iuialog-Wandler (20) vorgesehen ist, um die digitalen Ausgangssignale von dem Digitalzahlengenerator in ein differenzielles, analoges in der Phase umgetastetes Signal umzuwandeln.
3· Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Steuerschaltung weiterhin einen Serien-Parallel-Wandler (24-) aufweist, der auf die Zeitsteuersignale anspricht, um serielle digitale Daten in Dibits umzuwandeln, und daß die digitale Steuerschaltung weiterhin eine Phasenschieber-Steuereinrichtung (28) aufweist, welche auf das Phasenschieber-Steuersignal und auf die Dibits anspricht, um ein Phasenschieber-Steuersignal in Reaktion darauf zu erzeugen.
4-. Modulator nach Anspruch 3» dadurch gekennzeichnet, daß die digitale Phasenschiebereinrichtung weiterhin folgende Teile aufweist:

eine Zeitsteuereinrichtung (22), die eine Einrichtung zur Erzeugung einer Mehrzahl von Bitzeitsignalen (50) aufweist, ein erstes Schieberegister (3S), welches auf die Bitzeitsignale anspricht, um einen ersten digitalen Wert zu erzeugen und um Polaritätsausgangssignale an der ersten Ausgangsklemme zu erzeugen,

weiterhin ein zweites Schieberegister (42), welches auf die Bitzeitsignale anspricht, um eine zweite digitale Größe und Polaritätsausgangssignale an der zweiten Ausgangsklemme zu erzeugen, wobei die erste und die zweite digitale Größe sowie die Polaritätssignale abwechselnd die digitalen Ausgangssignale des Hauptkanals und des Nebenkanals während aufeinanderfolgender Dibit-Signale darstellen, und eine Phasenschieber-Logikeinrichtung (40), welche mit dem ersten und dem zweiten Schieberegister verbunden ist, um in selektiver Weise deren Inhalt um einen vorgegebenen Betrag in Reaktion auf das Fbasenschieber-Steuersignal zu verschieben.

70981S/G778
5. Modulator nach Anspruch 4·, dadurch gekennzeichnet, daß der Digitalzahlengenerator weiterhin folgende Teile aufweist:

einen Festspeicher (60), der mit dem Multiplexer (16) verbunden ist und auf die Zeitsteuersignale anspricht, um digitale Signale zu erzeugen, welche für ein differenzielles Phasenschieber-Umtast-Modulationssignal repräsentativ sind, einen digitalen Vorzeichen-Generator (62), der auf die Zeitsteuersignale anspricht und mit dem Multiplexer (16) gekoppelt ist, um ein digitales Ausgangssignal zu erzeugen, welches für die Polarität des differenziellen Phasenschieber-Umtast-Modulationssignals repräsentativ ist, eine ,.digitale Komplementiereinrichtung (64·), welche auf die Vorzeichen-Generator einrichtung (62) anspricht, um in selektiver Weise die digitalen Ausgangssignale zu komplementieren, welche für ein differenzielles Phasenschieber-Umtast-Modulationssignal repräsentativ sind.
6, Digitaler Differential^-Phasenumtast-Modulator, dadurch gekennzeichnet , daß eine Einrichtung vorgesehen ist, um serielle Digitaldaten aufzunehmen, daß weiterhin eine erste digitale Iogikschaltung vorhanden ist, welche auf empfangene Digitaldaten anspricht, um kodierte Digitalsignale zu erzeugen, die auf wenigstens zwei Trägerwellen ansprechen, die gegeneinander um einen vorgegebenen Betrag in der Phase verschoben sind, und eine zweite digitale Iogikschaltung (18), welche auf die kodierten digitalen Signale anspricht, um die kodierten digitalen Signale arithmetisch zu kombinieren, wobei die zweite digitale Iogikschaltung einen Festspeicher (60) aufweist, um Signalwerte zu speichern, welche für die arithmetisch kombinierten kodierten digitalen Signale repräsentativ sind und auf die kodierten digitalen Signale ansprechen, um eine Mehrzahl von digitalen Signalen zu erzeugen, die für ein differenzielles Phasenschieber-Ümtast-Ausgangssignal repräsentativ sind.

709818/0778

ORiGiNAL IMSPECTED
7« Modulator nach Anspruch 6, dadurch gekennzeichnet, daß eine Einrichtung vorgesehen ist, um eine Mehrzahl von digitalen Signalen, welche für das differenzielle Phasenschieber-Umtast-A.usgangssignal repräsentativ sind, in ein analoges differenzielles Phasenschieber-Umtast-Modulationssignal (?0) umzuwandeln.
8. Modulator nach Anspruch 7, dadurch gekennzeichnet, daß eine Fernmeldeleitung derart angeschlossen ist, daß sie das analoge, differenzielle Phasenschieber-Umtast-Modulationssignal (7S) aufweist.

9· Modulator nach Anspruch 6, dadurch gekennzeichnet, daß ein Halbleitersubstrat vorgesehen ist und daß die Empfangseinrichtung und die erste sowie die zweite digitale Logikschaltung auf dem Halbleitersubstrat angeordnet sind.

709818/0778