DE3718566C2 - Verfahren zur Synchronisation von auf Magnetband gespeicherten Datensignalen - Google Patents

Description

Die Erfindung geht aus von einem Verfahren zur Synchronisation von auf Magnetband gespeicherten Datensignalen.

Bei der magnetischen Speicherung von digital codierten Videosignalen werden nach Abtastung der Analogwerte, Quantisierung und Codierung unter Zusatz von Identifikations- und Prüfsignalen die Daten seriell blockweise aufgezeichnet. Wegen der insgesamt notwendigen großen Übertragungskapazität ist bei bekannten Magnetbandgeräten zur Aufzeichnung und/oder Wiedergabe digital codierter Videosignale eine Aufzeichnung in vier parallelen Kanälen mit entsprechend geringerer Übertragungsbandbreite vorgesehen. Zur Aufzeichnung bzw. Wiedergabe sind am Umfang eines Kopfrades in gleichmäßigen Abständen jeweils vier Magnetköpfe angeordnet. Der Umschlingungswinkel des Magnetbandes um das Kopfrad beträgt 258°. Einzelheiten dieses bekannten Verfahrens sind in der Druckschrift "Standard of recording digital televisions signale on magnetic tape in cassettes" der European Broadcasting Union (EBU) Tech 3252-E und in Fernseh- und Kino- Technik 1987, Heft 1/2, Seiten 15 bis 22 angegeben. Bei der Wiedergabe sind Vorkehrungen zu treffen, daß die auf vier Kanäle verteilten Video- und Audiodaten richtig zusammengesetzt werden. Dazu geht bei dem bekannten Verfahren jedem aufgezeichneten Datenblock ein Identifikationssignal voraus, welches besagt, zu welchem Sektor, zu welchem Segment und zu welchem Halbbild der betreffende Datenblock gehört sowie an welcher Stelle innerhalb eines Sektors sich der Datenblock befindet. Außerdem ist jedem Datenblock ein aus zwei 8-Bit-Worten bestehendes Synchronisiersignal vorangestellt.

Bei der Auswertung der Identifikationssignale und der Synchronisiersignale sowie bei der davon abhängigen Steuerung verschiedener im Wiedergabekanal angeordneter Signalspeicher führen fehlerhaft gelesene Identifikationssignale und Synchronisiersignale zu erheblichen Störungen.

Ferner ist aus der DE-Zeitschrift Fernseh- und Kinotechnik, 40. Jahrgang, Nr. 11, 1986, Seiten 522 bis 526, ein Verfahren zur Fehlerkorrektur von Daten digital aufgezeichneter Videosignale bekannt, bei welchem Datenblöcke eines Reed- Solomon-Blockcodes in innere und äußere Blöcke unterteilt sind. Zur Sicherheit sind die inneren Blöcke in Paaren zu einem Sync-Block zusammengefaßt. Zu einem Sync-Block gehören je ein Sync-Wort und ein Identifikations-Code. Die Sync-Blöcke dienen zur Daten-Rückgewinnung. Da jedoch die Sync-Worte und die Identifikations-Codes keine ausreichende Datensicherheit liefern, wird das augenblickliche Sync-Wort und der Identifikations-Code mit einem eines vorangegangenen Blocks verglichen.

Aus der DE 32 25 365 A1 ist weiterhin ein Verfahren zur Wandlung serieller Daten-Signale bekannt, welche Datenworte und Synchronworte umfassen, die jeweils aus einer Anzahl von Bits bestehen. Bei diesem Verfahren wird ein Taktsignal abgeleitet, dessen Frequenz der Folgefrequenz der Datenworte entspricht, welches jedoch den Daten- bzw. Synchronworten zeitlich nicht fest zugeordnet ist. Mit Hilfe des Taktsignals erfolgt eine Seriell/Parallel-Wandlung. Die so erhaltenen parallelen Datensignale werden zunächst zwischengespeichert. Sodann wird die Anzahl der Bit-Perioden ermittelt, um welche die zeitliche Zuordnung der Datensignale zu dem Taktsignal von einem Soll- Wert abweicht. In Abhängigkeit der ermittelten Abweichung wird das parallele Datensignal derart aus dem Zwischenspeicher gelesen, daß in den parallelen Signalleitungen gleichzeitig in einer vorgegebenen Verteilung, die zu jeweils einem Datenwort gehörenden Bits anliegen. Bei diesem bekannten Verfahren wird die Position von Synchronwörtern innerhalb nur eines einzigen Datenblocks zur Synchronisation der Datenworte herangezogen.

Schließlich ist aus der EP 01 63 736 A1 eine Einrichtung zur Verarbeitung eines PCM-Signals bekannt, in welchem ein Block aus mehreren PCM-Daten und ein Segment aus mehreren Blöcken besteht. Mehreren dieser Blöcke ist ein Fehlercode und eine Segmentadresse zugeordnet. Wiedergabeseitig wird mit Hilfe einer Detektorschaltung geprüft, ob eine Koinzidenz zwischen der Segmentadresse eines jeden Blocks und dem Segment vorliegt. Zu diesem Zweck ist eine Verzögerungseinrichtung vorgesehen, die das PCM-Signal um die Dauer einer Blocklänge verzögert, bevor es nachfolgend serien/parallel-gewandelt wird.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Verbesserung der Synchronisationssicherheit der in Datenblöcken enthaltenen Dateninformationen anzugeben.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Das erfindungsgemäße Verfahren hat den Vorteil, daß lediglich wenige Bit breite Worte über die Ablage der vorläufigen Serien/Parallel-Wandlung zu einer richtigen Zuordnung der einzelnen Binär-Stellen in den Datenworten um die Dauer eines Datenblocks verzögert und mit einem Komparator verglichen werden müssen.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich.

Ausführungsbeispiele der Erfindung sind in der Zeichnung an Hand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

Fig. 1 eine schematische Darstellung eines Datenblocks und

Fig. 2 ein Blockschaltbild einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens.

Fig. 1 zeigt schematisch einen Datenblock der vom Magnetband gelesenen Signale. Insgesamt enthält der Datenblock 134 Bit. Zunächst werden zwei Synchronworte à 8 Bit und danach vier Identifikationsworte mit ebenfalls jeweils 8 Bit gelesen. Dabei bilden jeweils nach Decodierung und Auswertung des Fehlerschutzes die ersten beiden Identifikationsworte ein Wort mit der Kennung der Datenblocknummer und das dritte und vierte Identifikationswort ein Wort mit der Kennung der Segment-, Halbbild- und Sektor-Zugehörigkeit.

Der Rest des Datenblocks besteht aus zwei sogenannten Codeblöcken mit je 64 Bytes, wobei 60 Bytes Video- bzw. Audiodaten umfassen und vier Bytes Prüfworte enthalten.

Bei der Anordnung nach Fig. 2 wird das vom Magnetkopf 1 erzeugte Signal zunächst in einer Signalaufbereitungsschaltung 2 aufbereitet. Dazu gehört eine entsprechende Verstärkung, eine Entzerrung des Frequenzgangs und eine Quantisierung sowohl im Amplituden- als auch im Frequenzbereich, so daß am Ausgang der Schaltung 2 serielle digitale Signale zur Verfügung stehen. Diese werden einem Serien-Parallel-Wandler 3 zugeführt. Bei dem dargestellten Ausführungsbeispiel erfolgt die Serien-Parallel-Wandlung nach einem durch die DE 32 25 365 A1 bekannt gewordenen Verfahren. Danach wird zunächst ohne Rücksicht auf die Einteilung des seriellen Datenstroms in einzelne Worte eine Serien-Parallel-Wandlung vorgenommen. Dementsprechend ist die Zuordnung der einzelnen Binärstellen der 8 Bit breiten Ausgangssignale des Serien-Parallel-Wandlers 3 zu den Binärstellen der Datenworte rein zufällig. Nach dem Erkennen eines Synchronwortes wird die Zuordnung durch eine Vielfach-Umschalteinrichtung derart geändert, daß jeweils ein Datenwort von den parallelen Leitungen übertragen wird. Einzelheiten hierzu sind in der obengenannten DE 32 25 365 A1 beschrieben.

Das somit vorläufig serien-parallel-gewandelte Signal wird im Schieberegister 4 um die Dauer eines Datenblocks, nämlich um 134 Taktperioden T, verzögert. Das unverzögerte Signal wird einem Synchrondetektor 5 zugeführt, welcher in an sich bekannter Weise anzeigt, wenn das Synchronisiersignal dem vorgegebenen Synchronisiersignal entspricht. Gemäß der obengenannten DE 32 25 365 A1 gibt der Synchrondetektor 5 eine Synchronisierinformation SI ab, welche besagt, um wieviel Taktperioden die vorläufige Serien-Parallel-Wandlung von der richtigen Zuordnung der einzelnen Binärstellen zu den Datenworten abweicht. Diese Synchronisierinformation SI benötigt eine Breite von 3 Bit. Zusätzlich wird vom Synchrondetektor ein Synchronsignal S abgegeben, das den Beginn des Datenblocks kennzeichnet. Beides wird in einem Schieberegister 6 um die Dauer eines Datenblocks verzögert. Die verzögerten und unverzögerten Signale werden in einem Komparator 7 miteinander verglichen. Da die dem Datenblock vorangestellten Synchronworte nicht von Datenblock zu Datenblock wechseln, bedeutet ein positives Vergleichsergebnis - damit ist gemeint, daß die verglichenen Signale gleich sind -, daß das Synchronwort mit großer Sicherheit richtig erkannt wurde. Es wird daher vom Ausgang des Komparators 7 ein Register 8 zur Aufnahme der Synchronisierinformation SI angesteuert. Entsprechend dieser Synchronisierinformationen werden zwei Vielfach-Umschalteinrichtungen 9, 10 derart angesteuert, daß an ihren Ausgängen die richtige Zuordnung zu den Binärstellen der Datenworte gegeben ist.

Aus dem Synchronsignal S wird ein den Blockstart kennzeichnendes Signal SB wie folgt gewonnen: Sowohl das verzögerte als auch das unverzögerte Synchronsignal werden einer Oder-Schaltung 11 zugeführt, deren Ausgang mit einem Eingang einer Und-Schaltung 12 verbunden ist. Der Ausgang des Komparators 7 steuert bei Übereinstimmung der zugeführten Signale einen steuerbaren Schalter 13 derart, daß das verzögerte Synchronsignal einer Schwungradschaltung 14 zugeführt wird. Die Schwungradschaltung 14 besteht im wesentlichen aus einem Zähler, der bei Erreichen des Zählerstandes 134 und außerdem durch das verzögerte Synchronsignal zurückgesetzt wird. Ein Ausgang der Schwungradschaltung 14 ist mit dem anderen Eingang der Und-Schaltung 12 verbunden, deren Ausgang an den Ausgang 15 angeschlossen ist. Die Schaltung bewirkt, daß bei Ausfall bzw. bei Nichterkennen eines Synchronisiersignals ein von der Schwungradschaltung 14 abgegebenes Signal den Blockstart kennzeichnet. Außerdem wird verhindert, daß fehlerhafte Signale, die als Synchronwort erkannt werden, zu einem Blockstartsignal SB führen.

Die weiteren Teile der Anordnung nach Fig. 2 dienen zur möglichst fehlerfreien Ableitung von Signalen, welche die Zugehörigkeit eines Datenblocks zu einem Halbbild, einem Segment und einem Sektor kennzeichnen und zur zuverlässigen Ableitung einer Datenblocknummer.

Dazu werden die Ausgangssignale der Vielfach-Umschalteinrichtungen 9, 10 jeweils einem Identifikationssignal-Decoder 16, 17 zugeführt. Außerdem können dem Ausgang 18 die serien-parallel-gewandelten Daten zur weiteren Verarbeitung entnommen werden. Mit Hilfe der Identifikationssignal-Decoder 16, 17 werden aus dem verzögerten und aus dem unverzögerten parallelen Datenstrom die Identifikationssignale entnommen und entsprechend dem obengenannten Normvorschlag der EBU decodiert. Die Ausgangssignale der Decoder 16, 17 enthalten sequentiell zwei jeweils 8 Bit breite Datenworte, von denen eines eine Nummer des jeweiligen Datenblocks und das andere eine Information über das jeweilige Segment, das Halbbild und den Sektor enthält. Beide Worte zusammen werden im folgenden als decodierte Identifikationssignale bezeichnet. Zum Vergleich des verzögerten und des unverzögerten decodierten Identifikationssignals ist ein Komparator 18 vorgesehen. Da die Datenblocknummer von Datenblock zu Datenblock um 1 ansteigt, wird die Datenblocknummer des verzögerten decodierten Identifikationssignals bei 26 um 1 erhöht bevor es dem Komparator 18 zugeführt wird. Stimmen die decodierten Identifikationssignale überein, so wird das verzögerte decodierte Identifikationssignal, also dasjenige des vorangegangenen Datenblocks, in ein Register 19 eingeschrieben. Dazu wird dem Register 19 ein Impuls zugeführt, der einerseits von der Ausgangsspannung des Komparators 18 abhängig ist und andererseits eine Phasenlage aufweist, welche mit der Ausgabe der Segment-, Halbbild- und Sektorinformation aus dem Decoder 17 übereinstimmt. Zur Erzeugung dieses Impulses ist eine Und-Schaltung 20 vorgesehen, welcher das Ausgangssignal des Komparators 18 sowie ein mit Hilfe der Schaltung 21 verzögerter Synchronimpuls zugeführt wird. Am Ausgang 22 ist dann derjenige Teil des decodierten Identifikationssignals abnehmbar, welcher die Informationen über das Segment, das Halbbild und den Sektor zu dem der jeweilige Datenblock gehört, beinhaltet.

Im Falle der Gleichheit zwischen den dem Komparator 18 zugeführten Signalen wird ein Zähler 23 auf die Datenblocknummer des vorangegangenen Datenblocks gesetzt. Dazu wird das Ausgangssignal des Komparators 18 über eine Und-Schaltung 24 dem Load-Eingang des Zählers 23 zugeführt. Durch die Verknüpfung mit dem von der Schwungradschaltung abgegebenen Synchronimpuls wird erreicht, daß die am Dateneingang D anliegenden Signale zu dem Zeitpunkt in den Zähler geladen werden, wenn der Decoder 17 die Datenblocknummer abgibt. Der Ausgang des Zählers 23 ist mit einem Ausgang 25 verbunden, an dem das der Datenblocknummer entsprechende Signal abgenommen werden kann.

Werden alle Identifikationssignale fehlerfrei gelesen, so wird bei jedem Datenblock eine Übereinstimmung des decodierten Identifikationssignals mit dem um 1 erhöhten Wert des verzögerten decodierten Identifikationssignals festgestellt. Der Zähler 23 wird also bei jedem Synchronsignal auf die vom Decoder 17 ausgegebene Datenblocknummer gesetzt, so daß am Ausgang 25 die gleichen Datenblocknummern anstehen.

Wird jedoch eines der Identifikationssignale falsch gelesen, wird dem Zähler kein Load-Impuls zugeführt, so daß die am Ausgang 25 abgegebene Datenblocknummer durch die Weiterschaltung des Zählers 23 mit Hilfe des Impulses SB um 1 erhöht wird. Sobald zu Anfang eines Datenblocks wieder Identifikationssignale gelesen werden, bei denen die Datenblocknummer um 1 höher als diejenige des vorangegangenen Datenblocks ist, so wird der Zähler wieder auf die tatsächlich vom Band gelesene Datenblocknummer gesetzt.

Claims (4)

1. Verfahren zur Synchronisation von auf Magnetband gespeicherten Datensignalen,
bei welchem mehrere Datenworte zusammen mit Prüf-, Synchron- und Identifikationswörtern jeweils einen Datenblock bilden, den die Synchron- und Identifikationswörter vorangehen,
bei welchem für eine Datenwort-Synchronisation die vom Magnetband abgenommenen seriellen Datenworte zunächst ohne eine Wortsynchronisation in parallele Datenworte umgewandelt werden,
bei welchem nachfolgend durch Detektion der Synchronwörter festgestellt wird, um welchen Wert die einzelnen Binärstellen in den seriell/parallel-gewandelten Datenworten von wortsynchronen Datenworten abweichen, und
bei welchem der Wert der Abweichung um die Dauer eines Datenblocks verzögert und mit einem unverzögerten Wert der Abweichung verglichen wird, um bei Gleichheit der Werte eine Datenwort-Synchronisation entsprechend dem festgestellten Wert der Abweichung vorzunehmen.

2. Verfahren nach Anspruch 1,
bei welchem durch Detektion der Synchronwörter die zeitliche Lage der in einem Datenblock enthaltenen Synchronworte festgestellt wird und eine die zeitliche Lage der Synchronworte kennzeichnende Information um die Dauer eines Datenblockes verzögert und mit der unverzögerten Information verglichen wird, um bei Gleichheit eine Schwungradschaltung (14) anzustoßen, und
bei welchem eine von der Schwungradschaltung (14) erzeugte Synchron-Impulsfolge anhand einer durch ODER-Verknüpfung der verzögerten und unverzögerten Informationen erzeugten Impulsfolge zur Ableitung eines Synchronsignals UND-verknüpft wird.

3. Verfahren nach Anspruch 1,
bei welchem die parallelen Daten um die Dauer eines Datenblocks verzögert werden,
bei welchem in den unverzögerten und verzögerten Daten vorliegende Identifikationswörter und deren Datenblocknummer decodiert werden,
bei welchem die Datenblocknummmer der decodierten verzögerten Identifikationswörter um 1 erhöht und mit der Datenblocknummer der decodierten unverzögerten Identifikationswörter verglichen werden, und
bei welchem bei Übereinstimmung der Datenblocknummern die dedodierten verzögerten Identifikationsworte in ein Register (19) geschrieben werden.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Blocknummern mit Hilfe eines Zählers (23) erzeugt werden, der bei einem positiven Vergleichsergebnis mit Hilfe eines regenerierten Signals der Synchronworte auf einen Anfangswert gesetzt wird, der Blocknummer des verzögerten decodierten Identifikationsworte entspricht.